DE2135607B2

DE2135607B2 - Eingangsschaltung und paritaetsbitgenerator fuer einen modifizierer

Info

Publication number: DE2135607B2
Application number: DE19712135607
Authority: DE
Inventors: Hellmuth R 7036 Schon aich Vogt Edwin Dr Ing 7030 Bobhngen Hajdu Johann 7031 Holz gerlingen GO6g7 19 Geng
Original assignee: IBM Deutschland GmbH
Current assignee: IBM Deutschland GmbH
Priority date: 1971-07-16
Filing date: 1971-07-16
Publication date: 1972-12-07
Also published as: IT956632B; GB1402132A; DE2135607C2; JPS5230099B1; DE2135607A1; FR2146791A5

Description

3 4

Im folgenden wird die Erfindung an Hand eines durch nur drei logische Schaltungen sehr einfacher

durch Zeichnungen erläuterten Ausführungsbeispieles Struktur, wie beispielsweise einfache UND-Tore, wie

näher beschrieben. Es zeigen in F i g. 2 gezeigt, realisiert ist. Es wurde vorher bereits

F i g. 1 und 2 das Blockschaltbild eines Inkremehtie- kurz angedeutet, daß die Erzeugung des Paritätsbits P rers/Dekrementierers gemäß der Erfindung, 5 für den Ausgang 0 des Inkrementierers/Dekremen-

F i g. 3 bis 9 Tabellen, aus denen die Wirkungsweise tierers I/D auf der Basis eines Vergleichs erfolgt, der in

der Schaltungsanordnung gemäß der Erfindung hervor- dem Exklusiv-ODER-Tor OES zwischen dem vom

geht und Eingang I her übertragenen Päritätsbit P und dem

F i g. 10 eine bekannte Schaltungsanordnung zur Ausgangssignal OP des Paritätsänderungsbitgenerators Inkrementierung und Dekrementierung. io PG durchgeführt wird. Wie später noch zu sehen sein

F i g. 1 zeigt als Blockschaltbild einen +/—1-Addie- wird, führt das Signal OP zu einer Veränderung des am

rer I/D, der in der Datenverarbeitungstechnik auch oft Eingang I vorliegenden Paritätsbits, wenn bestimmte

als Inkrementierer/Dekrementierer bezeichnet wird. Voraussetzungen vorliegen.

Ef hat auf der Eingangsseite I die Eingangsleitungen Für die Erzeugung dieses Ausgangssignals OP für die Zufuhr einer binären Tetrade mit den Stellen- 15 werden, wie die F i g. 1 und 2 zeigen, nur die Ausgangswertigkeiten 2°, 2¹, 2² und 2³ sowie eines Übertrages C signale der Exklusiv-ODER-Tore OEO bis OE2 benövon einer vorhergehenden Stufe, eines Inkrementier- tigt, die über die Leitungen 00 bis 02 zu dem Generator Dekrementier-Steuersignals DE und eines Paritäts- -Pi? übertragen werden. An dieser Stelle sei darauf hinbits P. Die diesen Eingangsleitungen zugeordneten gewiesen, daß die Ausgänge eines Tores, die mit einem Ausgangsleitungen befinden sich auf der Ausgangs- 20 kleinen Dreieck gekennzeichnet sind, die antipolaren seite 0. Ausgänge dieser Tore sind. Sie führen ini vorliegenden

Die Dateneingangssignale der Tetrade und das Beispiel ein Signal mit negativer Polarität, wenn ihre

Inkrementier-Dekrementier- Steuersignal DE werden logische Bedingung erfüllt ist. Der andere Ausgang

zunächst zu einer Reihe von Exklusiv-ODER-Toren führt dann ein Signal mit positiver Polarität. Diesem OEO bis OE3 übertragen. Ein solches Exklusiv-ODER- «5 Ausgang fehlt die Kennzeichnung mit dem kleinen

Tor hat zwei Eingänge, von denen jeweils einer einem Dreieck. Die Leitung 00 ist, wie in F i g. 1 zu sehen ist,

Bit der Teträde und der jeweils andere dem Steuersignal mit dein einen Eingang des ODER-Tores OG im

DE vorbehalten sind. Die Verteilung der Datenbits ist Generator PG verbunden, dessen Ausgangssignal das

hierbei so, daß das Bit mit der Wertigkeit 2° zusammen Signal OP ist. Dieses Ausgangssignal wird als Signal mit dem Steuersignal DE dem Exklusiv-ODER-Tor 30 mit negativer Polarität benötigt. Der zweite Eingang

OEO zugeführt wird. Die Übertragung der anderen dieses ODER-Tores wird von dem Ausgang eines

Datenbits zu den anderen Exklusiv-ODER-Toren er- UND-Tores A4 geliefert, dessen einer Eingang mit

folgt, wie F i g. 1 zeigt, entsprechend. der Leitung öl und dessen anderer Eingang mit dem

Dieser ersten Reihe von Exklusiv-ODER-Toren Ausgang eines Inverters I Verbunden ist, an dessen folgt in der Schaltungsstruktur eine Reihe von UND- 35 Eingang über die Leitung 02 das Ausgangssignal des

Toren A 0 bis A 3, die die eigentliche Additionsfunktion Exklusiv-ODER-Töres O El anliegt,

des Inkrementierers/DekrementierersZ/i) wahrneh- Eine Schaltungsvariante dieses Paritätsänderungs-

men. Das UND-Tor AO besitzt zwei Eingänge, von bitgenerators PG ist in F i g. 2 dargestellt. Hier besteht

denen der eine mit der Ausgangsleitung 00 des ersten der Paritätsänderungsbitgenerator aus den drei UND-

Exklusiv-ODER-Tores OEO und der andere Eingang 40 Toren A5 bis Al, die das Änderungssignal OP für das

mit der Übertragsleitung OC verbunden ist. In diesem ursprüngliche Paritätsbit P erzeugen.

UND-Tor wird also das Äüsgangssignal des genannten Wie im folgenden noch zu sehen sein wird, sind im

Exklusiv-ODER-Tores, das im wesentlichen dem Bit Wesentlichen zwei Gruppen GR1 und GR2 von Ein-

mit dem Gewicht 2° entspricht, mit dem Übertragsbit C gangsdaten für die Erzeugung des Paritätsbitänderungs-

gemäß einer UND-Fünktion miteinander verknüpft. 45 signals OP maßgebend. Die Tabelle in F i g. 3 gibt

Dieses Anschlußschema wird bei den folgenden UND- einen Überblick, wie der Paritätsänderungsbitgenera-

Toren Al bis A3 fortgesetzt, so daß schließlich das tor PG in Abhängigkeit von den Signalen auf den

UND-Tor A 3 fünf Eingänge besitzt, von denen der Leitungen 00 bis 02 das Paritätsbitänderungssignal OP

eine mit der Übertragsleitung OC und die übrigen erzeugt. Bei der ersten Gruppe Gi? 1 von Eingängs-

jeweils mit der entsprechenden Ausgangsleitung ÖÖ bis 50 Signalen ist lediglich von Bedeutung, ob das Signal auf

03 der Exklusiv-ODER-Tore OEO bis OE3 verbunden der Leitung 00 eine positive Polarität hat. Durch den

sind. Buchstaben B in der Spalte für die Leitungen 01 und 02

Dieser Reihe von UND-Toren folgt eine zweite wird angegeben, daß die Signale auf diesen Leitungen

Reihe von Exklusiv-ODER-Toren OEA bis OE8. Die ohne Bedeutung sind; sie können also Signale beliebiger

Ausgangsleitungen dieser genannten Tore führen die 55 Polarität sein, ohne einen weiteren Betrag für die Er-

Ausgangsdatenbits und das Päritätsbit, das in dem zeugung des Paritätsänderungssignals OP zu liefern.

Exklusiv-ODER-Tor OE8 gebildet und mit dem von Für die Erzeugung des Paritätsbitänderungssignals OP

der Eingangsseite her in einem Paritatsbitgenerätor PG für Eingangssignale der zweiten Gruppe GRI ist aüs-

überprüften Bit verglichen und nur bei Nichtüberein- schlaggebend, daß auf den Leitungen 00 und Öl Signale

Stimmung geändert wird. Der Übertrag C auf der 60 mit negativer Polarität und auf der Leitung 02 ein

Ausgangsseite 0 ergibt sich als Ausgangssignal des Signal mit positiver Polarität vorliegt. Es sei noch er-

ÜND-Tores^43. wähnt, daß die Exklusiv-ODER-Tore ein Ausgangs-

Wie die F i g. 1 und 2 weiter zeigen, ist an dieser signal mit negativer Polarität erzeugen, Wenn an ihren

Schaltung ein Paritätsänderungsbitgenerator PG ange- beiden Eingängen Signale mit unterschiedlicher Polari-

schlössen. Der Anschluß und der Aufbau dieses Gene- 65 tat anliegen. Wenn dieses nicht der Fall ist, führen sie

rators PG vereinigt in sich den Vorteil, daß er für den ein Ausgangssignal mit positiver Polarität.

Inkrementier- wie auch für den Dekrementiervorgang Die Wirkungsweise des Inkrementierers/Dekremen-

nur einmal vorhanden zu sein braucht und außerdem tierers I/D und des Paritätsänderungsbitgenerators PG

5 6

läßt sich am besten an Hand einiger numerischer ren Eingang dieses Tores überträgt und ferner über den

Beispiele zeigen. Die Tabelle in F i g. 4 zeigt die Signal- oberen Eingang von der Leitung OC eine binäre 1 her-

verhältnisse für drei Beispiele, in denen eine Inkre- angeführt wird, ist die Koinzidenzbedingung für dieses

mentierung der angebotenen Eingangsdaten um den UND-Tor nicht erfüllt. An seinem Ausgang liegt daher

Wert 1 vorgenommen wird. 5 eine binäre 0. Zusammen mit der binären 0 des Daten-

Im ersten Beispiel wird der Dezimalwert D = 10 am eingangsbits der Position 2² entsteht am Ausgang des

Eingang I des Inkrementierers/Dekrementierers I/D in Exklusiv-ODER-Tores OE6 ebenfalls eine binäre 0,

binärer Codierung angeboten. In der Tabelle in so daß die Bitposition 2² der Ausgangsgruppe ebenfalls

F i g. 4 ist der Binärwert 0 durch ein Signal mit posi- eine 0 ist.

tiver und der Binärwert 1 durch ein Signal mit nega- io Das Ausgangsbit in der Position 2³, das nach dem tiver Polarität dargestellt. Zur Vereinfachung der Er- Beispiel 1 in der Tabelle in F i g. 4 einer binären 1 entläuterung wird in allen sechs Beispielen, die im folgen- sprechen muß, wird von den Ausgangssignalen des den behandelt werden, davon ausgegangen, daß aus Exklusiv-ODER-Tores 2, des UND-Tores Al und des einer etwa vorhergehenden Stufe kein Übertrags- Exklusiv-ODER-Tores OEl gebildet. Das Ausgangsbit C vorliegt. Wie aus der Spalte P für das Paritätsbit 15 signal des Exklusiv-ODER-Tores OEl entspricht einer in F i g. 4 hervorgeht, wird die angebotene Daten- binären 0, da an den beiden Eingängen binäre Nullen gruppe auf ungerade Parität geprüft, d. h., das Paritäts- vorliegen. Dieses Ausgangssignal auf der Leitung 02, bit P entspricht dem Binärwert 1, wenn die Summe der das einer binären 0 entspricht, und das Signal auf der binären Einsen in der Datengruppe, der Tetrade mit Leitung OC, das einer binären! entspricht, führen dazu, den Gewichten 2° bis 2³, eine ungerade Zahl ist. Bei der 20 daß die Koinzidenzbedingung des UND-Tores Al Inkrementierung um 1 muß sich bei dem Dezimalwert nicht erfüllt ist und demzufolge das Ausgangssignal 10 am Eingang I des Inkrementierers/Dekrementierers dieses Tores einer binären 0 entspricht. Dieses Signal der Dezimalwert 11 am Ausgang 0 in binärer Verschlüs- liegt an dem einen Eingang des Exklusiv-ODER-Tores seiung ergeben. Das Steuersignal, mit dem die Inkre- OEl an. An seinem anderen Eingang liegt die binäre 1 mentierf unktion von I/D ausgewählt wird, ist ein Signal 25 des Dateneingangsbits mit der Position 2³. Die beiden mit positiver Polarität auf der Leitung DE. Dieses Eingangssignale dieses Tores sind ungleich, so daß die Steuersignal liegt an jeweils einem Eingang der Exklu- Exklusiv-ODER-Bedingung für OEl erfüllt ist. siv-ODER-Tore der ersten Reihe. Signale an dem je- Als weiteres ist nun zu prüfen, ob sich das Paritätsweils anderen Eingang mit negativer Polarität werden bit P des Eingangs gegenüber dem Paritätsbit P des daher direkt auf die Ausgänge durchgeschaltet. Die 30 Ausgangs verändern muß. Wie sowohl die Tabelle in Bitposition 2° am Ausgang 0 ergibt sich direkt als F i g. 4 als auch die Tabelle in F i g. 5 zeigt, liegt für Ausgangssignal des Exklusiv-ODER-Tores OEA. Auf das Beispiel 1 auf den Ausgangsleitungen 00 bis 03 der einen Eingangsleitung OC dieses Tores wird für die der Exklusiv-ODER-Tore der ersten Reihe die als Inkrementierung ein der binären 1 entsprechendes Gruppe-1-Eingangsdaten bezeichnete Signalkombina-Signal mit negativer Polarität erzwungen. Zusammen 35 tion Gi? 1 vor. Für diesen Fall muß sich also ein mit dem Datenbit 0 in der Bitposition 2° ergibt sich am Änderungssignal OP für das Paritätsbit P ergeben. Ausgang dieses Exklusiv-ODER-Tores ein Signal mit Auf den Leitungen 00 bis 02, die auch für den Parinegativer Polarität, das der binären 1 entspricht. Für tätsänderungsbitgenerator PG die Eingangsleitungen die Bildung des Ausgangsbits in der Position 2¹ ist das darstellen, liegen für das Beispiel 1 in F i g. 4 die Binär-Ausgangssignal des Exklusiv-ODER-Tores OES maß- 40 signale 0,1 und 0 vor. Die Eingangsleitung 02 führt zu gebend. Dieses Ausgangssignal mit negativer Polarität dem Inverter I, der die binäre 0 am Eingang an seinem kann sich aber nur ergeben, wenn an den beiden Ein- Ausgang in eine binäre 1 invertiert. Damit liegen an gangen des Exklusiv-ODER-Tores OES Signale unter- dem UND-Tor A4 diese binäre 1 und die binäre 1, die schiedlicher Polarität anliegen. Auf der Eingangsseite über die Leitung 01 an den anderen Eingang dieses liegt einerseits die binäre 1 des Datenbits in der Posi- 45 UND-Tores angelegt wird. Somit ist die Koinzidenztion 2¹ an seinem Eingang an. Um eine 1 am Ausgang bedingung für dieses Tor erfüllt, und demzufolge liegt zu erzeugen, muß daher der andere Eingang, der mit an seinem Ausgang eine binäre 1. Diese binäre 1 wird dem Ausgang des UND-Tores AO verbunden ist, die zu einem Eingang des ODER-Tores OG übertragen, binäre 0 führen, die als Signal mit positiver Polarität so daß auch sein Ausgang die binäre 1 führt. Diese dargestellt ist. Das UND-Tor ^40 kann dieses Aus- 50 binäre 1 ist mit dem Ausgangssignal OP, dem Paritätsgangssignal aber nur erzeugen, wenn einer oder beide bitänderungssignal, identisch.

Eingänge die binäre 0 führen. Da aber über die Leitung Bei der Schaltungsvariante des Paritätsänderungs- OC die erzwungene binäre 1 an seinem einen Eingang bitgenerators PG, die in F i g. 2 dargestellt ist, führen anliegt, muß die binäre 0 über die Ausgangsleitung 00 die Tore die in der Tabelle in F i g. 6 dargestellten des Exklusiv-ODER-Tores OEQ anliegen. Dieses ist der 55 Signale. In der Spalte G befindet sich die Bezeichnung Fall, weil der eine Eingang dieses Exklusiv-ODER- des betreffenden UND-Tores, in der Spalte i die jewei-Tores die binäre 0 des Datenbits in der Position 2° und lige Eingangsleitung und das auf dieser Leitung vordie binäre 0 des Steuersignals DE führt. Das Aus- liegende Signal und in der Spalte ο der Ausgang und gangssignal für die Bitposition 2² ergibt sich auf föl- das Ausgangssignal des betreffenden Tores. Die gegende Weise: 60 nannte Schaltungsvariante bezieht sich im wesent-Das Ausgangssignal auf der Leitung 01 des Exklusiv- liehen auf eine monolithisch-integrierte Technologie, ODER-Tores OEl ist eine binäre 1, da der mit dem bei der Inverter und Entkoppler durch die vorhandenen Datenbit der Position 2¹ verbundene Eingang eine UND-Schaltkreise realisiert werden, wobei die Verbinäre 1 und der mit der Steuerleitung DE verbundene bindung α mit b für die binäre 1 (negatives Signal) eine Eingang den Binärwert 0 führt. Zu dem unteren Ein- 65 ODER-Verknüpfung und die Verbindung b mit c für gang des UND-Tores Al wird daher eine binäre 1 die binäre 1 eine UND-Verknüpfung darstellt, wie es übertragen. Da, wie vorher bereits erläutert wurde, die auch die logische Darstellung von PG in F i g. 1 zeigt. Leitung 00 eine binäre 0 führt und diese zu dem mittle- Das UND-Tor A5, an dessen Eingang 04 stets ein

7 8

Signal mit negativer Polarität anliegt, nimmt die Inver- Die Tabelle in F i g. 7 zeigt wieder drei Beispiele

tier-Funktion für ein negatives Eingangssignal auf der — es sind die Beispiele 4 bis 6 — in denen ein in

Leitung 00 wahr, da seine Koinzidenzbedingung für Spalte D angegebener Dezimalwert modifiziert wird,

zwei negative Eingangssignale erfüllt ist und der Die Modifizierung ist in diesem Fall die Subtraktion

antipolare Ausgang, der ein Signal mit positiver Polari- 5 einer 1 von dem angegebenen Dezimalwert,

tat führt, weiterverarbeitet wird. Im Beispiel 4 wird von dem Dezimalwert 4 Eins sub-

Das UND-Tor A6, an dessen Eingang ebenfalls trahiert. Hierzu muß an dem Eingang I des Inkremen-

stets ein der binären 1 entsprechendes negatives Signal tierers/Dekrementierers auf der Übertragsleitung OC

anliegt, besitzt dagegen eine Entkopplungsfunktion, eine binäre 1 anliegen. Ferner muß auch das Steuer-

so daß auf die Leitung 01 keine Rückwirkung erfolgt. io signal DE einer binären 1 entsprechen. Eine binäre 1

Bei diesem UND-Tor wird das Ausgangssignal des wird, wie bereits mehrfach erwähnt wurde, durch ein

eigentlichen, d. h. des nicht antipolaren Ausganges Signal mit negativer Polarität dargestellt. Für die

weiterverarbeitet. Dieses ist stets ein Ausgangssignal Dezimale 4 liegt an den Bitpositionen 2° und 2¹ sowie

mit negativer Polarität für die Eingangssignale mit 2³ eine binäre 0 an, während die Bitposition 2^a eine

ebenfalls negativer Polarität. 15 binäre 1 führt. Für diese Datengruppe ist das Paritäts-

Das UND-Tor Al hat echte UND-Funktion und bit P ebenfalls eine binäre 1. Wie die F i g. 8 in Verbin-

liefert ein Ausgangssignal mit positiver Polarität, wenn dung mit F i g. 7 zeigt, liegen bei den genannten Ein-

die Koinzidenzbedingung für negative Eingangssignale gangssignalbedingungen an den Ausgängen 00 bis 02

erfüllt ist. Wie die Tabelle in F ig. 6 zeigt, liegt aber bei der ersten Reihe der Exklusiv-ODER-Tore OEO bis

ungleichen Eingangssignalen am Ausgang dieses Tores 20 OE2 Signale der Gruppe GR3 vor, die angeben, daß

ein Signal mit negativer Polarität. sich die ursprüngliche Parität für die Ausgangsdaten

Wenn man diese Schaltungsvariante auf das Beispiel 1 ändern muß. Das gleiche gilt auch für die Ausgangs-

in F i g. 4 bezieht, dann ergeben sich die in F i g. 6 signale der Gruppe GR4, wie aus dem fünften Beispiel

dargestellten Signalverhältnisse. Das Eingangsparitäts- in F i g. 7 zu sehen ist.

bit war eine binäre 0, das Ausgangsparitätsbit wird eine 25 Lediglich beim Beispiel 6, in dem nicht die charak-

binäre 1 sein, da in dem Exklusiv-ODER-Tor OE8 bei teristische Ausgangssignalkonfiguration der Gruppen

ungleichen Eingangssignalen eine binäre 1 am Ausgang GR3 oder GR4 vorliegt, bleibt für die Ausgangsdaten

erzeugt wird. Dieses Ausgangssignal entspricht direkt das Eingangsparitäts bit in seiner ursprünglichen Form

dem neuen Paritätsbit P der Ausgangsdaten. erhalten. In F i g. 9 sind die Signalverhältnisse für das

In dem Beispiel 2 in der Tabelle in F i g. 4 ergibt sich 30 Beispiel 6 dargestellt, und es ist in Spalte OP durch

ebenfalls wieder eine Änderung des Eingangsparitäts- ein N angegeben, daß sich das Paritätsbit P nicht än-

bits, da die Eingangsbits in den Positionen 2° bis 2² die dert.

in F i g. 3 dargestellte Kombination für die Gruppe 2 Ein Vergleich der Eingangsdaten 2³, 2², 2¹, 2° der

aufweisen. charakteristischen Gruppen GR1 und GR2 mit den

Erst im Beispiel 3 in der Tabelle in F i g. 4 ergibt sich 35 Gruppen GR3 und GR4 zeigt, daß die Eingangsdaten

keine Änderung NOP des Eingangsparitätsbits, da, der letztgenannten, die bei Dekrementiervorgängen

wie auch die Tabelle in F i g. 4 in der letzten Spalte GR auftreten, die inverse Form der Eingangsdaten der

angibt, weder die Signalkombination für Gruppe 1 erstgenannten darstellen, die bei Inkrementiervorgän-

noch für Gruppe 2 vorliegt. Die übrigen Ausgangs- gen anliegen.

daten der übrigen beiden Beispiele 2 und 3 können auf 40 Im übrigen ist, mit den genannten Signalen auf der

die gleiche Weise errechnet werden, wie es im Zusam- Leitung OC und DE, die beide beim Dekrementier-

menhang mit dem Beispiel 1 erläutert wurde. Es erge- Vorgang einer binären 1 entsprechen, die Arbeitsweise

ben sich dann die in der Tabelle in F i g. 4 dargestellten des Inkrementierers/Dekrementierers I/D die gleiche,

Signale. wie sie bereits im Zusammenhang mit dem Beispiel 1

Wie bereits erwähnt wurde, kann der Inkrementierer/ 45 erläutert wurde.

Dekrementierer auch den am Eingang I angebotenen Es sei schließlich noch erwähnt, daß der beschriebene

Datenwert auch um den Wert 1 vermindern, d. h; de- Inkrementierer/Dekrementierer, wenn er in den vier

krementieren. Für die Ausführung der Dekrementier- niedrigstelligen Bitpositionen verwendet werden soll,

funktion wird ein Signal DE an den jeweils einen stets auf der Übertragsleitung OC eine binäre 1 erfor-

Eingang der ersten Reihe von Exklusiv-ODER-Toren 50 dert. In den übrigen Positionen führt die Übertrags-

OEO bis OE3 angelegt, das der binären 1 oder einem leitung jeweils die tatsächliche von der vorhergehenden

Signal mit negativer Polarität entspricht. Stufe vorliegenden Übertragssignale.

Hierzu 1 Blatt Zeichnungen

209550/443

Claims

1 2 Einrichtungen zur Modifizierung von Daten, meist Patentansprüche: Instruktiönsädresseh, werden in elektronischen Daten verarbeitungssystemen verwendet, um Adressenmodi-

1. Eingangsschaltung und Paritätsbitgenerator fikationen durchzuführen. Im Zuge einer solchen für eine elektrische Anordnung zur Inkrementie- 5 Modifizierungsoperation verändern diese Modifizierer rung und Dekrementierung eines binären Zahlen- beispielsweise die Binärwerte der Eingangsdaten um wertes um 1, dadurch gekennzeichnet, den Wert +1 oder —1. Wenn ein solcher Eingangswert daß jeder Datenbitposition (2° bis 2³ in F i g. 1) am um 1 oder einen anderen Zahlenwert erhöht wird, Eingang (I) ein Exklusiv-ODER-Tor (OEQ bis spricht man von der Inkrementierung des Eingangs- OE3) zugeordnet ist, dessen einer Eingang mit der io wertes oder wenn der Eingangswert um 1 oder einen jeweiligen Datenbitleitung verbunden ist, die in an anderen Zahlenwert vermindert wird, von Dekremensich bekannter Weise zu dem Ausgangs-Exklusiv- tierung;

ODER-Tor (OEA bis OET) weiterführt, und an Im IBM Technical Disclosure Bulletin, Vol. 11,

dessen anderem Eingang das gemeinsame Steuer- No. 3, S. 297 und 298, vom August 1968, ist beispiels-

signal (DE) für die Inkrementierung oder Dekre- 15 weise eine Modifizierschaltung beschrieben, die einen

mentierung anliegt, und daß ferner das Eingangs- binären Eingangswert um 1 vermehren oder vermin-

paritätsbit (P) zu dem einen Eingang eines weiteren dem kann. Diese Schaltung ist ferner in F i g. 10 dar-

Exklusiv-ODER-Tores (OE8) übertragen wird, an gestellt. Es ist zu erkennen, daß jedes Bitsignal 2° bis

dessen anderem Eingang das Paritätsbitänderungs- 2³ des Eingangsdatenwertes mit drei verschiedenen

signal (OP) des Paritätsänderungsbitgenerators 20 »Lasten« belastet ist. So ist beispielsweise das Signal in

(PG) anliegt, wobei der antipolare Ausgang dieses der Bitposition 2° mit dem einen Eingang des letzten

Exklusiv-ODER-Tores das Paritätsbit des Aus- Exklusiv-ODER-Tores EOl der ersten Reihe, dem

gangsresultats liefert. einen Eingang des Exklusiv-ODER-Tores EO 2 der

2. Eingangsschaltung und Paritätsbitgenerator letzten Reihe und dem einen Eingang des vorletzten nach Anspruch 1, dadurch gekennzeichnet, daß der 25 Exklusiv-ODER-Tores der ersten Reihe belastet. Diese Paritätsänderungsbitgenerator (PG in Fig. 1) dreifache Belastung wirkt sich auf den Eingangspegel aus einem Inverter®, dessen Eingang mit dem der Eingangsdaten nachteilig aus, so daß besondere antipolaren Ausgang (02) des dritten Exklusiv- Vorkehrungen getroffen werden müssen, um die Pegel ODER-Tores (OE2) verbunden ist, ferner aus in der gewünschten Höhe zu halten.

einem UND-Tor (A4), dessen einer Eingang mit 30 Die bekannte und in F i g. 10 dargestellte Schaltung dem Ausgang des Inverters und dessen anderer ist ferner nicht in der Lage, ein Paritätsbit für das Eingang mit dem antipolaren Ausgang (öl) des Ausgangssignal zu errechnen. Die Exklusiv-ODER-zweiten Exklusiv-ODER-Tores (OEl) verbunden Tore EO 3 können nur mit Hilfe des übertragenen ist und schließlich aus einem ODER-Tor (OG) be- Paritätsbits die Richtigkeit der empfangenen Eingangssteht, dessen einer Eingang mit dem antipolaren 35 daten überprüfen.

Ausgang des UND-Tores und dessen anderer Ein- Die vorliegende Erfindung hat sich daher die Aufgang mit dem antipolaren Ausgang (00) des ersten gäbe gestellt, einen Modifizierer anzugeben, der einen Exklusiv-ODER-Tores (OEO) verbunden ist und ökonomischen Aufbau besitzt und die vorstehend gedessen antipolarer Ausgang das Paritätsbitände- nannten Nachteile bekannter Anordnungen vermeidet, rungssignal (OP) liefert. 40 Für eine Eingangsschaltung und einen Paritätsbit-

3. Eingangsschaltung und Paritätsbitgenerator generator für eine elektrische Anordnung zur Inkrenach Anspruch 1, dadurch gekennzeichnet, daß der mentierung und Dekrementierung eines binären Paritätsänderungsbitgenerator (PG in F i g. 2) aus Zahlenwertes um 1 besteht die Erfindung darin, daß einem ersten UND-Tor (AS), an dessen einem jeder Datenbitposition am Eingang ein Exklusiv-Eingang ein festes Signal (z. B. ein Signal mit nega- 45 ODER-Tor zugeordnet ist, dessen einer Eingang mit tiver Polarität) anliegt und dessen anderer Eingang der jeweiligen Datenbitleitung verbunden ist, die in an mit dem Ausgang (00) des ersten Exklusiv-ODER- sich bekannter Weise zu dem Ausgangs-Exklusiv-Tores (OEO) verbunden ist und dessen antipolarer ODER-Tor weiterführt, und an dessen anderem EinAusgang (a) mit dem normalen Ausgang (b) des gang das gemeinsame Steuersignal für die Inkremenzweiten UND-Tores (A 6) verbunden ist, an dessen 5° tierung oder Dekrementierung anliegt, und daß ferner einem Eingang (05) ebenfalls ein festes Signal be- das Eihgangsparitätsbit zu dem einen Eingang eines stimmter Polarität anliegt und dessen anderer Ein- weiteren Exklusiv-ODER-Tores übertragen wird, an gang mit dem Ausgang (01) des zweiten Exklusiv- dessen anderem Eingang das Paritätsbitänderungs-ODER-Tores (OEl) verbunden ist und schließlich signal des Paritätsbitgenerators anliegt, wobei der antiaus einem dritten UND-Tor (Ä7) besteht, dessen 55 polare Ausgang dieses Exklusiv-ODER-Tores das einer Eingang mit dem genannten Ausgang (00) Paritätsbit des Ausgangssignals liefert.

und dessen anderer Eingang mit dem ebenfalls Weitere Merkmale, vorteilhafte Ausgestaltungen und genannten Ausgang (02) verbunden ist, wobei der Weiterbildungen des Gegenstandes der Erfindung sind antipolare Ausgang (c) des dritten UND-Tores mit den Unteransprüchen zu entnehmen,
den Ausgängen (a, b) der beiden anderen UND- 60 Der durch die Erfindung erzielte Vorteil betrifft einTore verbunden ist und diese gemeinsam das Pari- mal die geringere Belastung des Eingangssignals mit tätsbitänderungssignal (OP) liefern. nur zwei Schaltstufen gegenüber drei bei den bekannten Einrichtungen und ferner die echte Paritätsbiterzeugung für das Ausgangssignal, die insofern besonders

Die Erfindung betrifft eine Eingangsschaltung und 65 wirtschaftlich ist, als sowohl für die Inkrementierung einen Paritätsbitgenerator für eine elektrische Anord- als auch für die Dekrementierung die gleichen Schaltnung zur Inkrementierung und Dekrementierung eines kreise verwendet werden und sie demzufolge nur einbinären Zahlenwertes um 1. mal vorhanden zu sein brauchen.