DE4329678C2 - Codeumsetzer-Schaltung - Google Patents

Description

Die Erfindung bezieht sich auf eine Codeumsetzer-Schaltung, die bei Anlegen eines Wertes i in binär codierter Form den Wert "1" an ihrer ersten bis i-ten Ausgangsleitung einer Vielzahl von Ausgangsleitungen ausgibt und den Wert "0" an den übrigen Ausgangsleitungen, der (i+1)-ten bis höchstwertigsten Ausgangsleitung, oder den Wert "1" an den i höchstwertigsten Ausgangsleitungen ausgibt und den Wert "0" an allen übrigen Ausgangsleitungen ausgibt, wobei i Null oder eine positive ganze Zahl ist.

Typischerweise wird die oben genannte Codeumwandlung anhand von zwei Decodern durchgeführt. Dabei gibt der erste Decoder bei Anlegen eines dem Wert i entsprechenden Binärcodes nur an der (i+1)-ten Ausgangsleitung seiner Vielzahl von Ausgangsleitungen ein Signal "1" aus und an allen übrigen Ausgangsleitungen ein Signal "0". Ein derartiger erster Decoder ist beispielsweise offenbart in der US 43 50 905. Der zweite der beiden Decoder empfängt die Ausgangssignale des ersten Decoders und erzeugt ein Signal "1" an der ersten bis i-ten seiner Vielzahl von Ausgangsleitungen und ein Signal "0" an allen übrigen Ausgangsleitungen. Alternativ empfängt der zweite Decoder die Ausgangssignale des ersten Decoders und erzeugt das Signal "1" an allen i höchstwertigsten Ausgangsleitungen und das Signal "0" an den übrigen Ausgangsleitungen.

Die japanische Offenlegungsschrift SHO 63-156427 zeigt in Fig. 5 ein Beispiel einer Schaltung, die als zweiter Decoder verwendet werden kann. Die Schaltung dieser Veröffentlichung heißt "Zuteilungsschaltung" und enthält eine Vielzahl von Gattern, die in Serie zwischen eine Spannungsversorgung und ein Referenzpotential geschaltet sind, wobei die entsprechen­ den Ausgänge des ersten Decoders mit den entsprechenden Gattern des zweiten Decoders verbunden sind.

Um einen großen Wert verarbeiten zu können, benötigt der zweite Decoder des oben erwähnten Typs eine große Anzahl von Übertragungsgattern. Liegt zum Beispiel der Wert i in einem Bereich zwischen 0 und 30, so müssen 30 Übertragungsgatter in Serie geschaltet werden, was zu einer Zunahme der Kapazität aufgrund der Sperrschichten der Gattertransistoren sowie zu einer Zunahme der Kapazität und des Widerstands aufgrund der Verdrahtung der Transistoren führt. Dies kann eine instabile Arbeitsweise oder eine verringerte Arbeitsgeschwindigkeit der Schaltung zur Folge haben.

Ein weiterer firmenintern bekannter Schaltungstyp, der als zweiter Decoder verwendet werden kann, enthält eine Vielzahl von ODER-Gattern, die in Serie geschaltet sind. Die entsprechenden Ausgänge des ersten Decoders sind mit den entsprechenden ODER-Gattern verbunden. Die Ausgänge des zweiten Decoders werden von den entsprechenden ODER-Gattern abgeleitet. Bei diesem Decodertyp müssen die niederwertigen ODER-Gatter nacheinander aktiviert werden, wenn ein Eingangssignal "1" an ein höherwertigeres ODER-Gatter angelegt wird, was zu einer beachtlichen Zeitverzögerung der Arbeitsweise führt.

Es ist daher Aufgabe der Erfindung, einen zweiten Decoder bereitzustellen, der eine stabile Arbeitsweise bei einer hohen Geschwindigkeit aufweist.

Gemäß einem ersten Aspekt der Erfindung enthält eine Codeumsetzer-Schaltung einen ersten Decoder, der in Abhängigkeit eines den Wert i repräsentierenden a-Bit-Binär­ eingangs nur an der (i-1)-ten seiner b Ausgangsleitungen ein Signal "1" ausgibt und an allen übrigen Ausgangsleitungen ein Signal "0" ausgibt, wobei i ganzzahlig und b kleiner oder gleich 2a ist. Die Codeumsetzer-Schaltung enthält weiterhin einen zweiten Decoder, der in Abhängigkeit der Ausgangssignale des ersten Decoders ein Signal "1" an der ersten bis i-ten seiner j fortlaufend numerierten Ausgangsleitungen ausgibt und ein Signal "0" an der übrigen (i+1)-ten bis j-ten Ausgangsleitung ausgibt, wobei die Zahl j kleiner oder gleich (b-1) ist.

Entsprechend dem ersten Aspekt der Erfindung ist der zweite Decoder in eine Vielzahl von Blöcken mit fortlaufend numerierten Ausgangsleitungen eingeteilt. Weiterhin enthält jeder der Blöcke eine Blocksteuereinrichtung. Die Blocksteuereinrichtung steuert den zugehörigen Block derart, daß er in einen ersten Zustand versetzt werden kann, bei dem ein Signal "1" an allen Ausgangsleitungen dieses Blocks ausgegeben wird, in einen zweiten Zustand versetzt werden kann, bei dem ein Signal "1" an der i-ten Ausgangsleitung des zweiten Decoders sowie an allen niederwertigeren zu dem Block gehörigen Ausgangsleitungen, und ein Signal "0" an allen übrigen Ausgangsleitungen dieses Blockes ausgegeben wird, wenn der Block die i-te Ausgangsleitung enthält, oder in einen dritten Zustand versetzt werden kann, bei dem ein Signal "0" an allen Ausgangsleitungen des Blockes ausgegeben wird.

Ferner ist eine Blocksteuersignalerzeugungseinrichtung vorge­ sehen, die entsprechend dem binären Eingangssignal des ersten Decoders Blocksteuersignale zur Steuerung der Blocksteuerein­ richtungen der entsprechenden Blöcke derart erzeugt, daß der n-te Block, der die i-te Ausgangsleitung enthält, den zweiten Zustand einnimmt, daß der erste bis (n-1)-te Block den ersten Zustand einnimmt, und daß alle übrigen Blöcke ab dem (n+1)-ten Block den dritten Zustand einnehmen.

Eine Codeumsetzer-Schaltung nach einem zweiten Aspekt der Erfindung enthält einen ersten Decoder, der dem oben beschriebenen entspricht. Ein zweiter Decoder enthält j fortlaufend numerierte Ausgangsleitungen und erzeugt in Abhängigkeit der Ausgangssignale des ersten Decoders ein Signal "1" an den i höchstwertigsten seiner j Ausgangs­ leitungen und ein Signal "0" an allen übrigen Ausgangs­ leitungen, wobei die Zahl j kleiner oder gleich (b-1) ist.

Entsprechend dem zweiten Aspekt der Erfindung ist der zweite Decoder in eine Vielzahl von Blöcken eingeteilt, die fortlaufend numerierte Ausgangsleitungen aufweisen. Jeder Block enthält ebenso eine Blocksteuereinrichtung. Die Blocksteuereinrichtung steuert den zugehörigen Block derart, daß er in einen ersten Zustand versetzt werden kann, in dem das Signal "1" an allen Ausgangsleitungen des Blockes ausgegeben wird, daß er in einen zweiten Zustand versetzt werden kann in dem das Signal "1" an der (j-i+1)-ten Ausgangsleitung des zweiten Decoders sowie an allen höherwertigeren Ausgangsleitungen des Blockes, und ein Signal "0" an allen übrigen Ausgangsleitungen des Blockes ausgegeben wird, wenn die (j-i+1)-ten Ausgangsleitung zu dem Block gehört, oder in einen dritten Zustand versetzt werden kann, in dem das Signal "0" an allen Ausgangsleitungen des Blockes ausgegeben wird.

Ferner ist eine Blocksteuersignalerzeugungseinrichtung vorgesehen, die in Abhängigkeit des binären Eingangssignals des ersten Decoders Blocksteuersignale zur Steuerung der Blocksteuereinrichtungen der entsprechenden Blöcke derart erzeugt, daß der n-te Block, der die (j-i+1)-te Ausgangs­ leitung enthält, den zweiten Zustand einnimmt, daß der erste bis (n-1)-te Block den ersten Zustand einnimmt, und daß alle übrigen Blöcke ab dem (n+1)-ten Block den dritten Zustand einnehmen.

Es ist vorteilhaft, den zweiten Decoder in eine Potenz von 2 einzuteilen. Angenommen, die Anzahl von Blöcken ist 2^c, dann kann die Blocksteuersignalerzeugungseinrichtung Blocksteuer­ signale auf Grundlage der c-höchstwertigsten Bits des binär codierten a-Bit- Eingangssignals erzeugen.

Wird zum Beispiel ein 4-Bit-Binärcode als Eingangssignal angelegt, so kann der zweite Decoder in zwei Blöcke eingeteilt werden, so daß das höchstwertigste Bit des binären 4-Bit- Eingangssignals zur Erzeugung der Blocksteuersignale verwendet werden. Wird der zweite Decoder in vier Blöcke eingeteilt, so können die zwei höchstwertigsten Bits des binären Eingangssignals zur Erzeugung der Blocksteuersignale verwendet werden.

Wird ein Binärcode, der dem Wert i entspricht, an die erfindungsgemäße Codeumsetzer-Schaltung angelegt, so erzeugt der erste Decoder das Signal "1" nur an seiner (i+1)-ten Ausgangsleitung, die mit der (i+1)-ten Eingangsleitung des zweiten Decoders verbunden ist. Die Blocksteuersignal­ erzeugungseinrichtung erzeugt Blocksteuersignale in Abhängig­ keit des höchstwertigsten Bits des eingegebenen Binärcodes. Die Blocksteuersignale werden an die Blocksteuereinrichtungen der entsprechenden Blöcke des zweiten Decoders angelegt.

In der Codeumsetzerschaltung nach dem oben erwähnten ersten Aspekt der Erfindung erzeugt ausschließlich der n-te Block des zweiten Decoders, der die i-te Ausgangsleitung des zweiten Decoders enthält, in Abhängigkeit der Blocksteuersignale ein Signal "1" an der i-ten Ausgangsleitung des zweiten Decoders sowie an den zum n-ten Block gehörigen niederwertigeren Ausgangsleitungen und ein Signal "0" an der (i+1)-ten und allen höherwertigeren Ausgangsleitungen des n-ten Blocks. Alle niederwertigeren Blöcke, ab dem (n-1)-ten Block, deren Ausgangsleitungen niederwertiger als die i-te Ausgangsleitung sind, werden zwangsläufig veranlaßt, das Signal "1" an all ihren Ausgangsleitungen auszugeben, während der (n+1)-te und alle höherwertigeren Blöcke, deren Ausgangsleitungen höherwertiger als die i-te Ausgangsleitung sind, zwangsläufig veranlaßt werden, ein Signal "0" an all ihren Ausgangsleitungen auszugeben. Dieser Vorgang erfolgt in Abhängigkeit der an die entsprechenden Blöcke angelegten Blocksteuersignale.

In der Codeumsetzer-Schaltung nach dem oben erwähnten zweiten Aspekt der Erfindung erzeugt ausschließlich der n-te Block, der die von der höchstwertigsten Bitausgangsleitung aus gerechnete (i-1)-te Ausgangsleitung (d. h. die (j-i+1)-te Ausgangsleitung) des zweiten Decoders enthält, in Abhängigkeit der an ihn angelegten Blocksteuersignale, das Signal "1" an der, ausgehend von der höchstwertigsten Bitausgangsleitung, (i-1)-ten Ausgangsleitung, sowie an den höherwertigeren Ausgangsleitungen des n-ten Blockes und erzeugt das Signal "0" an der, ausgehend von der höchstwertigsten Bitausgangsleitung des zweiten Decoders, i-ten Ausgangsleitung sowie an allen niederwertigeren Ausgangsleitungen des n-ten Blockes. Der (n+1)-te und alle höherwertigeren Blöcke werden zwangsläufig dazu veranlaßt, das Signal "1" an all ihren Ausgangsleitungen auszugeben, während der (n-1)-te Block und alle niederwertigeren Blöcke zwangsläufig dazu veranlaßt werden, das Signal "0" an all ihren Ausgangsleitungen auszugeben. Dieser Vorgang erfolgt in Abhängigkeit der an die entsprechenden Blöcke angelegten Blocksteuersignale.

Die Erfindung wird nachstehend anhand von Ausführungs­ beispielen unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:

Fig. 1 eine Tabelle, die die durch eine Codeumsetzer-Schaltung entsprechend dem ersten Aspekt der Erfindung durchgeführte Codeumsetzung am Beispiel von binären 4-Bit-Eingangsdaten, die die Werte von 0 bis 15 repräsentieren, von Blocksteuersignalen, die an den zweiten Decoder angelegt werden, von Ausgangsdaten eines ersten Decoders und Ausgangsdaten eines zweiten Decoders, die den zugehörigen binären 4-Bit-Eingangsdaten entsprechen, erläutert;

Fig. 2 eine bekannte Codeumsetzer-Schaltung, bei der der zweite Decoder eine Vielzahl von in Serie geschalteten Gattern enthält, die die Codeumsetzung in ähnlicher Weise wie die Schaltung entsprechend dem ersten Aspekt der Erfindung durchführt;

Fig. 3 eine weitere bekannte Schaltung, deren Funktion ähnlich dem in der in Fig. 2 verwendeten Codeumsetzer-Schaltung verwendeten zweiten Decoder ist, und die eine Vielzahl von ODER-Gattern aufweist;

Fig. 4 ein erstes erfindungsgemäßes Ausführungsbeispiel, nach dem ersten Aspekt der Erfindung, bei dem der zweite Decoder in vier Blöcke eingeteilt ist, von denen jeder seriell verbundene Übertragungsgatter aufweist;

Fig. 5 einige Beispiele von Übertragungsgattern, die in dem in Fig. 4 gezeigten zweiten Decoder eingesetzt werden können;

Fig. 6 einen zweiten Decoder, der in einem weiteren erfindungsgemäßen Ausführungsbeispiel nach dem ersten Aspekt der Erfindung eingesetzt wird, wobei der zweite Decoder in Blöcke eingeteilt ist, von denen jeder seriell verbundene Übertragungsgatter sowie ein ODER-Gatter aufweist;

Fig. 7 einen zweiten Decoder, der in einem dritten erfindungs­ gemäßen Ausführungsbeispiel nach dem ersten Aspekt der Erfindung verwendet wird, wobei der zweite Decoder in Blöcke eingeteilt ist, von denen jeder seriell verbundene ODER-Gatter enthält;

Fig. 8 einen zweiten Decoder, der in einem vierten erfindungs­ gemäßen Ausführungsbeispiel nach dem ersten Aspekt der Erfindung verwendet wird, wobei der zweite Decoder in Blöcke eingeteilt ist, von denen jeder ein ODER-Gatter mit mehreren Eingängen aufweist;

Fig. 9 eine Codeumsetzer-Schaltung nach einem zweiten Aspekt der Erfindung, bei der die Ausgangsleitungen des zweiten Decoders fortlaufend und in umgekehrter Richtung in bezug auf die in den Fig. 4 bis 8 gezeigten Ausführungsbeispiele numeriert sind;

Fig. 10 eine Tabelle, die die von der in Fig. 9 gezeigten Codeumsetzer-Schaltung durchgeführte Codeumsetzung erläutert;

Fig. 11 ein Beispiel einer Blocksteuersignalerzeugungs­ einrichtung zur Aufteilung des zweiten Decoders in zwei Blöcke;

Fig. 12 ein Beispiel einer Blocksteuersignalerzeugungs­ einrichtung zur Einteilung des zweiten Decoders in acht Blöcke;

Fig. 13 ein Beispiel einer Blocksteuersignalerzeugungs­ einrichtung zur Einteilung des zweiten Decoders in sechzehn Blöcke; und

Fig. 14 eine übliche Decoderschaltung, wie sie in der japanischen Offenlegungsschrift SHO 63-156427 offenbart ist.

Die Codeumsetzerschaltung nach dem ersten erfindungsgemäßen Aspekt empfängt ein binäres Eingangssignal mit beispielsweise vier Binärstellen L₁, L₂, L₃ und L₄, das die Werte von 0 bis 15 repräsentiert. Ein Decoder 1 weist in diesem Beispiel 16 Ausgangsleitungen Z₁-Z₁₆ auf. Ausgangssignale der Ausgangslei­ tungen Z₁-Z₁₆ werden an einen zweiten Decoder 2, der 15 Ausgangsleitungen Y₁-Y₁₅ aufweist, angelegt, der daraufhin Ausgangssignale an seinen Ausgangsleitungen Y₁-Y₁₅ erzeugt. Ist der Eingangswert beispielsweise 6, so ergibt sich ein binäres Eingangssignal "0110". Der Decoder 1 empfängt dieses binäre Eingangssignal "0110" und erzeugt nur an der Ausgangsleitung Z₇ ein Signal "1" worauf der Decoder 2 das Signal "1" an den Ausgangsleitungen Y₁ bis Y₆ erzeugt.

Eine derartige Codeumsetzung wird üblicherweise mittels einer wie in Fig. 2 gezeigten Schaltung durchgeführt. Gemäß. Fig. 2 erhält der Decoder 1 über die 4 Bitleitungen L₁, L₂, L₃ und L₄ ein binäres Eingangssignal und erzeugt ein Ausgangssignal "1" an den passenden seiner 16-Bit-Ausgangsleitungen Z₁-Z₁₆. Ein Decoder 2 wird mit den Ausgangssignalen der Ausgangsleitungen Z₁-Z₁₆ des Decoders 1 gespeist und erzeugt Ausgangssignale an seinen 15-Bit-Ausgangsleitungen Y₁-Y₁₅. Der Zusammenhang zwischen den Ausgangssignalen der Ausgangsleitungen Y₁-Y₁₅ des Decoders 2 und den binären Eingangssignalen, die an den Decoder 1 angelegt werden, wird in der in Fig. 1 gezeigten Tabelle 1 gezeigt.

Gemäß der in Fig. 2 gezeigten üblichen Schaltung enthält der Decoder 2 sechzehn Übertragungsgatter 201-216 die seriell zwischen eine Spannungsquelle und Masse geschaltet sind. Die Ausgangssignale des Decoders 1 werden an die zugehörigen Übertragungsgatter des Decoders 2 angelegt. Die Ausgangssignale des Decoders 2 werden an den Verbindungs­ punkten zwischen den entsprechenden benachbarten Gattern abgegriffen. Aufbau und Funktionsweise des Decoders 2 entsprechen denen des Zuteilungsabschnittes 2, der in Fig. 5 der japanischen Offenlegungsschrift SHO 63-156427 gezeigten Schaltung. Diese Schaltung wird in Fig. 14 der vorliegenden Anmeldung gezeigt. Gemäß Fig. 14 enthält der Zuteilungsabschnitt 2 dieser japanischen Offenlegungsschrift, im einzelnen, Übertragungsgatter, von denen jedes einen p-Kanal-FET, einen n-Kanal-FET und einen Inverter enthält. In Fig. 2 der vorliegenden Anmeldung wird das Übertragungsgatter durch einen Block dargestellt. Weiterhin verwendet die in Fig. 14 gezeigte Schaltung nur vier solcher Übertragungsgatter im Gegensatz zu den 16 Gattern, die im Aufbau nach Fig. 2 verwendet werden.

Die Funktionsweise der in Fig. 2 gezeigten Schaltung wird nachfolgend im einzelnen beschrieben. Es wird angenommen, daß ein Wert 6 an der Schaltung anliegt. Am Eingang des Decoders 1 ergibt sich L₁ = "0", L₂ = "1", L₃ = "1", L₄ = "0", wobei entsprechend Fig. 1 die Ausgangssignale an den Ausgangsleitungen des Decoders 1 mit Ausnahme der Ausgangsleitung Z₇ alle "0" sind. Ein Signal "1" wird ausschließlich an der Ausgangsleitung Z₇ erzeugt. Die Gatter 201 bis 216 werden leitend, wenn ein Eingangssignal "0" an sie angelegt wird, und sperren bei einem Eingangssignal "1". Entsprechend wird im vorliegenden Fall nur das Gatter 207 aufgrund des Ausgangssignales "1" an der Ausgangsleitung Z₇, die mit dem Gatter 207 verbunden ist, gesperrt. Demzufolge wird ein Signal "1" an der Ausgangsleitung Y₆ sowie an den Ausgangsleitungen Y₅, Y₄, Y₃, Y₂ und Y₁, die sich näher an der Spannungsquelle befinden als die Ausgangsleitung Y₆, erzeugt und ein Signal "0" an den Ausgangsleitungen Y₇ bis Y₁₅, die sich näher am Masseanschluß befinden.

Fig. 3 zeigt ein weiteres bekanntes Beispiel des Decoders 2. Dabei werden 14 ODER-Gatter, 272 bis 285, verwendet. Wie der Zeichnung entnommen werden kann, sind die ODER-Gatter in Serie geschaltet, wobei jedes ein Ausgangssignal von der zugehörigen Ausgangsleitung des Decoders 2 sowie von einem nächsthöheren ODER-Gatter erhält.

Beispielsweise erhält das ODER-Gatter 272 ein Ausgangssignal von der Ausgangsleitung Z₂ und ein Ausgangssignal vom ODER- Gatter 273 und das ODER-Gatter 284 ein Ausgangssignal von der Ausgangsleitung Z₁₄ des Decoders 1 und ein Ausgangssignal vom ODER-Gatter 285. Das ODER-Gatter 285 erhält Ausgangssignale von den Ausgangsleitungen Z₁₅ und Z₁₆ des Decoders 1. Das Ausgangssignal der Ausgangsleitung Z₁₆ des Decoders 1 wird zusätzlich als das dem höchstwertigsten Bit entsprechende Ausgangssignal Y₁₅ des Decoders 2 verwendet.

Die in Fig. 3 gezeigte Schaltung arbeitet in folgender Weise. Es wird beispielsweise angenommen, daß nur das Ausgangssignal an der Ausgangsleitung Z₇ des Decoders 1 den Wert "1" aufweist und das die übrigen Ausgangssignale den Wert "0" aufweisen. In diesem Falle erhält keines der ODER-Gatter 278 bis 285 ein Signal "1" und daher wird an allen Ausgangsleitungen Y₇ bis Y₁₅ ein Ausgangssignal "0" ausgegeben. Das ODER-Gatter 277 erhält an einem seiner Eingänge ein Signal "1" und erzeugt daher ein Ausgangssignal "1", das als Eingangssignal an das ODER-Gatter 276 angelegt wird. Demzufolge wird ein Signal "1" an die ODER-Gatter 275, 274, 273 und 272 angelegt. Dementsprechend wird ein Signal "1" an allen Ausgangsleitungen Y₁ bis Y₆ erzeugt.

Wie aus den vorangegangenen Beispielen hervorgeht, benötigen viele der üblich verwendeten Decoder 2 eine Vielzahl von seriell geschalteten Übertragungsgattern oder ODER-Gattern, die instabile Arbeitsabläufe oder Verzögerungen verursachen.

Fig. 4 zeigt ein erfindungsgemäßes Ausführungsbeispiel. Ein Decoder 1 ist in gleicher Weise aufgebaut, wie der in Fig. 2 gezeigte Decoder 1. Der Decoder 1 erzeugt in Abhängigkeit eines an Eingangsleitungen L₁, L₂, L₃ und L₄ angelegten, binär codierten 4-Bit-Signals i nur an der (i+1)-ten seiner 16 Ausgangsleitungen Z₁ bis Z₁₆ ein Ausgangssignal "1".

Ist beispielsweise der Eingangswert i gleich 6 so wird ein Binärcode "0110" an den Decoder 1 angelegt, wobei der Wert "1" an die Leitungen L₂ und L₃ angelegt wird, und der Wert "0" an die Leitungen L₁ und L₄, worauf ein Signal "1" an der siebten (6+1)-ten Ausgangsleitung Z₇ und ein Signal "0" an allen übrigen Ausgangsleitungen des Decoders 1 erzeugt wird.

Die Signale an den entsprechenden Ausgangsleitungen des Decoders 1 werden an einen Decoder 2 angelegt. Der Decoder 2 ist in vier Blöcke 21, 22, 23, und 24 aufgeteilt. Die Signale der Ausgangsleitungen Z₁ bis Z₄ werden an die entsprechenden Gatter 201 bis 204 des Blocks 21 angelegt; die Signale an den Ausgangsleitungen Z₅ bis Z₈ an die entsprechend Gatter 205 bis 208 des Blockes 22, die Signale an den Ausgangsleitungen Z₉ bis Z₁₂ an die entsprechenden Gatter 209 bis 212 des Blockes 23 und die Signale an den Ausgangsleitungen Z₁₃ bis Z₁₆ an die entsprechenden Gatter 213 bis 216 des Blockes 24.

Innerhalb des Blockes 21 sind die Gatter 201 bis 204 sowie ein zusätzliches Gatter 221 in der genannten Reihenfolge seriell zwischen eine Spannungsquelle und einen Masseanschluß geschaltet. Die Ausgangsleitungen Y₁, Y₂, Y₃ und Y₄ werden an den Verbindungspunkten zwischen den Gattern 201 und 202, 202 und 203, 203 und 204, bzw. zwischen dem Gatter 204 und dem zusätzlichen Gatter 221 angeschlossen.

Innerhalb des Blockes 22 sind ein zusätzliches Gatter 225, die Gatter 205 bis 208 und ein zusätzliches Gatter 222 seriell in der genannten Reihenfolge zwischen die Spannungsquelle und Masse geschaltet. Die Ausgangsleitungen Y₅, Y₆, Y₇ und Y₈ werden an den Verbindungspunkten zwischen den Gattern 205 und 206, 206 und 207, 207 und 208, bzw. zwischen dem Gatter 208 und dem zusätzlichen Gatter 222 angeschlossen.

In gleicher Weise werden innerhalb des Blockes 23 ein zusätzliches Gatter 226, die Gatter 209 bis 212, sowie ein zusätzliches Gatter 223 in der genannten Reihenfolge seriell zwischen die Spannungsquelle und Masse geschaltet. Die Ausgangsleitungen Y₉, Y₁₀, Y₁₁ und Y₁₂ werden an den Verbindungspunkten zwischen den Gattern 209 und 210, 210 und 211, 211 und 212, bzw. zwischen dem Gatter 212 und dem zusätzlichen Gatter 223 angeschlossen.

Der Block 24 enthält ein zusätzliches Gatter 227 und die Gatter 213 bis 216, die in der genannten Reihenfolge seriell zwischen die Spannungsquelle und Masse geschaltet sind, wobei die Ausgangsleitungen Y₁₃, Y₁₄, und Y₁₅ an den Verbindungs­ punkten zwischen den Gatter 213 und 214, 214 und 215, bzw. 215 und 216 angeschlossen werden.

Alle Gatter 201-216 sowie die zusätzlichen Gatter 221, 222, 223, 225, 226 und 227 werden eingeschaltet, wenn ein Signal "0" an ihren Eingang angelegt wird, und abgeschaltet, wenn ein Signal "1" an ihren Eingang angelegt wird. Dementsprechend wird dann, wenn innerhalb der Blöcke 21 bis 24 eines der Gatter oder zusätzlichen Gatter aufgrund eines Eingangssignals "1" abgeschaltet wird, ein Signal "1" mit einem hohem Pegel an allen Ausgangsleitungen mit einer niederwertigeren Bitordnung als die des abgeschalteten Gatters (d. h. die Ausgangs­ leitungen, die in der Zeichnung oberhalb dieses Gatters dargestellt sind) erzeugt, während ein Signal "0" mit einem niedrigen Pegel an allen Ausgangsleitungen mit höherer Bitordnung als die des abgeschalteten Gatters (d. h. die Ausgangsleitungen, die in der Zeichnung unterhalb des abgeschalteten Gatters dargestellt sind) erzeugt wird.

Die zusätzlichen Gatter 221, 222, 223, 225, 226 und 227 werden anhand von Blocksteuersignalen C₁, C₂, C₃, ₁, ₂ bzw. ₃ gesteuert, um die Zustände der zugehörigen Blöcke zu bestimmen. Die Blocksteuersignale werden von einer Blocksteuersignalerzeugungsschaltung 3 in Abhängigkeit der an den Eingangsleitungen L₃ und L₄ anliegenden höchstwertigsten Bits des binären Eingangssignals erzeugt. Die Signale an L₃ und L₄ werden von einem NOR-Gatter 31 und einem NAND-Gatter 32 der Blocksteuersignalerzeugungsschaltung 3 verarbeitet, um die Blocksteuersignale ₁ und ₃ zu erzeugen, die nachfolgend durch die Inverter 33 und 34 invertiert werden, um die Blocksteuersignale C₁ und C₃ zu erzeugen.

Das Signal der Eingangsleitung L₄ wird in seinem ursprünglichen Zustand als Blocksteuersignal C₂ verwendet und wird ebenso durch einen Inverter 35 invertiert, um das Blocksteuersignal ₂ zu erzeugen. Die in Fig. 1 gezeigte Tabelle 1 zeigt den Zusammenhang zwischen dem Eingangswert i und den Blocksteuersignalen C₁, C₂ und C₃.

Wird in Fig. 4 angenommen, daß ein Eingangswert i = 6 anliegt, so erzeugt der Decoder 1 den Wert "1" an der Ausgangsleitung Z₇. Da die Signale an L₃ und L₄ "1" bzw. "0" sind, ergeben sich die Blocksteuersignale C₁, C₂ und C₃ zu "1", "0" bzw. "0".

Da ₁ = "0" und C₂ = "0", werden die zusätzlichen Gatter 225 und 222 an den Enden der Serienschaltung der Gatter in Block 22 des Decoders 2 beide eingeschaltet und das Gatter 207 durch Z₇ = "1" abgeschaltet, wobei ein Signal "1" mit einem hohen Pegel an den bezüglich dem Gatter 207 niederwertigeren Ausgangsleitungen Y₅ und Y₆ erzeugt wird und ein Signal "0" mit einem niedrigen Pegel an den höherwertigeren Bitausgangsleitungen Y₇ und Y₈.

Im Block 21, der niederwertiger ist als der Block 22, wird aufgrund der Tatsache, daß das mit Masse verbundene Gatter 221 durch C₁ = "1" abgeschaltet ist, ein Signal "1" an all seinen Ausgangsleitungen Y₁ bis Y₄ erzeugt. Andererseits wird in den Blöcken 23 und 24, die höherwertiger als der Block 22 sind, aufgrund der Tatsache, daß die mit der Spannungsquelle verbundenen zusätzlichen Gatter 226 und 227 durch ₂ = "1" bzw. ₃ = "1" abgeschaltet sind, ein Signal "0" mit niedrigem Pegel an allen Ausgangsleitungen Y₉ bis Y₁₅ erzeugt.

Demzufolge wird der Block, der das Signal "1" vom Decoder 1 empfängt, anhand des an ihn angelegten Blocksteuersignals veranlaßt, entweder ein Signal "0" oder ein Signal "1" den Ausgangsleitungen zuzuweisen, so daß alle Blöcke, die niederwertiger als dieser Block sind, durch die an sie angelegten Blocksteuersignale zwangsläufig ein Signal "1" an all ihren Ausgangsleitungen erzeugen, während alle Blöcke, die höherwertiger als dieser Block sind, aufgrund der an sie angelegten Blocksteuersignale zwangsläufig ein Signal "0" an all ihren Ausgangsleitungen erzeugen.

Die Fig. 5(a), 5(b) und 5(c) zeigen Beispielschaltungen, die als die in Fig. 4 gezeigten Gatter 201-216 sowie als die zusätzlichen Gatter 221-223 und 225-227 verwendet werden können, wobei die Übertragungsgatter häufig als CMOS-ICs ausgeführt sind. Das Bezugszeichen 25 kennzeichnet einen Eingangsanschluß und die Bezugszeichen 26 und 27 kennzeichnen Ausgangsanschlüsse. Das Bezugszeichen 28 kennzeichnet einen p-Kanal-MOS-Transistor und das Bezugszeichen 29 kennzeichnet einen n-Kanal-MOS-Transistor. Das Bezugszeichen 30 kennzeichnet einen Inverter.

Fig. 6 zeigt ein weiteres Ausführungsbeispiel des Decoders 2, der in der in Fig. 4 gezeigten Codeumsetzer-Schaltung verwendet werden kann.

In Block 21 sind die Gatter 201, 202, 203 und 204 in der genannten Reihenfolge seriell zwischen die Spannungsquelle und Masse geschaltet. In gleicher Weise werden in jedem der Blöcke 22, 23 und 24 entsprechende Serienschaltungen der Gatter 205, 206, 207 und 208, der Gatter 209, 210, 211 und 212 und der Gatter 213, 214 und 215 zwischen die Spannungsquelle und Masse geschaltet. Die Gatter 204, 205, 208, 209, 212, 213 und 215 erhalten Ausgangssignale der ODER-Gatter 231, 232, 233, 234, 235, 236 bzw. 237.

Die Gatter 201, 202 und 203 erhalten Ausgangssignale von den Ausgangsleitungen Z₁, Z₂ bzw. Z₃ des Decoders 1. Die Gatter 206 und 207 erhalten Ausgangssignale von den Ausgangsleitungen Z₆ bzw. Z₇. Die Ausgangssignale der Leitungen Z₁₀ und Z₁₁ werden an die Gatter 210 bzw. 211 angelegt. Das Ausgangssignal der Leitung Z₁₄ wird an das Gatter 214 angelegt. Ein ODER- Gatter 231 erhält das Ausgangssignal der Leitung Z₄ und ein Blocksteuersignal C₁, ein ODER-Gatter 232 erhält ein Blocksteuersignal ₁ und das Ausgangssignal der Leitung Z₅, ein ODER-Gatter 233 erhält das Ausgangssignal der Leitung Z₈ und ein Blocksteuersignal C₂, ein ODER-Gatter 234 erhält das Ausgangssignal der Leitung Z₉ und ein Blocksteuersignal ₂, ein ODER-Gatter 235 erhält das Ausgangssignal der Leitung Z₁₂ und ein Blocksteuersignal C₃, ein ODER-Gatter 236 erhält das Ausgangssignal der Leitung Z₁₃ und ein Blocksteuersignal ₃, und ein ODER-Gatter 237 erhält das Ausgangssignal der Leitung Z₁₅ und das Ausgangssignal der Leitung Z₁₆.

Die Ausgangsleitungen Y₁, Y₂, Y₃, Y₅, Y₆, Y₇, Y₉, Y₁₀, Y₁₁, Y₁₃ und Y₁₄ des Decoders 2 sind angeschlossen zwischen den Gattern 201 und 202, zwischen den Gattern 202 und 203, zwischen den Gattern 203 und 204, zwischen den Gattern 205 und 206, zwischen den Gattern 206 und 207, zwischen den Gattern 207 und 208, zwischen den Gattern 209 und 210, zwischen den Gattern 210 und 211, zwischen den Gattern 211 und 212, zwischen den Gattern 213 und 214, und zwischen den Gattern 214 und 215. Die Blocksteuersignale C₁, C₂ und C₃ werden an die Ausgangsleitungen Y₄, Y₈ bzw. Y₁₂ angelegt und die Ausgangsleitung Z₁₆ des Decoders 1 ist mit der Ausgangsleitung Y₁₅ verbunden.

Im Betrieb sei angenommen, daß ein Eingangswert 6 an den Leitungen L₁, L₂, L₃ und L₄ des Decoders 1 (Fig. 4) anliegt. Dies bewirkt die Erzeugung eines Signals "1" an der Leitung Z₇. Die Blocksteuersignalerzeugungsschaltung 3 (Fig. 4) erzeugt ein Blocksteuersignal ₁ = "0", das an das ODER-Gatter 232 angelegt wird. Da das an das ODER-Gatter 232 angelegte Ausgangssignal der Leitung Z₅ "0" ist, ist das Gatter 205 eingeschaltet. Ebenso ist das Gatter 208 eingeschaltet, weil das Ausgangssignal an Z₈ = "0" ist und C₂ = "0" ist. Da jedoch das Ausgangssignal der Leitung Z₇ "1" ist, ist das Gatter 207 abgeschaltet. Demzufolge wird in Block 22 ein Signal "1" an den Ausgangsleitungen Y₅ und Y₆ erzeugt, und ein Signal "0" an der Leitung Y₇.

Im Block 21 verursacht C₁ = "1" die Erzeugung eines Signals "1" an der Leitung Y₄. Das Gatter 204 wird abgeschaltet. Demzufolge wird auch an den Leitungen Y₁, Y₂ und Y₃ ein Signal "1" erzeugt. Da ₂ = "1" ist, wird in Block 23 das Gatter 209 abgeschaltet und ein Signal "0" wird an jeder der Ausgangsleitungen Y₉, Y₁₀ und Y₁₁ erzeugt. Da weiterhin das Signal C₃ = "0" ist, ist das Signal der Ausgangsleitung Y₁₂ auch "0". Das Gatter 213 in Block 24 wird abgeschaltet, weil ₃ = "1" ist, wobei ein Signal "0" an den Leitungen Y₁₃ und Y₁₄ erzeugt wird, und da das Signal der Leitung Z₁₆ "0" ist, wird auch an der Leitung Y₁₅ das Signal "0" erzeugt.

Demzufolge erhält man mittels der Codeumsetzer-Schaltung, in der der in Fig. 6 gezeigte Decoder verwendet wird, das gleiche Ergebnis wie mit dem in Fig. 4 gezeigten Decoder 2.

Fig. 7 zeigt ein alternatives Ausführungsbeispiel des Decoders 2, das in der Codeumsetzer-Schaltung nach Fig. 4 verwendet werden kann. Gemäß Fig. 7 enthält der Decoder 2, anstelle der Übertragungsgatter, ODER-Gatter.

In Block 21 erhalten die ODER-Gatter 240, 241 und 242 an ihren entsprechenden Eingängen über die Leitungen Z₂, Z₃ bzw. Z₄ Ausgangssignale des Decoders 1 (Fig. 4). An den anderen Eingängen der entsprechend ODER-Gatter 240, 241 und 242 werden das Ausgangssignal des Gatters 241, das Ausgangssignal des Gatters 242 und das Blocksteuersignal C₁ angelegt. Die Ausgänge der ODER-Gatter 240, 241 und 242 sind mit den Ausgangsleitungen Y₁, Y₂, bzw. Y₃ verbunden. Weiterhin ist das Blocksteuersignal C₁ mit der Ausgangsleitung Y₄ verbunden.

Die Blöcke 22 und 23 sind in gleicher Weise wie der Block 21 aufgebaut und enthalten ODER-Gatter 243, 244 und 245, bzw. ODER-Gatter 246, 247 und 248. Die Signale der Leitungen Z₆, Z₇ und Z₈ werden an die entsprechenden Eingänge der ODER-Gatter 243, 244 und 245 angelegt, an deren entsprechenden anderen Eingängen das Ausgangssignal des ODER-Gatters 244, das Ausgangssignal des ODER-Gatters 245 und das Blocksteuersignal C₂ angelegt werden. Die Ausgänge der ODER-Gatter 243, 244 und 245 sind auch mit den Ausgangsleitungen Y₅, Y₆ bzw. Y₇ verbunden und das Blocksteuersignal C₂ wird auch an die Ausgangsleitung Y₈ angelegt. Die ODER-Gatter 246, 247 und 248 erhalten an jeweils einem ihrer entsprechenden Eingänge die Signale der Leitungen Z₁₀, Z₁₁ und Z₁₂ und am jeweils anderen ihrer entsprechenden Eingänge das Ausgangssignal des ODER- Gatters 247, das Ausgangssignal des ODER-Gatters 248 und das Blocksteuersignal C₃. Die Ausgänge der ODER-Gatter 246, 247 und 248 sind mit den Ausgangsleitungen Y₉, Y₁₀ bzw. Y₁₁ verbunden. Das Blocksteuersignal C₃ ist mit der Ausgangsleitung Y₁₂ verbunden.

Block 24 enthält die ODER-Gatter 249 und 250. Das ODER-Gatter 249 erhält das Signal der Leitung Z₁₂ und das Ausgangssignal des ODER-Gatters 250. Das ODER-Gatter 250 erhält an seinen entsprechenden Eingängen die Signale der Leitungen Z₁₅ und Z₁₆. Die Ausgänge der ODER-Gatter 249 und 250 sind mit den Ausgangsleitungen Y₁₃ bzw. Y₁₄ verbunden. Das Signal der Leitung Z₁₆ liegt auch an der Ausgangsleitung Y₁₅ an.

Es wird angenommen, daß in Fig. 7 ein Eingangswert i = 6 an dem in Fig. 4 gezeigten Decoder 1 anliegt. Dies bewirkt, daß der Decoder 1 nur an der Leitung Z₇ das Signal "1" erzeugt und weiterhin, daß die ebenfalls in Fig. 4 gezeigte Blocksteuer­ signalerzeugungsschaltung 3 Blocksteuersignale C₁ = "1", C₂ = "0" und C₃ = "0" erzeugt. Da das Ausgangssignal "1" der Leitung Z₇ am ODER-Gatter 244 im Block 22 anliegt, wird an jeder Ausgangsleitungen Y₅ und Y₆ das Signal "1" erzeugt, die Ausgangsleitungen Y₇ und Y₈ bleiben jedoch "0".

Da C₁ = "1" am Block 21 anliegt, wird das Signal 1 an allen Ausgangsleitungen Y₁, Y₂, Y₃ und Y₄ erzeugt. In den Blöcken 23 und 24 sind alle Eingangssignale sowie das Blocksteuersignal C₃ "0" und das Ausgangssignal "0" wird an allen Ausgangsleitungen Y₉ bis Y₁₅ erzeugt.

Fig. 8 zeigt einen Decoder 2, bei dem ODER-Gatter mit Mehrfacheingängen verwendet werden. Im Block 21 ist das Blocksteuersignal C₁ mit der Ausgangsleitung Y₄ verbunden sowie mit einem der Eingänge eines jeden der ODER-Gatter 253, 252 und 251. Die Leitung Z₄ ist mit den ODER-Gattern 253, 252, und 251 verbunden. Die Leitung Z₃ ist mit den ODER-Gattern 252 und 251 verbunden und die Leitung Z₂ ist mit dem ODER-Gatter 251 verbunden. Die Ausgänge der ODER-Gatter 251, 252 und 253 sind mit den Ausgangsleitungen Y₁, Y₂ und Y₃ verbunden.

Die Blöcke 22 und 23 sind in ähnlicher Weise wie der Block 21 aufgebaut. Der Block 22 enthält ODER-Gatter 254, 255 und 256, die mit den Leitungen Z₆, Z₇ bzw. Z₈ verbunden sind. Das Blocksteuersignal C₂ ist mit jedem der ODER-Gatter 254, 255 und 256 sowie mit der Ausgangsleitung Y₈ verbunden. Zusätzlich ist die Leitung Z₇ mit dem ODER-Gatter 254 verbunden und die Leitung Z₈ mit den ODER-Gattern 254 und 255. Die Ausgänge der ODER-Gatter 254, 255 und 256 sind mit den Ausgangsleitungen Y₅, Y₆ und Y₇ verbunden.

Der Block 23 enthält ODER-Gatter 257, 258 und 259, die mit den Leitungen Z₁₀, Z₁₁ bzw. Z₁₂ verbunden sind. Das Blocksteuersignal C₃ ist mit jedem der ODER-Gatter 257, 258 und 259 sowie mit der Ausgangsleitung Y₁₂ verbunden. Zusätzlich ist die Leitung Z₁₁ mit dem ODER-Gatter 254 und die Leitung Z₁₂ mit den ODER-Gattern 257 und 258 verbunden. Die Ausgänge der ODER-Gatter 257, 258 und 259 sind mit den Ausgangsleitungen Y₉, Y₁₀ und Y₁₁ verbunden.

Der Block 24 enthält zwei ODER-Gatter 260 und 261, die mit den Leitungen Z₁₄ bzw. Z₁₅ verbunden sind. Die Leitung Z₁₅ ist auch mit einem Eingang des ODER-Gatters 260 verbunden. Zusätzlich ist die Leitung Z₁₆ mit den ODER-Gattern 260 und 261 und auch mit der Ausgangsleitung Y₁₅ verbunden. Die Ausgangsleitungen Y₁₃ und Y₁₄ sind an die Ausgänge der ODER- Gatter 260 bzw. 261 angeschlossen.

Die Codeumsetzer-Schaltung mit dem in Fig. 8 gezeigten Decoder 2 arbeitet in ähnlicher Weise wie die Schaltung mit dem in Fig. 7 gezeigten Decoder.

Fig. 9 zeigt eine Codeumsetzer-Schaltung nach dem zweiten Aspekt der vorliegenden Erfindung. Der Zusammenhang zwischen dem Eingangswert i und den Schaltungsausgängen ist in der in Fig. 2 gezeigten Tabelle 2 dargestellt. Wie der Fig. 10 entnommen werden kann, wird bei Anlegen eines Eingangswertes i an einen Decoder 1 über die Eingangsleitungen L₁ bis L₄ ein Signal "1" an der, ausgehend von der dem höchstwertigsten Bit entsprechenden Ausgangsleitung, (i-1)-ten Ausgangsleitung sowie an allen höherwertigeren Ausgangsleitungen erzeugt. D.h., wenn ein Eingangswert i in binärer Form an den Decoder 1 angelegt wird, so wird ein Signal "1" an den i-höchstwertigsten Bitausgangsleitungen erzeugt. An den übrigen Ausgangsleitungen wird das Signal "0" erzeugt.

Der Aufbau der in Fig. 9 gezeigten Codeumsetzer-Schaltung ist gleich mit der in Fig. 4 gezeigten Codeumsetzer-Schaltung, mit der Ausnahme, daß die Ausgangsleitungen im Vergleich zu Fig. 4 an anderen Stellen angeschlossen sind. Beispielsweise wird die dem höchstwertigsten Bit entsprechende Ausgangsleitung Y₁₅ zwischen den Gattern 201 und 202, anstelle von 215 und 216, angeschlossen und die dem niederwertigsten Bit entsprechende Ausgangsleitung Y₁ zwischen den Gattern 215 und 216, anstelle von 201 und 202, angeschlossen. Im einzelnen sind die Ausgangsleitungen Y₁₅, Y₁₄, Y₁₃ und Y₁₂ zwischen den Gattern 201 und 202, 202 und 203, 203 und 204, und zwischen dem Gatter 204 und dem zusätzlichen Gatter 221 angeschlossen; die Ausgangsleitungen Y₁₁, Y₁₀, Y₉ und Y₈ zwischen den Gattern 205 und 206, 206 und 207, 207 und 208 und zwischen dem Gatter 208 und dem zusätzlichen Gatter 222 angeschlossen; die Ausgangsleitungen Y₇, Y₆, Y₅ und Y₄ zwischen den Gattern 209 und 210, 210 und 211, 211 und 212, und zwischen dem Gatter 212 und dem zusätzlichen Gatter 223 angeschlossen; und die Ausgangsleitungen Y₃, Y₂, und Y₁ zwischen den Gattern 213 und 214, 214 und 215, und 215 und 216 angeschlossen.

Im Betrieb sei angenommen, daß ein Eingangswert 6 an dem Decoder 1 anliegt. Demzufolge erzeugt der Decoder 1 ein Signal "1" nur an seiner Ausgangsleitung Z₇ und die Blocksteuersignalerzeugungsschaltung 3 erzeugt Blocksteuersi­ gnale C₁ = "1", C₂ = "0" und C₃ = "0".

Da ₁ = "0" und C₂ = "0", werden die zusätzlichen Gatter 222 und 225 des Blockes 22 eingeschaltet, während das Gatter 207 aufgrund des Signales 1 der Leitung Z₇ abgeschaltet wird. Daher wird ein Signal "1" mit hohem Pegel an den Ausgangsleitungen Y₁₀ und Y₁₁ und ein Signal "0" mit niedrigem Pegel an den Ausgangsleitungen Y₈ und Y₉ erzeugt.

Im Block 21 wird das mit Masse verbundene Gatter 221 geschaltet, so daß ein Signal "1" mit hohem Pegel an allen Ausgangsleitungen Y₁₂ bis Y₁₅ erzeugt wird. Aufgrund von ₂ = "1" und ₃ = "1" werden in den Blöcken 23 und 24 die mit der Spannungsquelle verbundenen zusätzlichen Gatter 226 und 227 abgeschaltet, wodurch ein Signal "0" mit niedrigem Pegel an allen Ausgangsleitungen Y₄ bis Y₇ und an allen Ausgangsleitungen Y₁ bis Y₃ erzeugt wird.

Demzufolge wird wie in der in Fig. 10 gezeigten Tabelle 2 dargestellt ist, ein Ausgangssignal "1" an der bezüglich der dem höchstwertigsten Bit entsprechenden Ausgangsleitung Y₁₅ an fünfter (d. h. (6-1)-ter) Stelle befindlichen Ausgangsleitung Y₁₀ sowie an allen höherwertigeren Ausgangsleitungen Y₁₁ bis Y₁₅ erzeugt. Mit anderen Worten: Ein Signal "1" wird an jeder der den sechs höchstwertigsten Bits entsprechenden Ausgangsleitungen Y₁₀ bis Y₁₅ erzeugt. An allen Ausgangs­ leitungen Y₉ bis Y₁, die eine niedrigere Bitordnung aufweisen als die Ausgangsleitung Y₁₀, wird ein Signal "0" erzeugt.

Rückblickend auf die in Fig. 9 gezeigte Schaltung wird ersichtlich, daß die Schaltungsstruktur genau gleich mit der in Fig. 4 gezeigten Schaltung ist, und daß der einzige Unterschied darin besteht, daß die Numerierung der Ausgangsleitungen des Decoders 2 umgekehrt ist. D.h. in der Schaltung nach Fig. 4 ist die den niederwertigeren Bits entsprechende Ausgangsseite des Decoders 2 auf derselben Seite wie beim Decoder 1, während in Fig. 9 die den niederwertigeren Bits entsprechende Ausgangsseite des Decoders 2 auf der den höherwertigeren Bits entsprechenden Ausgangsseite des Decoders 1 angeordnet ist. Demzufolge gibt es keine entscheidenden Unterschiede bezüglich der Arbeitsweise der in Fig. 4 und Fig. 9 gezeigten Schaltungen.

Die vorliegende Erfindung wurde anhand von Schaltungen beschrieben, bei denen ein Eingangswert i in einem 4-Bit- Binärcodeformat angelegt wird, und bei denen der Decoder 2 in vier Blöcke aufgeteilt ist. Es sollte jedoch beachtet werden, daß die Bitzahl des Eingangs und die Anzahl der Blöcke beliebig sein kann. Die zur Steuerung der entsprechenden Blöcke verwendeten Blocksteuersignale wie z. B. C₁, C₂, C₃ usw. werden von dem höchstwertigsten Bit des Eingangswertes i hergeleitet, wenn die Anzahl der Blöcke zwei beträgt, von den beiden höchstwertigsten Bits, wenn die Anzahl der Blöcke wie oben beschrieben vier beträgt, von den drei höchstwertigsten Bits bei acht Blöcken und von den vier höchstwertigsten Bits bei 16 Blöcken.

Fig. 11 zeigt eine Schaltungsanordnung einer Blocksteuersignalerzeugungsschaltung 3 zur Einteilung des Decoders 2 in zwei Blöcke. Dabei wird das höchstwertigste Bit L₄ des binären Eingangssignals direkt als Blocksteuersignal C₁ verwendet und die mittels eines Inverters 36 invertierte Version von C₁ als weiteres Blocksteuersignal.

Fig. 12 zeigt eine Blocksteuersignalerzeugungsschaltung 3 zur Verwendung bei einem Decoder 2, der in acht Blöcke aufgeteilt ist. Das höchstwertigste Bit L_a wird an ein NOR-Gatter 41, ein NOR-Gatter 42, den NOR-Teil eines UND-NOR-Kombinationsgatters 43, einen Inverter 44, den NAND-Teil eines ODER-NAND- Kombinationsgatters 45, ein NAND-Gatter 46, sowie an ein NAND-Gatter 47 angelegt. Das zweithöchstwertigste Bit L_a-1 wird an ein NOR-Gatter 41, ein NOR-Gatter 42, den UND-Teil eines UND-NOR-Kombinationsgatters 43, den ODER-Teil eines ODER-NAND-Kombinationsgatters 45, ein NAND-Gatter 46 und an ein NAND-Gatter 47 angelegt. Das Bit L_a-2 wird an ein NOR- Gatter 41, den UND-Teil eines UND-NOR-Kombinationsgatters 43, den ODER-Teil eines ODER-NAND-Kombinationsgatters 45 sowie an ein NAND-Gatter 47 angelegt. Die Ausgänge der Gatter 41, 42, 43, 44, 45, 46 und 47 ergeben die Blocksteuersignale ₁, ₂, ₃, ₄, ₅, ₆ und ₇. Diese Blocksteuersignale werden mittels der Inverter 51, 52, 53, 54, 55, 56 und 57 invertiert, um die Blocksteuersignale C₁, C₂, C₃, C₄, C₅, C₆ und C₇ zu erhalten.

Fig. 13 zeigt eine Blocksteuersignalerzeugungsschaltung 3 zur Verwendung in einem Decoder 2, der in 16 Blöcke aufgeteilt ist. Dabei wird das zweithöchstwertigste Bit L_a-1 an NOR- Gatter 51, 61, NOR-Gatter 52, 62, die NOR-Teile der UND-NOR- Kombinationsgatter 53, 63, Invertierer 54, 64, die NAND-Teile der ODER-NAND-Kombinationsgatter 55, 65, NAND-Gatter 56, 66 sowie an NAND-Gatter 57, 67 angelegt. Das dritthöchstwertigste Bitsignal L_a-2 wird an NOR-Gatter 51, 61, NOR-Gatter 52, 62, die UND-Teile der UND-NOR-Kombinationsgatter 53, 63, die ODER- Teile der ODER-NAND-Kombinationsgatter 55, 65, NAND-Gatter 56, 66 sowie an NAND-Gatter 57, 67 angelegt. Das vierthöchst­ wertigste Bitsignal L_a-3 wird an NOR-Gatter 51, 61, die UND- Teile der UND-NOR-Kombinationsgatter 53, 63, die ODER-Teile der ODER-NAND-Kombinationsgatter 55, 65 sowie an NAND-Gatter 57, 67 angelegt.

Die Anordnung der Gattergruppen 51 bis 57 und der Gattergruppen 61 bis 67 und die Verbindung der Eingänge L_a-1, L_a-2 und L_a-3 mit den Gattergruppen entsprechen der in Fig. 12 gezeigten Anordnung der Gatter 41 bis 47 und der Verbindungen der Eingänge L_a, L_a-1 und L_a-2 mit den Gattern 41 bis 47.

Die Ausgangssignale der Gatter 51 bis 57 werden an entsprechende NAND-Gatter 71 bis 77 angelegt und die Ausgangssignale der Gatter 61 bis 67 an entsprechende NOR- Gatter 81 bis 87. Ebenso erhalten die NAND-Gatter 71 bis 77 und die NOR-Gatter 81 bis 87 das dem höchstwertigsten Bit entsprechende Signal L_a, nachdem es durch einen Inverter 68 invertiert wurde. Die NAND-Gatter 71 bis 77 erzeugen Blocksteuersignale C₁ bis C₇ und NOR-Gatter 81 bis 87 erzeugen Blocksteuersignale C₉ bis C₁₅. Als Blocksteuersignal C₈ kann das dem höchstwertigsten Bit entsprechende Signal L_a oder ein durch Invertierung aus der invertierten Version von L_a des Inverters 68 erzeugtes Signal verwendet werden.

Wie im einzelnen oben beschrieben wurde, werden die Gatter erfindungsgemäß in eine Vielzahl von Blöcken, die parallel betrieben werden, aufgeteilt, so daß die Anzahl der seriell verbundenen Gatter gegenüber üblichen Schaltungen verringert werden kann. Dementsprechend arbeitet die Schaltung stabil und mit einer höheren Geschwindigkeit.

Eine Codeumsetzerschaltung enthält einen ersten Decoder 1, der eine Vielzahl von Ausgangsleitungen Z aufweist. In Abhängigkeit eines einem Wert i entsprechenden binären Eingangssignals L erzeugt der erste Decoder 1 ein Signal "1" an seiner (i+1)-ten Ausgangsleitung. Weiterhin ist ein zweiter Decoder 2 vorhanden, der Gatter enthält, die mit den entsprechenden Ausgangsleitungen Y des ersten Decoders 1 verbunden sind. Der zweite Decoder 2 erzeugt ein Signal "1" an seiner ersten bis i-ten Ausgangsleitung und ein Signal "0" an allen übrigen Ausgangsleitungen. Die Gatter des zweiten Decoders 2 sind in eine Vielzahl von Blöcken 21-24 aufgeteilt, innerhalb derer die Gatter in Serie geschaltet sind. Blocksteuersignale C werden in Abhängigkeit der höchstwertigsten Bits des binären Eingangssignals L erzeugt und an die entsprechenden Blöcke 21-24 angelegt. Der Block, an den das Signal "1" des ersten Decoders 1 angelegt wird, erzeugt die Signale "1" und "0" an seinen entsprechenden Ausgangsleitungen. Die niederwertigeren Blöcke werden veranlaßt ein Signal "1" an all ihren Ausgangsleitungen zu erzeugen und die höherwertigeren Blöcke werden veranlaßt, ein Signal "0" an all ihren Ausgangsleitungen zu erzeugen.

Claims (7)

1. Codeumsetzer-Schaltung mit:

• a) einem ersten Decoder (1), der b fortlaufend numerierte Ausgangsleitungen (Z) aufweist und der in Abhängigkeit eines binären a-Bit-Eingangs (L), der einem Wert i entspricht, nur an der (i+1)-ten seiner b Ausgangsleitungen (Z) ein Signal "1" erzeugt und ein Signal "0" an allen übrigen Ausgangsleitungen, wobei der Wert i Null oder eine positive ganze Zahl und der Wert b kleiner oder gleich 2a ist,
• b) einem zweiten Decoder (2), der eine Reihe einer Vielzahl von fortlaufend numerierten Ausgangsleitungen (Y) aufweist und der in Abhängigkeit der Ausgangssignale des ersten Decoders (1) an der vom einen Ende der Reihe ausgerechnet i-ten Ausgangsleitung sowie an allen Ausgangsleitungen zwischen der i- ten Ausgangsleitung und dem einen Ende der Reihe ein Signal "1" erzeugt und der ein Signal "0" an allen übrigen Ausgangsleitungen erzeugt, wobei der zweite Decoder in eine Vielzahl von Blöcken (21, 22, 23, 24) in der Weise aufgeteilt ist, daß jeder Block eine unterschiedliche Gruppe von fortlaufend numerierten Ausgangsleitungen aufweist,
• c) Zustandsbestimmungseinrichtungen (221 bis 223, 225 bis 227), die in jedem der Blöcke (21 bis 24) enthalten sind, um den zugehörigen Block selektiv:
  • c1) in einen ersten Zustand zu versetzen, in dem ein Signal "1" an allen Ausgangsleitungen des Blockes erzeugt wird,
  • c2) in einen zweiten Zustand zu versetzen, in dem ein Signal "1" an der von dem einen Ende der Serie ausgerechnet i-ten Ausgangsleitung sowie an allen Ausgangsleitungen des Blockes, die sich näher an dem einen Ende befinden, und ein Signal "0" an allen übrigen Leitungen des Blockes erzeugt wird, und
  • c3) in einen dritten Zustand zu versetzen, in dem ein Signal "0" an allen Ausgangsleitungen des Blockes erzeugt wird, und
• d) einer Blocksteuersignalerzeugungseinrichtung (3), die in Abhängigheit des binären Eingangs (L) Blocksteuersignale (C) erzeugt und zuführt, um die entsprechenden Zustands­ bestimmungseinrichtungen (221 bis 223, 224 bis 227) zu steuern, wobei die Blocksteuersignalerzeugungseinrichtung der Zustandsbestimmungseinrichtung des n-ten Blocks, der die von dem einen Ende ausgerechnet i-te Ausgangsleitung beinhaltet, ein Blocksteuersignal zuführt, um den n-ten Block in den zweiten Zustand zu versetzen, den Zustandsbestimmungseinrichtungen des ersten bis (n-1)-ten Blocks ein Blocksteuersignal zuführt, um den ersten bis (n-1)-ten Block in den ersten Zustand zu versetzen, und den Zustandsbestimmungseinrichtungen des (n+1)-ten und allen höherwertigeren Blöcken ein Blocksteuersignal zuführt, um den (n+1)-ten und alle höherwertigeren Blöcke in den dritten Zustand zu versetzen.

2. Codeumsetzer-Schaltung nach Anspruch 1, wobei die Anzahl der Blöcke, in die der zweite Decoder (2) aufgeteilt ist, eine Potenz von 2 ist.

3. Codeumsetzer-Schaltung nach Anspruch 1, wobei der zweite Decoder (2) in 2^c Blöcke aufgeteilt ist, und c eine positive ganze Zahl ist und wobei die Blocksteuersignale (C) von der Blocksteuersignalerzeugungseinrichtung (3) auf Grundlage der c höchstwertigsten Bits des binären Eingangs (L) erzeugt werden.

4. Codeumsetzer-Schaltung nach Anspruch 1, wobei jeder der Blöcke (21 bis 24 in Fig. 4) eine Serienschaltung von Übertragungsgattern aufweist, die zwischen eine Spannungsquelle und einen Referenzpotentialpunkt geschaltet sind, wobei ein Übertragungsgatter (221, 227) an einem Ende der Serienschaltung oder die Übertragungsgatter (222, 223, 225, 226) an beiden Enden der Serienschaltung als Zustandsbestimmungseinrichtung arbeiten, wobei entsprechende der fortlaufend numerierten Ausgangsleitungen (Z) des ersten Decoders (1) mit den übrigen Übertragungsgattern des Blockes verbunden sind und wobei die zu dem Block gehörigen Ausgangsleitungen (Y) des zweiten Decoders (2) zwischen benachbarten Übertragungsgattern angeschlossen sind.

5. Codeumsetzer-Schaltung nach Anspruch 4, wobei zumindest die an den beiden Enden der Serienschaltung befindlichen Übertragungsgatter (231-237 in Fig. 6) eines jeden Blockes mit dem Ausgang eines zugehörigen ODER-Gatters verbunden sind, das mit dem Ausgangssignal der aufgrund seiner fortlaufenden Nummer dem zu dem ODER-Gatter gehörigen Übertragungsgatter entsprechenden Ausgangsleitung (Z) des ersten Decoders (1) sowie einem Blocksteuersignal (C) verbunden ist.

6. Codeumsetzer-Schaltung nach Anspruch 1, wobei jeder der Blöcke (21 bis 24 in Fig. 7) eine Vielzahl von ODER-Gattern (240-250) aufweist, und wobei ein Blocksteuersignal (C1-C3) jedes Blocks als eines der Vielzahl von Ausgangssignalen des Blocks durchgeschleift wird, wobei das an einem Ende des Blocks befindliche ODER-Gatter (242, 245, 248) das Blocksteuersignal erhält, sowie das Ausgangssignal der Ausgangsleitung (Z4, Z8, Z12) des ersten Decoders (1), die aufgrund ihrer fortlaufenden Nummer zu dem ODER-Gatter gehört, und wobei jedes der übrigen ODER-Gatter des Blocks ein Ausgangssignal der aufgrund ihrer fortlaufenden Nummer zu dem ODER-Gatter gehörigen Ausgangsleitung des ersten Decoders (1) sowie ein Ausgangssignal eines fortlaufenden benachbarten ODER-Gatters erhält, wobei die übrigen ODER-Gatter die übrigen Ausgangssignale (Y) des Blocks bereitstellen.

7. Codeumsetzer-Schaltung nach Anspruch 1, wobei das durchgeschleifte Blocksteuersignal ebenso an alle ODER-Gatter (251- 261 in Fig. 8) des Blocks angelegt wird, wobei das, ausgehend vom höchstwertigsten (253, 256, 259, 261) der ODER-Gatter des Blocks, n-te ODER-Gatter das Ausgangssignal der, ausgehend von der höchstwertigsten Ausgangsleitung des ersten Decoders (1), n-ten Ausgangsleitung empfängt, sowie die Ausgangssignale der höherwertigeren Ausgangsleitungen, inklusive der höchstwertigsten Leitung, die an den Block angelegt sind.