DE2007353B2 - Vielstelliges addierwerk - Google Patents
Vielstelliges addierwerkInfo
- Publication number
- DE2007353B2 DE2007353B2 DE19702007353 DE2007353A DE2007353B2 DE 2007353 B2 DE2007353 B2 DE 2007353B2 DE 19702007353 DE19702007353 DE 19702007353 DE 2007353 A DE2007353 A DE 2007353A DE 2007353 B2 DE2007353 B2 DE 2007353B2
- Authority
- DE
- Germany
- Prior art keywords
- group
- adder
- output
- variables
- carry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
- G06F7/506—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages
- G06F7/508—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages using carry look-ahead circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
Die Erfindung betrifft ein binäres, aus mehrstelligen Gruppenaddierwerken aufgebautes vielsteiliges Addierwerk,
bei dem der AusgangsüberUag der Gruppenaddierwerke (Gruppen-Ausgangsübertrag) durch Erfassung
aller ihrer Eingangsgrößen unmittelbar gebildet und einem Eingang der niedrigsten Stelle des
nächsthöheren Gruppenaddierwerks zugeführt wird und die internen Überträge der Gruppenaddierwerke
als durchlaufende Überträge gebildet werden.
Derartige vierteilige Addierwerke sind z. B. beschrieben
in den Proceedings of the IRE. Jan. 61, S. 67 ft., und in den IRE Transactions on Electronic
Computers, .'uni 62, S. 340 bis 346. Der in der zweitgenannten
Literaturstelle beschriebene Carry-Select-Adder besteht aus 5-Bit-Gruppenaddierwerken, wobei
jedes dieser 5-Bit-Gruppenaddierwerke doppelt vorhanden ist. Diese Duplizierung erlaubt die Summenbildung
innerhalb eines Gruppenaddierwerks mn und ohne Berücksichtigung des Gruppenausgangi.-übertrages
des vorhergehenden Gruppenaddierwerks. Die entstehenden Ergebnisse werden sodann in einer
Vergleichsschaltung miteinander verglichen, woran anschließend der Gruppenübertrag selbst gebildet
wird. Für die übertragung des Gruppenausgangsübertrages von einem Gruppenaddierwerk zum nächsthöheren
sind hierbei jeweils zwei Schaltkreisdurchlaufzeiten notwendig. Bei dem in den Proceedings of
the IRE beschriebenen 5-Bit-Gruppenaddierwerk benötigi
der Gruppenausgangsübertrag ebenfalls zwei Schaltkreisdurchlauf/.eiten, ehe er am nächsthöheren
Gruppenaddierweik wirksam wird. Beiden bekannten Anordnungen zum Aufbau eines vielstelligen Addierwerks
ist gemeinsam, daß der Aufwand an Schaltkreisen sehr groß ist und zudem verschiedene Typen
von Schaltkreisen notwendig sind.
Die der vorliegenden Erfindung zugrunde liegende Aufgabe besteht darin, ein vielsteiliges Addierwerk
anzugeben, das mit einer einzigen Art von logischen Schaltkreisen und dazu mit einer relativ geringen
Anzahl dieser logischen Schaltkreise aufgebaut, ist. Gegenüber dem zitierten Stand der Technik bringt
der erfindungsgemäße Aufbau des Addierwerks noch eine Beschleunigung der übertragsverarbeitung zwischen
den einzelnen Gruppenaddierwerken.
Die Erfindung besteht darin, daß lauter gleichartige, an sich bekannte logische Schaltkreise, von
denen jeder mehrere erste Eingänge und mehrere zweite Eingänge hat und diesen Eingängen zugeführie
Eingangsgrößen zu Ausgangsgrößen
verknüpft, verwendet sind, die in den Gruppenaddierwerken
folgende Verknüpfungen und Größen bilden:
a) eine erste Gruppe der logischen Schaltkreise verknüpft_die_Summanden A',. Y1 und deren Komplemente
Xj. Y1 zu ersten Ausgangsgrößen
Pt | = X1 + | γ, |
^ X1 ■ | Y1 | |
P, | ν | Yt |
b) eine zweite Gruppe der logischen Schallkreise bildet den durchlaufenden übertrag
dessen Komplement Z1- und zweite Ausgangsgrößen
H1, Kf aus erstens drei der ersten Ausgangsgrößen,
zweitens einem Eingangsübertrag Zj_,, der für die niedrigste Stelle eines Gruppenaddierwerks
der Ausgangsübertrag des nächstniedrigen Gruppenaddierwerks ist, sowie drittens
dem Komplement des Eingangsübertrags Z1-_,;
c) eine dritte Gruppe der logischen Schaltkreise bildet die Summe modulo 2
aus den zweiten Ausgangsgrößen^//,, K-, unter
Mitwirkung eines Taktsignals T, T;
d) eine vierte Gruppe der logischen Schaltkreise bildet direktoder nach der Bildung von Zwischengrößen
D1, E1, F1 dritte Ausgangsgrößen 17,, V1.
W1 bzw. M1, Af1 aus mehreren der ersten Ausgangsgrößen
;
e) ein weiterer logischer Schaltkreis je Gruppenaddierwerk bildet den jeweils eigenen Gruppen-Ausgangsübertrag
und dessen Komplement aus den dritten Ausgangsgrößen U1, V1. W1 bzw.
Mx. Nx und dem Komplement des Ausgangsübertrags
Z~~ des jeweils nächstniedrigen Gruppenaddierwerks.
Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet. Ausführungsbeispiele der
Erfindung werden im folgenden an Hand der Zeichnungen erläutert. Es zeigt
Fig. la einen logischen Schaltkreis, der in den
Ausfülltungsbeispielen verwendet wird,
Fig. Ib ein vereinfachtes Symbol für den logischen
Schallkreis nach Fig. la.
.-5 F i g. 2 ein beispielsweises dreistelliges Gruppenaddierwerk,
F i g. 3 ein beispielsweises neunstelliges binäres Addierwerk. wie es aus drei dreistelligen Gruppenaddierwerken
nach F i g. 2 aufgebaut ist,
F i g. 4 ein beispielsweises vierstelliges Gruppenaddierwerk,
F i g. 4 ein beispielsweises vierstelliges Gruppenaddierwerk,
F i g. 5 eine bekannte Schaltung Pur den logischen Schaltkreis nach den F i g. 1 a bzw. 1 b.
Fig. la zeigt einen logischen Schaltkreis, der die
Verknüpfung
Γ = Ax -, A2 4 ■ ·
ß, + B2 + ■ ■ ■
(B1 + B2 + ■ ■ ■)
Z, = Xr Y1 +
durchfuhrt. Ein logischer Schaltkreis, der Eingangsgroßen
A und B zu Ausgangsgrößen C = A + B und C = AB verknüpft, wobei die Eingangsgröße A
durch disjunktiv verknüpfte Größen Ax, A1 ... und
die Eingangsgröße B durch disjunktiv verknüpfte (jiößen ß,. B2 ... ersetzt werden kann, so daß sich
die obenerwähnten Verknüpfungsgleichungen ergeben, ist durch die deu'sche Auslegeschrift 1 246 027
bekannt.
Das Pluszeichen bedeutet hierbei wie auch in der folgL-inicn Beschreibung das logische ODER, das
'-n Mulliplikationszeichen bedeutet das logische UND.
Fig. Ib zeigt ein vereinfachtes Symbol für den in
Fig. 1 a dargestellten Schaltkreis, das bei der Erläuterung
der Ausführungsbeispiele verwendet wird und insbesondere die Anordnung der Eingangsan-Schlüsse
.-I1. A1, Bf, B2 und der Ausgangsanschlüsse C,
C zeigt.
F i g. 2 zeigt als Beispiel der Erfindung ein dreistelliges Gruppenaddierwerk. Es besteht aus einer
ersten Gruppe Ln, L12 (ί = 1, 2, 3) von logischen
Schaltkreisen 1 (gemäß der symbolischen Darstellung in F i g. 1 b), denen drei aufeinanderfolgende und sich
stellenmäßig entsprechende Stellen zweier Summanden, nämlich X1, X2, X3, Y1, Y2, Y3 und die entsprechenden
komplementären Werte zugeführt werden.
Vereinbarungsgemäß wird den Schaltkreisen Ln
am /JrEingang die Eingangsgröße X1 und am B1-Emgang
die Eingangsgröße y, zugeführt. Die Eingänge A1
und B1 der Schaltkreise L12 werden jeweils mit den
Eingangsgrößen X1 bzw. Y1- beaufschlagt.
Entsprechend der Verknüpfungsfunktion der logischen Schallkreise 1 werden die genannten Eingang^
größen zu ersten Ausgangsgrößen P1, P1, G,- und G1
verknüpft. Unter Zugrundelegung der Vereinbarung, daß die erste Ausgangsgröße P1- am wahren Ausgang
der Schaltkreise Ln und die weitere erste Ausgangsgröße
G, am komplementären Ausgang der Schaltkreise Lj2 ansteht, erhält man auf Grund der logischen
Verknüpfungsfunktion der Schaltkreise folgende Formein für diese ersten Ausgangsgrößen:
P1- = X1 + Yr, T1 = Y1
G1 = X, ■ Y1I-Gi = Y,
G1 = X, ■ Y1I-Gi = Y,
Y1.
25
Der ersten Gruppe L11. L1, der logischen Schaltkreise
1 ist eine zweite Gruppe L13, L14, Li5 nachgeschaltet.
Im Schaltkreis Li5 dieser zweiten Gruppe werden
aus der ersten Ausgangsgröße G1 (A1 -Eingang), einem
übertrag Z1-_, (B1-Eingang) und der ersten Ausgangsgröße
P1 (B2-Eingang) die durchlaufenden Überträge
der Gruppenaddierwerke gebildet und am wahren Ausgang C der Schaltkreise L15 zur Verfugung gestellt.
Das Komplement der durchlaufenden überträge steht am komplementären Ausgang C der Schaltkreise
L15 an.
Bezüglich der durchlaufenden Überträge in den Gruppenaddierwerken ist folgendes zu beachten:
Der stellenniedrigsten Addierstufe eines Addierwerks wird kein übertrag zugeführt, da ein solcher auch
nicht zu verarbeiten ist. In allen daran anschließenden Addierstufen jedoch ist ein übertrag zu verarbeiten,
wobei im speziellen Fall des dreistelligen Gruppenaddierwerks die durchlaufenden übertrage jeweils
von der ersten zur zweiten und von der zweiten zur dritten Stelle durchgezogen werden. Der im stellenhöchsten
Schaltkreis (z. B. L35) eines Gruppenaddierwerks
gebildete durchlaufende übertrag (Z3) braucht
hingegen nicht weitergeführt zu werden, da er im Ergebnis mit dem zu bildenden Gruppenausgangsübertrag
identisch ist, andererseits jedoch später zur Verfugung steht als dieser.
Unter Berücksichtigung der Verknüpfungsfunktion für'die zur Bildung der Überträge "heranzuziehenden
ersten Ausgangsgrößen G,- und P1 erhält man für die
durchlaufenden Überträge
Z1 = x, Y1 + X1 -Z1-, + YrZ,.,.
Außer den durchlaufenden übertragen Z1 werden
in der zweiten Gruppe L0, Lw, L;s der logischen
Schaltkreise 1 noch zweite Ausgangsgrößen H1-, Kj gebildet,
die ihrerseits nur als Hilfsgrößen zur Bildung der Summen S1 benötigt werden.
Die zweite Ausgangsgröße H-, wird am komplementären
Ausgang C der Schaltkreise Li3jnach Verknüpfung_der
Größen Z1^1 (/4rEingang), P; (^2-Eingang)
und Gi (.8,-Eingang) zur Verfügung gestellt; die zweite
Ausgangsgröße K1 am komplementären Ausgang C
der Schaltkreise L14 nach Verknüpfung der Größen
Z,_, (/!,-Eingang), G1 (Β,-Eingang) und P1. (ß,-Eingang).
Der beschriebenen zweiten Gruppe Ln, L14. Li5 der
logischen Schaltkreise 1 ist eine dritte Gruppe L,„. Ln der logischen Schaltkreise 1 nachgeschaltet, in
denen durch Verknüpfung der zweiten Ausgangsgrößen H1, Kj unter Mitwirkung eines Taktimpulses T
bzw. dessen Komplements T die Summe S1 der Eingangsgrößen
Λ",-, Y1-. und zwar modulo 2 gebildet
wird. Hierzu sind folgende Vereinbarungen getroffen:
Im Schaltkreis Li(, wird durch Verknüpfung der
zweiten Ausgangsgrößen H1 (B2-Eingang) und K1
(β,-Eingang) und unter Mitwirkung des negierten Taktimpulses T (/^-Eingang) am komplementären
Ausgang C des Schaltkreises ein Signal S, · T gebildet.
Durch den logischen Schaltkreis L17 wird in
bekannter Weise ein Element mit Speicherverhalten verwirklicht, das während eines Taktimpulses T dem
Wert der Summe S,- aus dem logischen Schaltkreis /.,,,
übernimmt und an seinem wahren Ausgang C diesen Wert S1- während der auf den Taktimpuls Γ folgenden
Taktpause zur Verfugung stellt. Der Wert S, selbst ergibt sich zu
Die bisher beschriebenen Gruppen von logischen Schaltkreisen (erste Gruppe Ln. L12; zweite Gruppe
L13, L;4, L15; dritte Gruppe L1(1, Ln) bilden einen Volladdierer,
wie er in der älteren Patentanmeldung deutsche Offenlegungsschrift 1 957 302 an sich beschrieben
ist. Dieser Volladdierer wird in vorteilhafter Weise zum Aufbau der erfindungsgemäßen Gruppenaddierwerke
verwendet.
Außer diesen drei einen Volladdierer bildenden Gruppen von logischen Schaltkreisen 1 ist zum Aufbau
eines dreistelligen Gruppenaddierwerks gemäi:
F i g. 2 eine vierte Gruppe L] solcher Schaltkreise 1 vorgesehen^ die jeweils drei der ersten Ausgangsgrößen
Ρ,, P1, G1-, G1 verknüpfen.
Die spezielle Verdrahtung bzw. Zuordnung zwischen den jeweils zu verknüpfenden ersten Ausgangsgrößen
und den Schaltkreisen L] ist in folgender Weise vorgenommen:
Eingang | Pl | Schallkreise L2 |
1-3 |
A1 | Pi | 57 | G3 |
A2 | Pi | Pl | — |
B1 | — | P3 | G2 |
B2 | — | P3 | |
Die an den Ausgängen der logischen Schaltkreise L der vierten Gruppe entstehenden Verknüpfungser
gebnisse seien dritte Ausgangsgrößen, die ihrerseit in einem weiteren logischen Schaltkreis Lz3 zusammei
mit dem Komplement des Gruppen-Ausgangsüber trags des nächstniedrigen Gruppenaddierwerks zun
Gruppen-Ausgangsübertrag des betrachteten Grup penaddierwerks verknüpft werden.
Zur Bildung dieses Grupgen-Ausgangsübertrags Z und dessen Komplements Z3 werden folgende Ver
knüpfungsergebnisse der dritten Gruppe logische
Schaltkreise L] herangezogen und mit den Eingängen des weiteren logischen Schaltkreises L'7i verbunden:
wahrer Ausgang C von L[ (Vx) auf ß,-Eingang,
negierter Ausgang C von L2 (V,) auf
A1 -Eingang,
wahrer Ausgang C von Li, (W1) auf /^-Eingang.
wahrer Ausgang C von Li, (W1) auf /^-Eingang.
Das Komplement des Gruppenausgangsübertrags des nächstniedrigen Gruppenaddierwerks wird dem
Ö2-Eingang des weiteren logischen Schaltkreises L'Zi
zugeführt, so daß unter Berücksichtigung aller Verknüpfungen der richtige Gruppenausgangsübertrag Z3
am wahren Ausgang C des weiteren logischen Schaltkreises L'7i ansteht.
An Hand dci F i g. 3, die ein aus drei der beschrieccncri
urciSiCiiigcn vjrüppcriuuuicrwcrKC HUigCuautcs
neunstelliges binäres Addierwerk zeigt, sollen im folgenden die Durchlaufzeiten für den übertrag in
einem solchen Addierwerk betrachtet werden. Der Aufbau des Addierwerks ist so, daß der Ausgangsübertrag
Z3 des slellenniedrigsten Gruppenaddierwerks den Eingangsübertrag des nächsthöheren (in
F i g. 3 des mittleren) Gruppenaddierwerks und dessen Ausgangsübertrag Z6 den Eingangsüberlrag des
wiederum nächsthöheren (in F i g. 3 des stellenhöchsten) Gruppenaddierwerks bildet.
In gleicher Weise wie sich ein neunstelliges Addierwerk aus d-ei dreistelligen Gruppenaddierwerken
aufbauen läßt, kann aus fünf solchen Gruppenaddierwerken ein fünfzehnstelliges Addierwerk, aus sechs
solchen Gruppenaddierwerken ein achtzehnstelliges Addierwerk aufgebaut werden. Ein sechzehnstelliges
Addierwerk kann aus fünf dreistelligen Gruppenaddierwerken und einem zusätzlichen der genannten
Volladdierer für die höchste Stelle aufgebaut werden.
Beniißi man die Durchlaufzeit eines logischen Schaltkreises mit dem Wert 1, so ergeben sich für die
Durchlaufzeiten des Übertrags der jeweils höchsten Stelle eines Addierwerks mit 3, 6. 9, 12, 15, 16. 18 Stellen
vom Zeitpunkt des Anliegens der Summanden an gerechnet, folgende Durchlaufzeiten:
Durchlaufzeit
Z3 3 |
z„ 4 |
Z, 5 |
Z12 6 |
Z15 7 |
Werden an Stelle der aus der ersten, zweiten und dritten Gruppe von logischen Schaltkreisen gebildeten
Volladdierer solche anderen Aufbaus verwendet, so ergeben sich hinsichtlich der angegebenen Durchlaufzeiten
keine Veränderungen, solange diese Volladdierer gleiche Durchlaufzeiten wie die hier zugrunde
gelegten haben.
Würde man die Überträge sämtlicher Stellen der einzelnen Gruppenaddierwerke in bekannter Weise
schnell bilden, so würde dadurch die Durchlaufzeit des Übertrags der höchsfen Stelle nicht verringert, es
würde jedoch die Zeit für die Bildung der Summenstellen eines Gruppenaddierwerks verkürzt; es kann
sich daher als vorteilhaft erweisen, beim stellenhöchsten Gruppenaddierwerk sämtliche Überträge schnell
zu bilden, um dadurch zu erreichen, daß die Bildung der Summenstellen des stellenhöchsten Addierwerks
schneller erfolgt, wodurch dann auch das gesamte Ergebnis der Addition schneller zur Verfugung steht.
niedrigsten Gruppenaddierwerks ist nach drei Durchlaufzeiten gebildet, da die erste Gruppe Ln. La und die
vierte Gruppe L] der logischen Schaltkreise sowie der weitere logische Schaltkreis L'7i mit jeweils einer
Durchlaufzeit wirksam werden. Zur Bildung der Gruppen-Ausgangsüberträge Z„, Z9 der jeweils nächsthöheren
Gruppenaddierwerke jnuß_jeweils der komplementäre Eingangsübertrag Z3. Z6 nur einen einzigen,
nämlich den weiteren logischen Schaltkreis L'Zb,
ίο L'/q durchlaufen. Daher bewirkt jedes Gruppenaddierwerk
eines vierteiligen Addierwerks, mit Ausnahme des stellenniedrigsten, nur eine Verzögerung des
Übertrags um eine Durchlaufzeit; dies gilt unter der Annahme, daß alle Summandenstellen gleichzeitig
am Addierwerk anliegen.
In F i g. 4 ist ein beispielsweises vierstelliges Gruppenaddierwerk
dargestellt. Der Aufbau dieses vierstelligen Gruppenaddierwerks ist unter Berücksichtigung
der Tatsache, daß vier Summanden X^ Y1
(1 - 1, 2, 3, 4) und deren Komplemente X1, Y1 zu
verknüpfen sind, analog zu dem an Hand der F i g. 2 beschriebenen dreistelligen Gruppenaddierwerk aufgebaut.
Es ist zunächst eine erste Gruppe Ln, L12 der
logischen Schaltkreise 1 vorgesehen, in denen die ersten Ausgangsgrößen P1. P1, G1-, G, gebildet werden.
In der zweiten Gruppe L13, L14, L15 der logischen
Schaltkreise 1 werden die zweiten Ausgangsgrößen H1 (in L13), Kj (in L14) und die durchlaufenden Überträge
Z1 (in L15) sowie deren Komplemente Z, in
gleicher Weise wie beim dreistelligen Gruppenaddierwerk gebildet und zur Verfügung gestellt. In einer
dritten Gruppe Llf>, L17 der logischen Schaltkreise
wird nun durch Verknüpfung der zweiten Ausgangsgrößen //,-, K1 ,unter Mitwirkung eines Taktimpulses T
bzw. dessen negierten Impulses T die Summe S, gebildet und gespeichert (in Ln).
Die vierte Gruppe der logischen Schaltkreise besteht nun beim vierstelligen Gruppenaddierwerk aus
fünf logischen Schaltkreisen L1", L2', L3, L4'. L'5\ die
aus mehreren der ersten Ausgangsgrößen dritte Ausgangsgrößen M1, N1 bildet, welche ihrerseits wieder,
gegebenenfalls unter Mitwirkung des Komplements des Gruppenausgangsübertrags Z1 _, des nächst niedrigen
Gruppenaddierwerks den eigener: Giuppen-Ausgangsübertrag Z4 und dessen Komplement Z4 bildet.
Die dritten Ausgangsgrößen des vierstelligen Gruppenaddierwerks werden hierbei durch Verknüpfung
zweier der ersten Ausgangsgrößen und mehrerer Zwischengrößen D1, E1, F1 gebildet, wobei diese jedoch
auch durch Verknüpfung mehrerer der ersten Ausgangsgrößen gebildet werden. Die spezielle Verdrahtung
bzw. Zuordnung zwischen der ersten Gruppe der Schaltkreise La, L12 und der dritten Gruppe
L1" ... L's' bzw. zwischen den Schaltkreisen der
dritten Gruppe selbst ist in folgender Weise vorgenommen:
Eingang
A1...
A1...
A2 ...
B1...
B2....
Schaltkreis
G4
G1
309510/358
■*.
Fortsetzung
Ausgang
C ....
C ....
C ....
C ....
L·
0I
ti'
M1
Die Zwischengrößen D1, E1, F, sind dabei folgendermaßen
festgelegt :_Pj liegt am wahren Ausgang des
Schaltkreises L1", E1 am negierten Ausgang des Schaltkreises
L2 und F1 am wahren Ausgang des Schaltkreises
L's' an.
Die in den Schaltkreisen L4' und Lf5' gebildeten
dritten Ausgangsgrößen M1 und N1 liegen jeweils an
den wahren Ausgängen C an.
Im weiteren logischen Schaltkreis L^4 werden nun
die dritten Ausgangsgrößen M1 (Β,-Eingang) und N1
(/!,-Eingang) mit dem Komplement des Gruppen-Ausgangsübertrags
Z,-_, (ß2-Eingang) des nächstniedringen
Gruppenaddierwerks zum eigenen Gruppen-Ausgangsübertrag Z4 verknüpft, der am wahren Ausgang
des weiteren logischen Schaltkreises LyA zur
Verfügung steht.
Das Komplement Z4 wird nun in analoger Weise
wie beim dreistelligen Gruppenaddierwerk (gemäß F i g. 2 und 3) dem weiteren logischen Schaltkreis des
nächstfolgenden Gruppenaddierwerks zugeführt.
Werden mit Hilfe des Gruppenaddierwerks nach F i g. 4 Addierwerke mit 4, 8, 12, 16 oder 20 Stellen
aufgebaut, so ergeben sich für die Überträge der jeweils höchsten Stufe folgende Durchlaufzeiten:
Durchlaufzeit .
2.2
Auch bei diesem vierstelligen Gruppenaddierwerk durchläuft der Eingangsübertrag nur einen einzigen,
nämlich den weiteren logischen Schaltkreis bis zur Bildung des Gruppen-Ausgangsübertrags.
Wie schon im Zusammenhang mit den sowohl Hem
dreistelligen als auch dem vierstelligen Gruppenaddierwerk gemeinsamen ersten, zweiten und dritten
Gruppen der logischen Schaltkreise bemerkt, kann deren Anordnung als Volladdierer an sich aufgefaßt
werden. Der Vorteil dieser Volladdierer besteht darin, daß er die zur unmittelbaren Bildung des Übertrags
erforderlichen ersten Ausgangsgrößen P1, G1 und deren
invertierte Werte liefert, und zwar bereits nach einer Durchlaufzeit. Aus den F i g. 2 und 4 geht hervor,
daß der jeweils stellenhöchste Volladdierer eines Gruppenaddierwerks keine eigenen Ausgänge für den
übertrag zu besitzen braucht. Daraus folgt, daß diese Volladdierer unter Umständen etwas einfacher aufgebaut
sein können als die anderen Volladdierer eines Gruppenaddierwerks. In dem in F i g. 2 und 4 im
Detail gezeigten Volladdierer könnte beim jeweils stellenhöchsten Volladdierer der logische Schaltkreis
L16 entfallen. In den F i g. 2 und 4 werden jeweils
einigen Eingängen der gezeigten logischen Schaltkreise keine Signale zugeführt, das bedeutet, daß an
ihnen ständig ein Signal mit dem logischen Wert O wirksam sein soll. Je nach Art des verwendeten Schaltkreissystems
muß dies entweder dadurch erreicht werden, daß diesen nicht belegten Eingängen eine
besondere Spannung zugeführt wird oder es genügt,
daß diese Eingänge ohne Anschluß gelassen werden.
Der schaltungsmäßige Aufbau der logischen Schaltkreise kann in verschiedener Weise erfolgen; vorteilhaft
ist ein Aufbau in der in der deutschen Auslege schrift 1 246 027 geschilderten Weise (vgl. hierzu
F i g. 5), wobei ein logischer Schaltkreis jeweils zwei in Stromübernahmeschaltung geschaltete Transistoren
T1, T2 enthält, deren Emitter über eine Stromeinprägeschaltung
mit dem einen Pol und deren Kollektorwiderstände mit dem anderen Pol einer Versoigungsspannungsquelle
verbunden sind, wobei in Reihe zum Steuerkreis des einen Transistors (z. B. T2) eine
Spannungsquelle liegt, die eine gegenüber dem Spannungshub der Ansteuersignale, d. h. dem Spannungshub zwischen den logischen Werten 0 und 1. kleinere
Spannung, vorzugsweise den Wert eines halben Ansteuersignalspannungshubs aufweist. Die in Reihe
zum Steuerkreis des Transistors T2 liegende Spannungsquelle
ist in F i g. 5 durch einen Widerstand R1 und eine Stromeinprägeschaltung Q2 gebildet, die
durch den Widerstand R2 einen derartigen Strom fließen läßt, daß der gewünschte Spannungsabfall in
ihm erzeugt wird. Die Eingänge der Schaltung sind mit A1. A2. B^B2 bezeichnet, die Ausgänge der Schaltung
mit C, C. Fine genauere Beschreibung der angebebenen Schaltung findet sich in der deutschen
Auslegeschrift 1 246 027.
Mehrere oder alle der zum Aufbau eines Gruppenaddierwerks erforderlichen logischen Schaltkreise können
in vorteilhafter Weise in einer einzigen integrierten Schaltung untergebracht sein. Wie man leicht einsieht,
ist es durchaus möglich, an Stelle der logischen
Schaltkreise mit jeweils vier Eingängen an den einzelnen
Stellen des Gruppenaddierwerks jeweils logische Schaltkreise vorzusehen, die genau die benötigte Anzahl
der Eingänge haben.
Hierzu 2 Blatt Zeichnungen
Claims (3)
1. Binäres, aus mehrstelligen Gruppenaddierwerken aufgebautes vierteiliges Addierwerk, be:
dem der Ausgangsübertrag der Gruppenaddierwerke (Gruppen-Ausgangsübertrag) durch Erfassung
aller ihrer Eingangsgrößen unmittelbar gebildet und einem Eingang der niedrigsten Stelle
des nächsthöheren Gruppenaddierwerks zugeführt wird und die internen Überträge der Gruppenaddierwerke
als durchlaufende Überträge gebildet werden, dadurch gekennzeichnet,
daß lauter gleichartige, an sich bekannte logische Schaltkreise (1), von denen jeder mehrere
erste Eingänge (A1, A2 ...) und mehrere zweite
Eingänge (B1, B2 ...) hat und diesen Eingängen
zugeführte Eingangsgrößen zu Ausgangsgrößen
C = A1 + A2 + ■ · ■ + B1 +B2...
C = A1 + A2 + ■ ■ ■ ■ (B1 +B2 ! ·)
verknüpft, verwendet sind, die in den Gruppenaddierwerken folgende Verknüpfungen und Größen
bilden:
a) eine erste Gruppe (L,,, Ln) der logischen
Schaltkreise verknüpft die Summanden A'(. Y; und deren Komplemente Λ",. Y1- zu ersten
Ausgangsgrößen
U1 = Λ, · Ij
35
40
45
G, = Xt + X
b) eine zweite Gruppe (L,,, L(4, Lis) der logischen
Schaltkreise bildet den durchlaufende^Übertrag
Z1. = X,- Y1 +X1-Z1., + Y1-Z1 ,.
dessen Komplement Z, und zweite Ausgangsgrößen H„ K,jius erstens drei der ersten Ausgangsgrößen
(P,, G1-, G1-). zweitens einem Eingangsübertrag
Z, _,, der für die niedrigste Stelle eines Gruppenaddierwerks der Ausgangsübertrag
des nächstniedrigen Gruppenaddierwerks ist, sowie drittens dem Komplement
des Eingangsübertrags Z,_,;
c) eine dritte Gruppe (Lif), Ln) der logischen
Schaltkreise bildet die Summe modulo 2
S. = χ.® ρζΗ
aus den zweiten Ausgangsgrößen Hh K1 unter
Mitwirkung eines Taktsignals T, T;
d) eine vierte Gruppe (L]; L]', L]'+1) der logischen
Schaltkreise bildet direkt oder nach der Bildung von Zwischengrößen D1, E1, F1 dritte
Ausgangsgrößen U1, V1, W1 bzw. M1, N1 aus
mehreren der ersten Ausgangsgrößen (P1, Ph
G}, G1);
co
e) ein weiterer logischer Schaltkreis (L^3, L'/b, L^)
je Gruppenaddierwerk bildet den jeweils eigenen Gruppen-Ausgangsüberlrag (Z2, Z6, Z9)
und dessen Komplement (Z3,_Zb, Z9) aus den
dritten Ausgangsgrößen U1, V1, W1 bzw. M1, (>5
N1 und dem Komplement des Ausgangsübertrags Zimax des jeweils nächstniedrigen Gruppenaddierwerks.
2. Addierwerk nach Anspruch 1 mit dreistellige! Gruppenaddierwerken (i = 1, 2, 3), dadurch ge
kennzeichnet, daß die Verbindung zwischen dei logischen Schaltkreisen der ersten Gruppe (Ln, Li2
und den logischen Schaltkreisen der vierten Gruppi (L]) sowie die Verbindung dieser Gruppe mit den
weiteren logischen Schaltkreis (L^3) in der
Gruppenaddierwerken in folgender Weise vor genommen ist:
ρ
Λ,
C
und wobei das Komplement des vom zweiten Gruppenaddierwerk des Addierwerks an zu berück
sichtigenden Gruppen-Ausgangsübertrags [Z11. Z,.
Z6 ...) eines Gruppenaddierwerk;* jeweils dem
weiteren logischen Schaltkreis (L'/A„ L'79) des stellennächsten
Gruppenaddierwerks unmittelbar zugeführt wird.
3. Addierwerk nach Anspruch 1 mit vierstelligen Gruppenaddierwerken (/ = 1, 2. 3, 4), dadurch
gekennzeichnet, daß die Verbindung zwischen den logischen Schaltkreisen der ersten Gruppe (L11, L12)
und den logischen Schaltkreisen der vierten Gruppe (L]', L]'+1) sowie die Verbindung dieser Gruppe mit
dem weiteren logischen Schaltkreis [L24) in den
Gruppenaddierwerken in folgender Weise vorgenommen ist:
Lm
Eingang
A1 J2 G~2 G4 D1 Y1 N1
A2 ..
_
B1 P4 P4 G3 P1 D1 M1
Β P TT
7~
Ausgang C .... C ....
und wobei das Komplement des vom zweiten Gruppenaddierwerk des Addierwerks an zu berücksichtigenden
Gruppen-Ausgangsübertrags Z0 eines Gruppenaddierwerks jeweils dem weiteren
logischen Schaltkreis des stellennächsten Gruppenaddierwerks unmittelbar zugeführt wird.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2007353A DE2007353C3 (de) | 1970-02-18 | 1970-02-18 | Vierteiliges Addierwerk |
NL7102179A NL7102179A (de) | 1970-02-18 | 1971-02-18 | |
US116585A US3700875A (en) | 1970-02-18 | 1971-02-18 | Parallel binary carry look-ahead adder system |
FR7105626A FR2078801A5 (de) | 1970-02-18 | 1971-02-18 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2007353A DE2007353C3 (de) | 1970-02-18 | 1970-02-18 | Vierteiliges Addierwerk |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2007353A1 DE2007353A1 (de) | 1971-09-16 |
DE2007353B2 true DE2007353B2 (de) | 1973-03-08 |
DE2007353C3 DE2007353C3 (de) | 1973-11-29 |
Family
ID=5762586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2007353A Expired DE2007353C3 (de) | 1970-02-18 | 1970-02-18 | Vierteiliges Addierwerk |
Country Status (4)
Country | Link |
---|---|
US (1) | US3700875A (de) |
DE (1) | DE2007353C3 (de) |
FR (1) | FR2078801A5 (de) |
NL (1) | NL7102179A (de) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1006982A (en) * | 1972-07-10 | 1977-03-15 | Tokyo Shibaura Electric Company | Full adder and subtractor circuit |
US3814925A (en) * | 1972-10-30 | 1974-06-04 | Amdahl Corp | Dual output adder and method of addition for concurrently forming the differences a{31 b and b{31 a |
US3805045A (en) * | 1972-10-30 | 1974-04-16 | Amdahl Corp | Binary carry lookahead adder using redundancy terms |
US3925651A (en) * | 1975-03-26 | 1975-12-09 | Honeywell Inf Systems | Current mode arithmetic logic array |
US3925652A (en) * | 1975-03-26 | 1975-12-09 | Honeywell Inf Systems | Current mode carry look-ahead array |
US3993891A (en) * | 1975-07-03 | 1976-11-23 | Burroughs Corporation | High speed parallel digital adder employing conditional and look-ahead approaches |
US4099248A (en) * | 1977-01-28 | 1978-07-04 | Sperry Rand Corporation | One's complement subtractive arithmetic unit utilizing two's complement arithmetic circuits |
US4084254A (en) * | 1977-04-28 | 1978-04-11 | International Business Machines Corporation | Divider using carry save adder with nonperforming lookahead |
US4163211A (en) * | 1978-04-17 | 1979-07-31 | Fujitsu Limited | Tree-type combinatorial logic circuit |
US4577282A (en) * | 1982-02-22 | 1986-03-18 | Texas Instruments Incorporated | Microcomputer system for digital signal processing |
US4545028A (en) * | 1982-10-13 | 1985-10-01 | Hewlett-Packard Company | Partial product accumulation in high performance multipliers |
US4677584A (en) * | 1983-11-30 | 1987-06-30 | Texas Instruments Incorporated | Data processing system with an arithmetic logic unit having improved carry look ahead |
JPS60134932A (ja) * | 1983-12-24 | 1985-07-18 | Toshiba Corp | プリチヤ−ジ型の桁上げ連鎖加算回路 |
US4660165A (en) * | 1984-04-03 | 1987-04-21 | Trw Inc. | Pyramid carry adder circuit |
DE3524797A1 (de) * | 1985-07-11 | 1987-01-22 | Siemens Ag | Anordnung zur bitparallelen addition von binaerzahlen |
DE3880825T2 (de) * | 1987-08-25 | 1993-11-11 | Hughes Aircraft Co | Anordnung zur schnellen addition von binärzahlen. |
US4905180A (en) * | 1988-12-16 | 1990-02-27 | Intel Corporation | MOS adder with minimum pass gates in carry line |
US5097436A (en) * | 1990-01-09 | 1992-03-17 | Digital Equipment Corporation | High performance adder using carry predictions |
US5508952A (en) * | 1993-10-19 | 1996-04-16 | Kantabutra; Vitit | Carry-lookahead/carry-select binary adder |
US5619442A (en) * | 1995-04-07 | 1997-04-08 | National Semiconductor Corporation | Alternating polarity carry look ahead adder circuit |
US6076098A (en) * | 1996-10-18 | 2000-06-13 | Samsung Electronics Co., Ltd. | Adder for generating sum and sum plus one in parallel |
US6134576A (en) * | 1998-04-30 | 2000-10-17 | Mentor Graphics Corporation | Parallel adder with independent odd and even sum bit generation cells |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL224679A (de) * | 1957-01-22 | |||
US2966305A (en) * | 1957-08-16 | 1960-12-27 | Ibm | Simultaneous carry adder |
US3105897A (en) * | 1959-02-10 | 1963-10-01 | Philips Corp | Binary parallel adder utilizing sequential and simultaneous carry generation |
US3202806A (en) * | 1961-07-12 | 1965-08-24 | Bell Telephone Labor Inc | Digital parallel function generator |
-
1970
- 1970-02-18 DE DE2007353A patent/DE2007353C3/de not_active Expired
-
1971
- 1971-02-18 US US116585A patent/US3700875A/en not_active Expired - Lifetime
- 1971-02-18 FR FR7105626A patent/FR2078801A5/fr not_active Expired
- 1971-02-18 NL NL7102179A patent/NL7102179A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
DE2007353C3 (de) | 1973-11-29 |
NL7102179A (de) | 1971-08-20 |
DE2007353A1 (de) | 1971-09-16 |
US3700875A (en) | 1972-10-24 |
FR2078801A5 (de) | 1971-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2007353B2 (de) | Vielstelliges addierwerk | |
DE3120669C2 (de) | A/D - und D/A - Umsetzer | |
EP0086904A1 (de) | Digitale Parallel-Rechenschaltung für positive und negative Binärzahlen | |
DE2549626A1 (de) | Analog-digital-wandler | |
DE2706807C2 (de) | Einrichtung und Verfahren zum Verarbeiten von Information in Form digitaler Signale | |
EP0383965A1 (de) | Multiplizierwerk | |
DE2433075B2 (de) | Anordnung zur frequenzsynthese | |
DE2309080A1 (de) | Binaerzaehler | |
DE1449784A1 (de) | Schieberegister | |
DE1260530B (de) | Zaehlschaltung zur Zaehlung jedes von einer Vielzahl von angelegten Eingangsimpulsen | |
DE2851111B1 (de) | Zweidimensionale Analog-Speicheranordnung | |
DE1287128B (de) | Logische Schaltung mit mehreren Stromlenkgattern | |
DE1917842A1 (de) | Anordnung zur Bildung quasizufaelliger Ziffernfolgen | |
EP0333884B1 (de) | CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen | |
DE2000275A1 (de) | Elektronischer Walzenschalter | |
DE1574660A1 (de) | Schieberegister hoher Geschwindigkeit | |
DE2133729A1 (de) | Anordnung mit einer Kaskadenschaltung einer Anzahl von Speicherelementen | |
DE1803607C3 (de) | Schaltungsanordnung zur Umsetzung einer Dualzahl in eine im BCD Kode ver schlüsselte Dezimalzahl | |
DE4230178B4 (de) | Verfahren zum automatischen Bestimmen der Reihenfolge der Signalbearbeitung in einem sequentiell arbeitenden Bausteinsystem | |
DE1158291B (de) | Logisches Element zur Ausfuehrung logischer Mehrheitsoperationen | |
DE4329678C2 (de) | Codeumsetzer-Schaltung | |
DE1957302A1 (de) | Volladdierer | |
DE1462429B2 (de) | Verknuepfungsschalter zur durchfuehrung logischer funktionen | |
DE2440147C3 (de) | Schwellwertschaltnetz für binäre Signale | |
DE1774301C3 (de) | Binäres Rechenelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |