DE1803607C3 - Schaltungsanordnung zur Umsetzung einer Dualzahl in eine im BCD Kode ver schlüsselte Dezimalzahl - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Umsetzung einer Dualzahl in eine im BCD-Kode verschlüsselte Dezimalzahl mit binären Addierern.

Die bisher zu einer solchen Umsetzung verwendeten Schaltungsanordnungen bestehen aus mindestens zwei elektronischen Zählern, die von einem Taktgeber angesteuert werden. Fin erster dieser Zähler arbeitet dabei rein binär, so daß an seinen Ausgängen der jeweilige Zählerstand in Form einer binär verschlüsselten Dual/ahl ansieht. Der zweite Zähler ist dagegen z. B. als binär zählender, jedoch in e^;nzelne Dezimalstufen aufgeteilter Zähler ausgebildet, an dessen Ausgängen der jeweilige Zählerstand als eine im BCD-Kode verschlüsselte De/imalzahl abnehmbar ist. Am Ausgang dieses Zählers wird also eine den jeweiligen Zählerstand angebende Dezimalzahl in Form jeweils für sich binär verschlüsselter Dezimalstellen angegeben.

Soll nun eine Dualzahl in eine im BCD-Kode verschlüsselte Dezimalzahl umgesetzt werden, so wird z. R der erste Zähler auf die gegebene Dualzahl voreingestellt und zusammen mit dem zweiten Zähler mit Hilfe des Taktgebers so lange weitergezählt, bis am Ausgang des ersien Z.lMers die voreingestellte Dualzahl erreicht ist. Beim Erreichen der voreingestellten Dualzahl wird z. B. über ein Koinzidenzgatter und eine geeignete Torschaltung die Zufuhr weiterer vom Taktgeber abgegebener Zäh'iimpulse an den zweiten Zähler gestoppt, so daß dieser nach Aufnahme der gleichen Anzahl von Zählimpulsen wie der erste Zähler gestoppt wird und an seinem Ausgang eine der Dualzahl entsprechende, aber im BCD-Kode verschlüsselte Dezimalzahl abnehmbar ist.

Schließlich ist eine Anordnung bekannt (vgl. IBM Technical Disclosure Bulletin, Vol. 9, Nr. 7, Dezember 1966), die mit Impulsen eine zyklische Umsetzung vornimmt. Flierzu sind erforderlich zwei Register, wovon eines die Binärzahl enthält, ein Schiebeglied, das beide Register verbindet, über Impulse von einer Schiebekontrolleinheit gesteuert wird und dabei jeweils vier Bitpositionen der Binärzahl in eine Dezimalstelle umsetzt. Da bei einer vierstelligen Binärzahl die einen echten Übertrag ergebende Dezimalzahl 16 ist, der im dezimalen Zahlensystem die Zahl 10 entspricht, wird, falls erforderlich, die Differenzzahl 6 von einem Korrekturglied mit Hilfe eines binären Addierers zu der entsprechenden Stelle addiert und dem BCD-Register zugeführt.

Diese bekannten Schaltungsanordnungen haben neben ihrem relativ großen Schaltungsaufwand für zwei getrennte Zähler bzw. zwei Register mit Schiebeglied und Schiebekontrolleinheit, die Vorwählschaltung und den zusätzlich erforderlichen Taktgeber den Nachteil einer relativ langen Umsetzungszeit, die von der Taktfrequenz des Taktgebers und der Größe der jeweils umzusetzenden Dualzahl abhängig ist und

3 I 4

lediglich durch eine Vergrößerung der Taktfrequenz Dezimalstelle gehörenden Ziffer. Her Dezimalzahlen des Taktgebers auf^ kleinere ^Verte gebracht werden getrennt binär addiert werden. Di bei dieser getrennkann. Jc Höher jedoch die Taktfrequenz des Takt- ten binären Addition auftretende!: Dekaden, werden Gebers wird, um so größer wird die Störemplindlichkeit jeweils in Form von Übertragen an die binären Addieulid auch der Schaltungsaufwand für die elektronischen 5 rer der jeweils nächsthöheren Dezimalstelle gegeben Zähler, und dort weiter addiert. Mit Hilfe von Korreklur-

1-jiie Schaltungsanordnung zur Umsetzung einer gliedern werden je nach binärer Stellenzahl der ersten

im BCD-Kode verschlüsselten Dezimalzahl in eine Addierer jeweils solche Korreklursumrnanden bei

Dualzahl ist aus IBM Technical Disclosure Bulletin, Auftreten eines Übertrages infolge bei der Addition

YoI. 2, Nr. 6, April 1960, S. 46, bekannt. Zwar führt io entstandener Dekaden hinzuaddiert, daß die ersten

die genannte Anordnung ohne einen Taktgeber eine Addierer die mit ihrer Stellenzahl angebbare höchste

statische Umsetzung durch, jedoch betrifft diese die Binärzahl gerade um ein Bit überschreiten, so daß

umgekehrte Umsetzung, d. h. einer im BCD-Kode an ihren Ausgängen nur noch die zusätzlich zu den

verschlüsselten Dezimalzahl in eine Dualzahl. Die in bei der Addition entstandenen Dekaden enthaltene

einem ersten Register eingeschr .beiic.. im BCD-Kode 15 Zahl binär angegeben wird, die dann jeweils eine

verschlüsselte Dezimalzahl gelangt über ein System echte im BCD-Kode verschlüsselte Dezimalziffer

logischer Verknüpfungen so auf eine erste Gruppe darstellt.

von VoIi- und Halbaddierern, daß die im BCD-Kode Gemäß einer bevorzugten Ausführungsform der

verschlüsselte Dezimalzahl in entsprechende Binär- Schaltungsanordnung sind die zweiten Addierer jeweils

zanlcn aufgespaltet und ein erforderlicher Übertrag 20 in verschiedene Schaltkreise unterteilt und mil den

von einem höheren Stellenwert in einer ■ achgtschalte- Ausgängen der ersten Addierer „o verbunden, daß sie

ten Ciruppe von Voll- und Halbaddierern berück- die an diesen Ausgängen auftretenden binär ver-

sichtigt wird. In der genannten Anordnung wird also schlüsselten Dekaden nach Potenzen der Zahl 2 ge-

/. B. die im BCD-Kode verschlüsselte Dezimalzahi 112 trennt erfassen und jeweils durch ein Übertrags-

/erlegt in 64 j 32 · 16. 25 signal an die ersten binären Addierer der nächsthöheren

Obwohl die Umsetzung eines BCD-Kodes in einen Dezimalstelle weitergeben.

Binär-Kode schaltungstechnisch einfacher ausführbar Auf diese Weise ist sichergestellt, daß z. B. beim

ist als die umgekehrte Umsetzung, da die binäre Auftreten der binär verschlürselten Zahl 73 infolge

Addition angewandt werden kann, zeigt die genannte der binären Addition z. B. aller Einerstellen der durch

Anordnung einen hohen Schaltungsaufwand. 30 die einzelnen Steilen der Dualzahl gegebenen Dezimal-

Aufgabe der Erfindung ist es daher, eine neue zahlen mit Hilfe eines ersten Schaltkreises des zweiten Schaltungsanordnung zur Umsetzung einer Dualzahl Addierers die Zahl 10. mit Hilfe eines zweiten Schaltin eine im BCD-Kode verschlüsselte Dezimalzahl zu kreises die Zahl 20 und mit Hilfe eines dritten Schaltschaffen, die ohne einen Taktgeber zu benötigen eine kreises die Zahl 40 festgestellt und jeweils in Form statische Umsetzungder Dualzahl in eineim BCD-Kode 35 getrennter Überträge an den ersten binären Addierer verschlüsselte Dezimalzahl bewirkt, ohne daß dafür weitergegeben werden, der alle Zehnerstellen der mit eine von der Größe der jeweils umzusetzenden Dual- der Dualzahl angegebenen Dezimalzahlen addiert, zahl abhängige, relativ lange Limsetzungszeit erforder- Gemäß einer bevorzugten Ausführungsform der Hch ist. Schaltungsanordnung sind jeweils alle drei binären

Diese Aufgabe ist gemäß der Erfindung dadurch 40 Addierer aus einzelnen Schaltkreisen aufgebaut, die gelöst, daß erste binäre Addierer unmittelbar so mit jeweils für sich einen vierstelligen binären Yoiiaddieier jeweils ein Bit der Dualzahl führenden Eingangslei- darstellen. Derartige Schaltkreise sind als relativ tungen verbunden sind, daß getrennt alle die Zahlen preiswerte integrierte Schaltungen auf dem Bauelein jeweils einem der ersten Addierer binär addiert mentemarkt erhältlich. Sie sind in einfacher Weise weiden, die zur jeweils gleichen Dezimalstelle aller 45 nach der Lehre der Erfindung miteinander zu verdurch die einzelnen Bits der Dualzahl angegebener schallen und zeichnen sich durch extrem kurze Schalt-Dezimalzahlen gehören, ferner daß mit den Aus- zeiten aus.

gangen der ersten binären Addierer jeweils zweite Die Erfindung wird an Hand in der Zeichnung darbinäre Addierer derart verbunden sind, daß sie bei gestellter Ausführungsbeispiele und schpmatischer Auftreten binär verschlüsselter Dekaden an diesen 50 Funktionsdiagramme näher erläutert. Es zeigt Ausgängen Übertragssignale an den ersten binären F i g. 1 ein Datenfiußdiagramm der angegebenen Addierer für die jeweils nächsthöhere Dezimalstelle Schaltungsanordnung,

abgeben, und daß dritte, als Korrekturglieder wirkende F i g. 2 ein diesem Datenflußdiagramm angepaßtes

binäre Addierer mit ihren Eingängen jeweils derart Zahlenbeispiel für die Umsetzung einer Dualzahl in

mit den Ausgängen der ersten und der zweiten Addie- 55 eine BCD-Zahl

rer verbunden sind, daß ihre die im BCD-Kode v?r- F i g. 3 -inen ersten binären Addierer zur Bildung

schlüsselte Dezimalzahl angebenden Ausgänge nur einer in fünf Binärstellen verschlüsselten Summe,

jeweils die zusätzlich zu den binär verschlüsselten F i g. 4 einen ersten binären Addierer zur Bildung

Dekaden auf den Ausgängen der ersten binären einer in sechs Binärstellen verschlüsselten Summe,

Addierer angegebene einstelligen Zahlen als ent- Go F i g. 5 einen aus einem zweiten und dritten Addie-

sprechende Dezimalstellen binär verschlüsselt aus- rer bestehenden Teil der Schaltungsanordnung zum

geben. Anschluß an den in F i g. 3 gezeigten Addierer und

Mit Hilfe dieser Schaltungsanordnung wird also F i g. 6 einen aus einem zweiten und dritten Addiejede einzelne Stelle der an den Eingangsleitungen an- rer bestehenden Teil der Schaltungsanordnung zum stehenden Dualzahl in eine dem Stellenwert ent- 65 Anschluß an den in F i g. 4 gezeigten Addierer, sprechende DezimaLshl zerlegt. Die eigentliche Um- Wie aus F i g. 1 zu erkennen ist, wird eine n-stellige setzung wird dann auf eine binäre Additionsaufgabe Dualzahl in /1 jeweils einer Stelle der Dualzahl entzurückgeführt, bei der zuerst alle zur jeweils gleichen sprechende Dezimalzahlen zerlegt, die der Potenzreihe

der Zahl 2 entsprechen und von 1 bis zu der durch die gleich der Stellenzahl der von diesen binären Addierern Zahl 2" angegebenen Dezimalzahl reichen. Die Einer-, als Summe angegebenen Binärzahlen ist, um so größer Zehner-, Hunderter- und beliebig höherei. Dezimal- sein, je größer die Stellenzahl der mit der Schaltungsstellen aller dieser Dezimalzahlen werden jeweils anordnung noch umzusetzenden Dualzahl ist.
getrennt nach Dezimalstellen binär addiert. Bei der 5 In F i g. 3 ist z. B. ein solcher erster binärer Addition der einzelnen Dezimalstellen auftretende Addierer A₁ dargestellt, der aus einzelnen Schalt-Dekaden werden durch Überträge an die jeweils kreisen 1, 2 und 3 aufgebaut ist. Jeder dieser Schaltnächsthöhere Dezimalstellen addierenden Addierer kreise ist ein binärer Volladdierer für jeweils vier weitergegeben, wo sie wie eine entsprechende Zahl Binärstellen, so daß jeder einzelnen Binärstelle zwei dieser nächsthöheren Dezimalstelle behandelt werden. io Eingangsleitungen und eine Ausgangsleitung zugeist die durch die Addition einzelner Dezimalstellen ordnet sind. Jeder dieser Schaltkreise besitzt außerdem entstandene binär verschlüsselte Summe bei Auf- einen Eingang zum Empfangeines Übertrags und einen treten derartiger Dekaden größer als 9, so wird zu zusätzlichen Ausgang zur Abgabe eines Übertrags, dieser Summe ein Korrektursummand hinzuaddiert, der der jeweils nächsthöheren in dem Schaltkreis nicht der jeweils so groß ist, daß die Dekaden aus der Summe 15 mehr verarbeitbaren Binärstelle zugeordnet ist. Der verschwinden und lediglich die zusätzlich zu den aus den Schaltkreisen 1, 2 und 3 aufgebaute Addierer Dekaden in der Summe enthaltenen Zahlen erscheinen, verfügt insgesamt über fünf Eingangsleitungen für die die dann jeweils eine echte, im BCD-Kode verschlüs- binär verschlüsselte »1«, sechs Eingangsleitungen für selte Dezimalziffer angeben. die binär verschlüsselte »2« und drei Eingangsleitungen

Wie in F i g. 2 im einzelnen zu erkennen ist, wird ao für die binär verschlüsselte »4«. Die Eingänge der z. B. eine aus 5 Bit bestehende, also fünfstellige Dual- niedrigsten Binärstelle des Schaltkreises 1 sind der zahl in die den jeweiligen Stellen der Dualzahl ent- binär verschlüsselten »1« zugeordnet, wobei der zusprechenden Dezimalzahlen zerlegt. Die in F i g. 2 sätzliche Eingang zum Empfang eines Übertrags des als Beispiel gewählte Dualzahl wird also in die Dezi- Schaltkreises 1 ebenfalls der binär verschlüsselten »1« malzahlen 16 und 8 zerlegt, wobei die binär verschlüs- 25 zugeordnet ist. Die zwei der nächsthöheren Binärstelle selte Dezimalzahl 8 lediglich an einen die Einerstellen zugeordneten Eingänge des Schaltkreises 1 sind der aller Dezimalzahlen addierenden ersten Addierer A_x binär verschlüsselten »2« und die zwei der danach gegeben wird. Die Dezimalzahl 16 wird dagegen als nächsthöheren Binärstelle zugeordneten Eingänge sind binär verschlüsselte 1 an einen alle Zehnerstellen der der binär verschlüsselten »4« zugeordnet. Die der Dezimalzahlen addierenden ersten Addierer A₂ und 30 höchsten Binärstelle zugeordneten Eingänge des als binär verschlüsselte 6 ebenfalls an den alle Einer- Schaltkreises 1 sind beide mit einem binäres O-Signal stellen der Dezimalzahlen addierenden ersten Addie- bedeutenden Potential verbunden, so daß an dem der rer A_x gegeben. höchsten Binärstelle zugeordneten Ausgang des Schalt-

Bei der binären Addition im die Einerstellen der kreises 1 lediglich ein bei der Addition in der dritt-Dezimalzahlen addierenden Addierer A_x ergibt sich 35 höchsten Binärstelle des Schaltkreises 1 entstehender die binär verschlüsselte Zahl 14, die die Zahl 10 als Übertrag abnehmbar ist. Der Schaltkreis 2 ist in Dekade enthält. Diese Zahl 10 gelangt über den ähnlicher Weise aufgebaut, wobei jedoch die der zweiten Addierer A₁₂ als durch die binär verschlüsselte zweitniedrigsten Binärstelle zugeordneten Eingänge 1 angegebener Übertrag auf den die Zehnerstellen der an binärem O-Signal liegen, damit die der dritthöchsten Dezimalzahlen addierenden ersten Addierer A₂. Durch 40 Binärstelle zugeordneten Eingänge des Schaltkreises 2 binäre Addition dieser beiden binär verschlüsselten ebenso wie die der niedrigsten Binärstelle zugeordneten Einsen entsteht in diesem ersten Addierer A₂ als Summe Eingänge des Schaltkreises 2 der binärverschlüsseldie binär verschlüsselte 2, die Jirekt als die Zehner- ten »2« zugeordnet werden können. Die Ausgänge der stelle der im BCD-Kode verschlüsselten Dezimalzahl Schaltkreise 1 und 2 sind auf die Eingänge des Schaltangegeben wird. Die von dem die Einerstellen der 45 kreises 3 geführt, wobei die niedrigste Binärstelle des Dezimalzahlen addierenden ersten Addierer A_x abge- Schaltkreises 3 der binärverschlüsselten »1« und die gebene Summe gelangt in den dritten Addierer A_u, höchste Binärstelle des Schaltkreises 3 der binärverder zusätzlich einen vom zweiten Addierer A₁₁ abge- schlüsselten »8« zugeordnet ist, so daß an dem den gebenen Korrektursummanden erhält. Da die von den Übertrag angebenden Ausgang des Schaltkreises 3 ersten Addierern A₁, A₂ abgegebenen Summen jeweils 50 die binär verschlüsselte »16« angegeben wird. Drei vier Binärstellen aufweisen, ist die maximal mit ihnen jeweils der binärverschlüsselten »1«, der binärveranzugebende binär verschlüsselte Zahl die 15. Bei der schlüsselten »2« und der binärverschlüsseiien »4« Zahl 16 ist nämlich das Ausgangssignal der Addierer zugeordnete Eingänge des aus den Schaltkreisen 1, 2 wieder gleich dem der Zahl 0. Da die Summe des die und 3 gebildeten Addierers sind zum Empfang von Einerstellen addierenden ersten Addierers A_x als 55 Dekadenüberträgen von einem hier nicht gezeigten Dekade die Zahl 10 enthält, die andererseits als Über- gleich oder ähnlich aufgebauten Addierer für die jetrag bereiti an den die Zehnerstellen addierenden weils nächstniedrigeren Dezimalstellen idler durch eine ersten Addierer A₂ weitergegeben wurde, wird zu umzusetzende Dualzahl angegebener Dezimalzahlen dieser Summe als Korrektursnmmand die binär ver- vorgesehen.

schlüsselte 6 hinzuaddiert, da die Zahl 6 die Differenz 60 Mit dem in F i g. 3 gezeigten Addierer sind also

zwischen der bei einer vierstelligen Binärzahl einen Dezimalstellen der durch die Dualzahl gegebenen

echten Übertrag ergebenden Dezimalzahl 16 und der Dezimalzahlen bis zu einer maximalen Summe der

im dezimalen Zahlensystem einen Übertrag ergebenden binär verschlüsselten Zahl »31* zu addieren. In

Zahl von 10 ist. F i g. 4 ist dagegen ein aus den Schaltkreisen 4, S, 6, 7

Die zur Addition aller jeweils zur gleichen Dezimal- 65 und 8 aufgebauter erster Addierer gezeigt, der bei

stelle gehörenden Ziffern erforderlichen ersten Addie- einer gleichzeitig sehr viel größeren Anzahl einzelner

rer 4_t und A_z müssen sowohl hinsichtlich der 7ahl Fingangsleitungen die Addition einzelner Dezimal-

ihrcr Eingänge als auch der Zahl ihrer Ausgänge, die stellen bis zu einer ma.iimal möglichen Summe er-

I 803 607

7 8

laubt, die der binär verschlüsselten Zahl »63« ent- gang der drei niedrigsten Binärstellen des Schaltspricht, kreises 12 verbunden, deren jeweils andere Eingänge

In F i g. 5 ist ein weiterer Teil der beschriebenen in der Reihenfolge ihrer binären Wertigkeit mit den

Schaltungsanordnung dargestellt, der aus einen zweiten Eingangsleitungen P₂, P₃, P₄ verbunden sind. Die

At-'Jierer A₁₂ bildenden Schaltkreisen 9 und 10, einen 5 Ausgänge dieser drei niedrigsten Binärstellen des

dritten Addierer A₁₃ bildenden Schaltkreisen 11 und Schaltkreises 12 sind in der Reihenfolge ihrer binären

12 und einem einen weiteren ersten Addierer A₂ Wertigkeit mit Ausgangsleitungen E₂, E₃ und £₄

bildenden Schaltkreis 13 besteht. · verbunden, die zusammen mit der Ausgangsleitung E₁

Eingangsleitungen P₁, P₂, P₃, P₄ und P₅, die den die Einerstelle der im BCD-Kode ausgegebenen

binärverschlüsselten Zahlen von »1« bis »16« zu- io Dezimalzahl angeben.

geordnet sind, entsprechen z. B. den Ausgangslei- Die freien Eingänge des Schaltkreises 13 sind in der

tungen des in F i g. 3 gezeigten ersten binären Ad- Reihenfolge ihrer binären Wertigkeit mit Eingangs-

dierers A₁. An diesen Eingangsleitungen P₁ bis P₅ steht leitungen Z₁, z₂, z₃ und z₄ verbunden, an denen die

also die binär verschlüsselte Summe aller binär ad- Zehnerstellen in Form der binär verschlüsselten

dierten Einerstellen der durch eine umzusetzende 15 Zahlen 1, 2, 4 und 8 der durch die Dualzahl ange-

Dualzahl gegebenen Dezimalzahlen an. Die Eingangs- gebenen Dezimalzahlen liegen. Die Ausgänge des

leitung P₁ ist dabei direkt als Ausgangsleitung E₁ Schaltkreises 13 sind als Ausgangsleitungen Z₁, Z₂, Z₃

herausgeführt, die die binär verschlüsselte Zahl »1« und Z₄ herausgeführt und geben binär verschlüsselt

der Einerstelle der am Ausgang der Schaltungsan- die Zehnerstelle der im BCD-Kode verschlüsselten

Ordnung verfügbaren, im BCD-Kode verschlüsselten 20 Dezimalzahl an.

Dezimalzahl angibt. Die Eingangsleitungen P₂, P₃, P₄, P₅ Selbstverständlich ist insbesondere bei der Umsind jeweils mit einem Eingang des Schaltkreises 9 in selzung von Dualzahlen mit einer größeren Stellenzahl der Reihenfolge ihrer binären Wertigkeit verbunden. auch der hier nur als Schaltkreis 13 ausgeführte erste Die beiden freien Eingänge der niedrigsten und dritt- Addierer A₂ für die Summenbildung aller Zehnerhöchsten Binärstelle des Schaltkreises 9 sind mit dem 25 stellen der Dezimalzahlen durch einen größeren binäres O-Signal darstellenden Potential verbunden. Addierer zu ersetzen, wie er etwa in den F i g. 3 und 4 Der zusätzliche Eingang zum Empfang eines Über- dargestellt ist. Einem solchen größeren Addierer A₂ trags des Schaltkreises 9 ist mit dem binäres 1-Signal sind dann auch entsprechende zweite und dritte bedeutenden Potential verbunden, so daß der Schalt- Addierer A₂₂ und A₂₃ nachzuschalten, die Überträge kreis 9 also dauernd ein der binär verschlüsselten »2« 30 für einen nachfolgenden, den Hunderterstellen zuentsprechendes Übertragssignal erhält. geordneten Addierer und Korrektursummanden er-

Die Eingangsleitungen P₃, P₄ und P₅ sind außerdem mitteln.

in der Reihenfolge ihrer binären Wertigkeit mit jeweils Die Funktionsweise des in Fig. 5 gezeigten Teils

einem Eingang der drei niedrigsten Binärstellen des der Schaltungsanordnung in Verbindung mit dem in

Schaltkreises 10 verbunden. Die beiden freien Ein- 35 F i g. 3 gezeigten ersten binären Addierer A₁, der in

gänge der beiden niedrigsten Binärstellen und ein diesem Falle zur binären Addition aller Eil erstellen

Eingang der höchsten Binärstelle des Schaltkreises 10 der durch die umzusetzende Dualzahl angegebenen

erhalten dauernd binäres 1-Signal, während die beiden De/imalzahlen dient, wird an Hand eines einfachen

dann noch freien Eingänge der beiden höchsten Zahlenbcispiels erläutert.

Binärstellen und der zusätzliche Übertragseingang des 40 Wie in F i g. 3 gezeigt, sind Eingangsleitungen J₁, il₂, Schaltkreises 10 binäres 0-Signal erhalten. Der der d₃, (Z₄. (Z₅, d_e und d₁, an denen jeweils ein Bit einer höchsten Binärstelle des Schaltkreises 10 entsprechende hier als Beispiel gewählten 7stclligen Dualzahl Megt, Ausgang ist mit den noch freien Eingängen der zweit- mit den entsprechenden Eingängen des aus den niedrigsten und höchsten Binärstellen des Schalt- Schaltkreisen 1, 2 und 3 aufgebauten ersten Adkreises 9 verbunden. Der Übertragsausgang des 45 dierers A₁ so verbunden, daß die Einerslcllen aller Schaltkreises 9 entspricht einem Dekadenübertrag der sieben jeweils einer Stelle der Dualzahl zugeordneten Zahl 10 und ist mit je einem Eingang der beiden Dezimalzahlen binär addiert werden. Bei dem hier niedrigsten Binärstellen des als Korrekturglied wirken- gewählten Beispiel liegt eine Dualzahl LOLLOLL, die den Schaltkreises 11 verbunden. Außerdem ist dieser einer Dezimalzahl von 91 entspricht, an den Eingangsübertragsausgang des Schaltkreises 9 mit dem Über- 50 leitungen d_x, d₂, d₃, d_t, iZ₅, (/_B und </₇. Die an den tragseingang des Schaltkreises 13 verbunden, der alle einzelnen Eingängen und auch Ausgängen der Schalt-Zehnerstellen der durch die umzusetzende Dualzahl kreise 1, 2 und 3 liegenden binären Signale sind in gegebenen Dezimalzahlen binär addiert. F i g. 3 eingetragen und ergeben nach den binären

Der Übertragsausgang des Schaltkreises 10, der Additionsregeln an den Ausgängen des Schaltkreises 3,

den der Zahl 20 zugeordneten Übertrag führt, ist mit 55 also an den auch in F i g. 5 zu erkennenden Lei-

jeweils einem Eingang der zweit- und drittniedrigsten tungen P₁, e_w e₃, P₄ und P₅ Ausgangssignale, die der

Binärstelle des Schaltkreises 11 verbunden. Außerdem binär verschlüsselten »21« als Summe der Einerstellen

ist dieser Übertragsausgang des Schaltkreises 10 mit aller durch ein binäres 1-Signal der Dualzahl gesetzten

einem der der binärverschlüsselten »2« zugeordneten Dezimalzahlcn entsprechen.

Eingänge 6&> Suiia'uiviciata \Z .c.bur.dcr,. ^K~ JM^c AiiwjntTcsipniile liegen auch an dem in

Die freien Eingänge der niedrigsten, drittniedrigsten F i g. 5 gezeigten Teil der Schaltungsanordnung und

und höchsten Binärstelle des Schaltkreises 11 sind gelangen über die bereits beschriebenen Verbindungs-

ebenso wie die Übertragseingänge des Schaltkreises 10 leitungen puf die Schaltkreise 9, 10. 11 und 12. Wie

und des Schaltkreises 11 dauernd mit binärem 0-Signa! zu erkennen ist, entsteht durch die im Schaltkreis 9

verbunden. 65 vorgenommene binäre Addition kein Übertragssignal,

Die den drei niedrigsten Binärstellen des Schalt- was bedeutet, dalJ kein der Zahl 10 entsprechender

kreises H zugeordneten Ausgänge sind in der Reihen- Dekadenübertrag auf «Jen alle Zehncrstellen der ge-

folge ihrer binären Wertigkeit mit jeweils einem Ein- scl/.tcn Dc/'iial/ahlcn addierenden ersten Addierer A₃

ίο

gelangt, der durch den Schaltkreis 13 realisiert ist. Eingangsleitungen e,', e₂', e₃, c₄', e_s' und e_n', an Die Eingangsleitungen dieses ersten Addierers A₂ sind denen eine binär verschlüsselte Summe von maximal mit den bereits in F i g. 3 gezeigten Eingangsleitungen »63« der mit dem ersten Addierer A₁ binär addierten i/₅, elf, und el- so verbunden, daß jeweils die Zehner- Dezimalstellen anliegt. Auch dieser Teil der Schalstellen der mit der Dualzahl gesetzten Dezimalzahlen 5 tungsanordnung verfügt über einen zweiten binären binär addie.t werden. Addierer A₁₂, der aus den Schaltkreisen 14, 15, 16

Am Übertragsausgang des Schaltkreises 10 wird und 17 aufgebaut ist. Mit den Eingängen der einen auf Grund der an den Eingangsleitungen e₃ bis e₆ Hälfte des Schaltkreises 15 und dem Schaltkreis 16 liegenden Signale ein Übertragssignal erzeugt, das sind dabei die Eingangsleitungen e₂, e₃, e,', e_s' und e_R' einen der Zahl 20 entsprechenden Dekadenübertrag io in der Reihenfolge ihrer binären Wertigkeit verbunden, aus dem ersten binären Addierer A₁ bedeutet. Dieses so daß die Hälfte des Schaltkreises 15 und der Schalt-Übertragssignal wird zusätzlich zu den im ersten kreis 16 zusammen zur Bildung eines die Zahl 10 anAddierer A₂ zu addierenden binären Signalen addiert. gebenden Dekadenübertrags aus der an den Eingangs-Dieses vom Schaltkreis 10 abgegebene Übertragssignal leitungen e,' bis <?„' anstehenden Summe iiient. Der bewirkt außerdem über die als dritter Addierer A₁₃ 15 Schaltkreis 14 und der zweite Teil des Schaltkreises 15 wirkenden Schaltkreise 11 und 12 einen Korrektur- sind in der Reihenfolge ihrer binären Wertigkeit mit summanden für die an den Eingangsleitungen e₂ bis e_t den Eingangsleitungen e₃, e₄', e_s' und e_e' verbunden, anliegenden binären Signale. Durch binäre Addition so daß am an der zweiten Hälfte des Schaltkreises 15 des Korrektursummanden und dieser Signale entsteht liegenden, der höchsten Binärstelle entsprechenden an den Ausgängen des Schaltkreises 12 das endgültige, 20 Ausgang ein die Zahl 20 innerhalb der vom ersten in diesem Beispiel die binär verschlüsselte »1« an- Addierer A₁ abgegebenen Summe angebender Degebende BCD-Signal für die Einerstelle der aus der kadenübertrag entsteht. Der Schaltkreis 17 ist schließ-Dualzahl gebildeten Dezimalzahl. Die an den die lieh in der Reihenfolge der binären Wertigkeit mit den Zehnerstellen der von der Dualzahl gesetzten Dezimal- Eingangsleitungen e_t', e_h' und e_e' verbunden, so daß zahlen führenden Eingangsleitungen z, bis z_t an- as an seinem Übertragsausgang ein der Zahl 40 entstehenden binären Signale werden in dem als erster sprechender und in der vom ersten Addierer abge-Addierer A₂ wirkenden Schaltkreis 13 zusammen mit gebenen Summe enthaltender Dekadenübertrag verdem vom Schaltkreis 10 abgegebenen Übertragssignal fügbar ist. Die Übertragsausgänge dieser für die binär addiert, so daß an den Ausgängen des Schalt- einzelnen Dekadenüberträge vorgesehenen Schaltkreises 13 ein in diesem Beispiel die binär verschlüs- 30 kreise sind gleichzeitig auf die Eingänge eines als Teil sehe »9« angebendes BCD-Signal für die Zehnerstelle des dritten Addierers A₁₃' wirkenden Schaltkreises 18 der aus der Dualzahl gebildeten Dezimalzahl abge- geführt, der mit Hilfe eines ebenfalls zum dritten Adgeben wird. dierer A₁₃ gehörenden weiteren Schaltkreises 19 den

Durch die in den F i g. 3 und 5 dargestellte Schal- an den Eingangsleitungen e₂', e₃ und e₄' anstehenden

lungsanordnung, die aus dem ersten binären Ad- 35 binären Signalen einen durch die einzelnen Übertrags-

dierer A₁, aus dem zweiten Addierer A₁₂ und aus dem signale gegebenen Korrektursummanden binär hin-

dritlen Addierer A₁₃ für die Einerstellen der Dezimal- zuaddiert, so daß an den den bereits in F i g. 5 ge-

zahlen sowie einem weiteren ersten Addierer A₂ für zeigten Ausgangsleitungen entsprechenden Ausgangs-

die Zehnerstellen der Dezimalzahlen besteht, ist also leitungen E₁, E₂, E₃ und E_t' binär verschlüsselt die

die an den Eingangsleitungen d_x, d₂, d₃, d_i% d_b, r/„ und 40 Einerstelle der von der gesamten Schaltungsanordnung

el-, eingegebene Dualzahl durch eine statische Um- im BCD-Kode abgegebenen Dezimalzahl abnehmbar

setzung. die auf einer reinen binären Addition beruht, ist.

in eine dieser Dualzahl entsprechende, im BCD-Kode Die in F i g. 6 gezeigten Übertragsleitungen U₁, U₂

verschlüsselte Dualzahl umzusetzen. Bei dieser Um- und H₃ sind in hier nicht dargestellter Weise, jedoch

setzung ist kein Taktgeber erforderlich, so daß durch 45 analog wie in F i g. 5 auf den nächsten binären ersten

die gleichzeitige parallele Verarbeitung aller an den Addierer A₂ geführt, der alle Zehnerstellen der durch

Eingangsleitungen anstehenden binären Signale eine die Dualzahl gesetzten Dezimalstellen addiert,

sehr geringe Umsetzungszeit erzielt wird, die allein Die Funktionsweise der in den F i g. 4 und 6 ge-

durch die Schaltzeiten der einzelnen Schaltkreise ge- zeigten Schaltungsanordnung ist der in den F i g. 3

geben ist. Da die in dem dargestellten Ausführungs- 50 und 5 gezeigten Schaltungsanordnung völlig analog,

beispiel verwendeten Schaltkreise integrierte Schal- nur daß bei der zuletzt beschriebenen / lenmäßig

tungen sind, treten bei dieser Schaltungsanordnung erweiterten Schaltungsanordnung die aus der Summe

nur die bei integrierten Schaltkreisen äußerst geringen der jeweils ersten Addierer gebildeten Dekadenüber-

Schaltzeiten auf. träge nach aus den Zahlen 10, 20 und 40 zusammen-

Der in F i g. 4 gezeigte binäre Addierer A₁, der 55 gesetzten Bestandteilen unterschieden werden. Ent-

dem in F i g. 3 gezeigten binären Addierer A₁, wie sprechend dieser unterschiedlichen Dekadenüberträge

bereits erwähnt, grundsätzlich gleicht, jedoch bis zu werden auch unterschiedliche Korrektursummanden

einer größeren, am Ausgang des Addierers A₁ ab- mit Hilfe des dritten Addierers A₁₃' zu den von dem

nehmbaren binär verschlüsselten Summe der an den ersten Addierer A₁ angegebenen Summensignalen

Eingangsleitungen des binären Addierers liegendtii 60 binär addiert.

uezimaistelien arbeitet, wirkt mn einen in t-1 g. ö In der nachstehenden I abelle sind die jeweils nach

gezeigten weiteren Teil der Schaltungsanordnung zu- Maßgabe des gerade ermittelten Dekadenübertrags

sammen. Dieser in F i g. 6 gezeigte weitere Teil der dem Summensignal der jeweils ersten Addierer birär

Schaltungsanordnung entspricht prinzipiell dem in hinzuzufügenden Korrektursummanden aufgeführt,

r· ι g. 5 gezeigten, nur daß dieser mit mehr Eingangs- 65 Diese Aufstellung gilt für eine aus 7 Bit zusammen-

leitungen als der bereits beschriebene Teil arbeitet. gesetzte Summe, die also auc.i auf sieben einzelnen

Der in F i g. 6 gezeigte Teil der Schaltungsanordnung Eingangsleitungen e-, e₂, e₃, e_A, e_s, e_t und e, entverfügt über die auch bereits in F i g. 4 gezeigten sprechend den F i g. 5 und 6 den jeweils aus dem

zweiten Addierer A_n und dem dritten Addierer A_Vi zusammengesetzten zweiten Teil der Schaltungsanordnung zugeführt werden. Wie zu ersehen ist, tritt der erste Dekadenübertrag bei Erreichen der Zahl 10, gebildet durch die binär verschlüsselte »2« und die binär verschlüsselte »8«, auf. Als Korrektursummand wird eine aus der binär verschlüsselten »2«, der binär verschlüsselten »4«, der binär verschlüsselten »16«, der binär verschlüsselten »32« und der binär verschlüsselten »64« gebildete Summe binär hinzuaddiert, so daß innerhalb der aus 7 Bit bestehenden Binärzahl die binär verschlüsselte »0« zusammen mit einer den

Dekadenübertrag angel icnden binär verschlüsselten »1« für die nächsthöhere Binärstelle, also als achtes Bit, entsteht. Sollte zusätzlich zu der durch die binär verschlüsselte »2« und die birär verschlüsselte »8« gegebenen Zahl 10 eine weitere binär verschlüsselte Zahl gesetzt sein, wie z. B. die binär verschlüsselte Zahl »4<< und die binär verschlüsselte Zahl »1«, so bleiben diese beiden binär verschlüsselten Zahlen bei binärer Addition mit dem gleichen bereits genannten ίο Korrektursummanden unverändert als eine echte, den Wert einer Dezimalstelle angebende binär verschlüsselte einstellige Zahl stehen.

Dekade	Übertrag	64	32	16	8	4	2	1	Summe
10					/		L	Korrektursummand
		L	L	L	0	L	L	Ergebnis
	L	0	0	0	0	0	0
30				L	L	L	L
		L	L	0	0	0	L
	L	0	0	0	0	0	0
50			L	L			L
		L	0	0	L	L	L
	L	0	0	0	0	0	0
70		L				L	L
		0	L	L	L	0	L
	L	0	Ö	0	0	Ü	0
90		L		L	L		L
		0	L	0	0	L	L
	L	0	0	0	0	0	0
110		L	L	0	L	L	L
		0	0	L	0	0	L
	L	0	0	0	0	0	0
20				L		L
		L	L	0	L	L
	L	0	0	0	0	0
60			L	L	L	L
		L	0	0	0	L
	L	0	0	0	0	0
100		L	L			L
		0	0	L	L	L
	L	0	0	0	0	0
40			L		L
		L	0	L	L
	L	0	0	0	0
120		L	L	L	L
		0	0	0	L
	L	0	0	0	0
80		L		L
		0	L	L
	L	0	0	0

Bei jedem ungeraden Vielfachen der Zahl 10, das in der in ücr Tabciic gezeigten Weise jeweils durcn die Summe einzelner binär verschlüsselter Zahlen gegeben ist, wird ein die Zahl 10 angebender Dekadenübertrag abgegeben und gleichzeitig durch Hinzufügen eines entsprechenden in der Tabelle ebenfalls angeführten Korrektursummanden als neues Summenergebnis die binär verschlüsselte 0 gesetzt.

Das Entsprechende gilt für die jeweils ungeraden Vielfachen der Zahl 20, die ebenfalls jeweils aus der Summe einzelner binär verschlüsselter Zahlen gebildet werden. Auch bei Auftreten dieser Vielfachen wird jeweils ein die Zahl 20 angebender Dek.adenubertrag gebildet und mit Hilfe eines entsprechenden Korrektur-Summanden die Summe auf die binär verschlüsselte 0 zurückgestellt. Das gleiche gilt für die ungeraden Vielfachen der Zahlen 40 und 80, wobei allgemein zu beachten ist, daß bei der jeweils nächsthöheren Gruppe

der Dekadenüberträge die jeweils letztniedrigste Binärstelle der vom ersten Addierer angegebenen Summe vernachlässigt werden kann, da sie bei der Ermittlung der jeweiligen Dekaf'enüberträge lediglich eine Redundanz darstellt. So müssen bei der Ermittlung der Dekadenüberträge für die Zahl 10 noch alle mit der binär verschlüsselten »2« beginnenden höheren Po-(enzen der Zahl 2 berücksichtigt werden, während zur

Ermittlung des Dekadenübertrags der Zahl 20 als niedrigste noch zu berücksichtigende Potenz der Zahl 2 die binär verschlüsselte »4«, beim Dekadenübertrag der Zahl 40 als niedrigste zu berücksichtigende Potenz der Zahl 2 die binär verschiüsseite »8« und bei einem Dekadenübertrag von 80 nur mehr die binär verschlüsselte »16« als niedrigste Potenz der Zahl 2 berücksichtigt werden muß.

Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Schaltungsanordnung zur Umsetzung einer Dualzahl in eine im BCD-Kode verschlüsselte Dezimalzahl, mit binären Addierern, dadurch g e k e η η ζ e i c Ii η e t, daß erste binäre Addierer (A₁, .Ίο) unmittelbar (ohne Taktgeber und Register) so mit jeweils ein Bit der Dualzahl führenden Eingangsleitungen Ul₁, (I₁, tl₃, J₁, cl_b, d_s, J-) verbunden sind, daß getrennt alle die Zahlen in jeweils einem der ersten Addierer (A₁, A.,) binär addiert werden, die zur jeweils gleichen Dezimalstelle aller durch die einzelnen Bit der Dual/ahl angegebenen Dezimalzahlen gehören, daß mit den Ausgängen (C₁, C₁, C₃, C₁, c„\ r,, z.,, z_:i, r,) der ersten binären Addierer (A₁, A.,) jeweils zweite binäre Addiere. ./I₁.,) derart verbunden sind, daß sie bei Auftreten binär verschlüsselter Dekaden an diesen Ausgängen (C₁, e.,, c₃, C₁, t·.,) Übertragungssignale an den ersten binären Addierer (A₂) für die jeweils nächsthöhere Dezimalstelle abgeben, und daß dritte, als Korrekturglieder wirkende binäre Addierer ( I₁,) mit ihren Eingängen jeweils derart mit den Ausgängen (P₁, i-_ä, r,, t·,. C₅) der ersten (A₁) as und der zweiten Addierer (A₁,) verbunden sind, daß ihre die im BCD-Kode verschlüsselte Dezimalzahl angebenden Ausgänge (E₁, E₁, E₂, £₄) nur jeweils die zusätzlich zu den binär verschlüsselten Dekaden auf den Ausgängen (C₁, e.,, e₃, e_t, <?₅) der ersten binären Addierer (.-I₁; angegebenen einstelligen Zahlen als entsprechende Dezimalstellen binär verschlüsse!) ausgeben.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zweiten Addierer M₁₂') jeweils in verschiedene Schaltkreise (14, 15, 16, 17) unterteilt und mit den Ausgängen (^₁'. e₂', e₃', e/, ej, e_e') der ersten Addierer (A₁') so verbunden ist, daß sie die an diesen Ausgängen (e,\ e», e₃, e_t , e_b', c_e) auftretenden binär verschlüsselten Dekaden nach Potenzen der Zahl 2 getrennt erfassen und jeweils durch ein Übertragssignal an die ersten binären Addierer (A.,) der nächsthöheren Dezimalstellen weitergeben.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und dritten Addierer (A₁, A₁₃) aus mehreren Schaltkreisen (1, 2, 3: 11, 12) zusammengesetzt sind, die jeweils für sich einen binären Volladdierer für vier Binärstellen darstellen.

4. Schaltungsanordnung nach den Ansprüchen 2 und 3, dadurch gekennzeichnet, daß die als binäre Volladdierer wirkenden Schaltkreise (1, 2 bis 18) pro Binärstelle jeweils zwei Eingänge und einen Ausgang aufweisen sowie mit einem zusätzlichen Eingang zum Empfang eines der niedrigsten Binärstelle zugeordneten Übertrags und einem zusätzlichen Ausgang zur Abgabe eines der nächsthöheren und von dem Schaltkreis (1, 2 bis 18) nicht mehr verarbeitbaren Binärstelle zugeordneten Übertrags versehen sind.

5. Schaltungsanordnung nach den Ansprüchen 1 und 3, dadurch gekennzeichnet, daß die dritten Addierer (A₁₃) jeweils aus zwei Teilen (18, 19) bestehen, wobei der erste Teil (18) mit den Ausgangen eines zweiten Addierers (A₁₂') verbunden ist und an seinen Ausgängen einen durch die Überträge bestimmten Korrektursummanden führt .,nd der zweite Teil (19) mit den Ausgangen (e, ,c,, O eines ersten Addierers (A₁) una aen ausgängen des ersten Teils (18) so verbunden .si, daß die an den Ausgängen beider (.-I₁' 18) hegenden binären Signale binär addiert an der. Ausgangen (£..'. E₃'. E_x') des zweiten Teils (19) abnehmbar sind.