DE1424928B1 - Schaltungsanordnung zum Addieren von durch binaere Signale dargestellten digitalen Informationen - Google Patents
Schaltungsanordnung zum Addieren von durch binaere Signale dargestellten digitalen InformationenInfo
- Publication number
- DE1424928B1 DE1424928B1 DE19631424928 DE1424928A DE1424928B1 DE 1424928 B1 DE1424928 B1 DE 1424928B1 DE 19631424928 DE19631424928 DE 19631424928 DE 1424928 A DE1424928 A DE 1424928A DE 1424928 B1 DE1424928 B1 DE 1424928B1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- stage
- gate
- true
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
- G06F7/502—Half adders; Full adders consisting of two cascaded half adders
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/386—Special constructional features
- G06F2207/3876—Alternation of true and inverted stages
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Complex Calculations (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zum Addieren von durch binäre Signale dargestellten
digitalen Informationen, von denen einige Signale wahre Werte und andere Signale inverse Werte
wiedergeben, mittels mehrerer identisch ausgebildeter binärer Addierer, zwischen denen der übertrag von
Stelle zu Stelle abwechselnd als wahrer Wert und als inverser Wert übertragen wird.
Es sind verschiedene Einrichtungen /ur Bildung der Summe zweier Binär-Zahlen bekannt, welche
die Addenden-Ziffern, die Augenden-Ziffern sowie eine einen übertrag einer niedrigeren Stufe darstellende
Ziffer' miteinander kombinieren und ein Signal bilden, welches die richtige Summe dieser
Ziffern darstellt sowie erforderlichenfalls einen an eine höherwertige Stufe weiterzugebenden übertrag
erzeugen. In denjenigen Fällen, in denen eine hohe Arbeitsgeschwindigkeit wichtiger ist als die Kostenfrage,
hat es sich als zweckmäßig erwiesen, die Schaltungen nach dem Pyramidenprin/ip aufzubauen, um
die durch die Weitergabe bzw. das Durchlaufen von übertrügen zwischen den einzelnen Stufen verursachten
Verzögerungen zu verringern.
Es sind auch Anforderungen mit identisch ausgebildeten Schaltkreisen in benachbarten je einer binären
Stelle zugeordneten Addierstufen bekannt, denen Signale sowohl der wahren wie der komplementären
zu addierenden Stellenwerte zugeführt werden und zwischen denen der übertrag abwechselnd als wahrer
Wert und als komplementärer Wert weitergegeben wird. Diese bekannten Anordnungen sind infolge
der Anwendung von mehr als zehn Verstärkerelementen je Addierstufe sehr aufwendig.
Der Erfindung liegt die Aufgabe zugrunde, den Aufwand für eine Schaltungsanordnung zum Addieren
digitaler Informationen zu verringern, welche je Addierstufe gleich ausgebildete Schaltkreise verwendet
und Überträge verhältnismäßig schnell überträgt.
Diese Aufgabe wird dadurch gelöst, daß in dem Addierer jeder Stelle
a) ein erster aus einem NOR-Glied mit nachgeschaltetem NICHT-Glied bestehender Schaltkreis
vorgesehen ist, dessen NOR-Glied und dessen NICHT-Glied je nur ein Verstärkerelement
enthalten und dessen beiden Eingängen über je ein ohne Verstärkerelement ausgebildetes
UND-Glied das wahre Signal des einen und das inverse Signal des jeweils anderen der zu addierenden
Stellenwerte zugeführt werden;
b) ein zweiter aus einem NOR-Glied mit nachgeschaltetem
NICHT-Glied bestehender Schaltkreis vorgesehen ist, dessen NOR-Glied und dessen NICHT-Glied je nur ein Verstärkerelement
enthalten und dessen einem der beiden Eingänge über ein ohne Verstärkerelement ausgebildetes
UND-Glied das von dem NICHT-Glied des ersten Schaltkreises abgegebene Teilsuinmensignal
und das wahre bzw. inverse Uberiragsignal
der vorhergehenden Addierstufe angelegt und dessen anderem Eingang über ein, (>o
kein Verstärkerglied enthaltendes UND-Glied die wahren Stellenwertsignale angelegt werden,
wenn ein inverses Übertragssignal benutzt wird und die inversen Stellenwertsignale angelegt
werden, wenn ein wahres Ubertragssignal benutzt 6^
wird und daß
c) ein dritter, aus einem nur ein Verstärkerelement enthaltendem NOR-Glied bestehender Schaltkreis
zur Bildung des wahren Summensignals der Addierstufe vorgesehen ist, dessen beiden
Eingängen über je ein, kein Verstärkerglied enthaltendes UND-Glied einerseits das wahre Ubertragsignal
der vorhergehenden Stufe und das von dem NICHT-Glied des ersten Schaltkreises abgegebene wahre Teilsummensignal, andererseits
das inverse Ubertragssignal der vorhergehenden Addierstufe und das von dem NOR-Glied
des ersten Schaltkreises abgegebene inverse Teilsummensignal angelegt werden.
Die Schaltungsanordnung nach der Erfindung erfordert je Addierstufe nur fünf Verstärkungselemente; sie läßt sich somit mit wesentlich weniger Mitteln verwirklichen als bekannte Schaltungsanordnungen. Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt. Es zeigt
Fig. 1 das Funktionsprinzip eines NOR-Gliedes, F i g. 2 den elektrischen Aufbau eines NOR-Gliedes mit zwei Eingängen,
Die Schaltungsanordnung nach der Erfindung erfordert je Addierstufe nur fünf Verstärkungselemente; sie läßt sich somit mit wesentlich weniger Mitteln verwirklichen als bekannte Schaltungsanordnungen. Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt. Es zeigt
Fig. 1 das Funktionsprinzip eines NOR-Gliedes, F i g. 2 den elektrischen Aufbau eines NOR-Gliedes mit zwei Eingängen,
F i g. 3 das Blockschaltbild von vier Stufen eines gemäß der von der vorliegenden Erfindung vermittelten
Lehre hergestellten Addierers und
F i g. 4a bis 4d die verschiedenen Funktionstabellen für den erfmdungsgemäßen Addierer.
Bevor nachstehend die Arbeitsweise des bevorzugten Ausführungsbeispiels der Erfindung beschrieben
wird, erfolgt zunächst die Beschreibung der zur Verknüpfung verwendeten Grundelemente. F i g. I
zeigt den Baustein, der in der vorliegenden Erfindung als Grundelement eiimeset/t wird. Der Block 2 stellt
ein NOR-Glied dar. Ein solches NOR-Glied kann mehrere Eingänge sowie einen einzigen Ausgang aufweisen.
Wird an eine oder mehrere der Eingangsklemmen eine »1« angekoppelt, so tritt am Ausgang
eine »0« auf. Liegen dagegen an sämtlichen Eingängen Nullen an, so erscheint am Ausgang eine »1«.
F i g. 2 zeigt den elektrischen Aufbau einer Schaltung zur Darstellung der NOR-Funktion. Da diese
Funktion auch durch andere Schaltungen realisiert werden kann, ist die in F i g. 2 gezeigte Schaltung
lediglich als Beispiel und nicht als Einschränkung gedacht. In der erfindungsgemäßen Einrichtung wird
eine »I« durch ein Potential von —3 V und eine »0« durch ein Potential von 0 V dargestellt. Tritt an
einem oder mehreren der Eingänge 4 bzw. 6 eine >>()«
auf und liegen an den anderen Eingängen keine Linsen an, so ist der Verbindiingspunkt 8 leicht
positiv infolge der Spannungsquelle I- V1 und eines
aus den Widerständen 10, 12 und 14 gebildeten Spannungsteilers. Da die Basis des Transistors 16
gegen den auf Erdpotential gehaltenen Emitter positiv ist, wird der Eniitterübergang in Sperrichtung betrieben;
der Widerstand zwischen dem Emitter und Kollektor ist also verhältnismäßig groß. Der Kollektorübergang
wird infolge der Spaniuingsquelle - V1
stets in Sperrichtung vorgespannt. Am Kollektorübergang fließt also nur dann Strom, wenn die Vorspannung
am Einitterübergang umgekehrt wird. Restströme werden für die nachstehende Beschreibung
außer Betracht gelassen. Die Ausgangsklemme 18 wird auf —3 V (I2) gehalten, wodurch von der mit
der Spannungsversorgung — K2 verbundenen Klemmdiode
20 eine »1« dargestellt wird.
Wird an eine oder mehrere der Eingangsklemmen 4 bzw. 6 eine »1« (-3V) angekoppelt, so wird die
Basis des Transistors 16 gegen den Emitter negativ. Zwischen dem Emitter und Kollektor kann daher
ein relativ hoher Strom fließen, so daß die Ausgangsspannung
nahezu auf Erdpotential bzw. 0 V ansteigt. Obwohl die in F i g. 2 gezeigte Schaltung nur zwei
Eingänge aufweist, können auch mehr Eingänge verwendet werden. Außerdem kann der Ausgang der
Schaltung aufgefächert werden, um auf diese Weise die Eingänge von mehreren weiteren ähnlich, oder
anders ausgebildeten NOR-Gliedern zu steuern. Mit anderen Worten: Wird an den Eingang zum Transistor
ein Signal von —3 V angelegt, so leitet der Transistor 16, so daß das Potential am Ausgang 18
auf etwa 0 V ansteigt und damit eine logische »0« anzeigt. Liegt dagegen am Eingang zum Transistor
eine »0« an, so bleibt der Transistor in seinem Sperrzustand; am Ausgang 18 tritt in diesem Falle ein eine
»1« darstellendes Potential von -3 V auf, das von der Spannungsklemme — V2 und der Klemmdiode 20
bereitgestellt wird. Als weiteres Grundelement wird in dem vorgeschlagenen Addierer dann noch das
in der Technik bereits bekannte UND-Glied verwendet. Da von dieser Schaltung bereits zahlreiche
Weiterbildungen bekanntgeworden sind, dürfte sich die detaillierte Beschreibung eines bestimmten UND-Gliedes
erübrigen.
F i g. 3 zeigt das Blockschaltbild von vier Stufen eines aus k Stufen bestehenden Addierers. Die einzelnen
Stufen werden von den gestrichelten Linien 22, 24, 26 bzw. 28 eingeschlossen. Da die Stufen mit
Ausnahme der Verknüpfung aufeinanderfolgender Stufen praktisch untereinander gleich sind, werden
lediglich der Aufbau und die Arbeitsweise von vier Stufen beschrieben. Der Fachmann wird nach dem
Studium der vorliegenden Beschreibung ohne weiteres in der Lage sein, die vorgeschlagene Schaltungsanordnung
um eine beliebige Anzahl von Stufen zu erhöhen. Wie bereits ausgeführt wurde, kann der
vollständige Addierer aus k Stufen bestehen, die in k/m Gruppen unterteilt sind, wobei m eine durch k
ohne Rest teilbare ganze Zahl darstellt. Zwischen den einzelnen Gruppen kann jeweils eine geeignete
Pyramidenschaltung vorgesehen werden, um zu prüfen, ob ein von einer niedrigeren Gruppe kommender
übertrag von einer höheren Gruppe aufgenommen werden kann. Da die vorliegende Erfindung sich
hauptsächlich mit der Erhöhung der Geschwindigkeit befaßt, mit der ein übertrag innerhalb einer Gruppe
weitergeleitet wird, dürfte sich eine Beschreibung der für die Zwischenüberträge vorgesehenen Schaltungsanordnung
erübrigen.
Die in dem Ausführungsbeispiel F i g. 3 darge- >°
stellten Addierstufen eines Paralleladdierers arbeiten zusammen mit den nicht dargestellten Augenden-Registern
und Addenden-Registern einer Recheneinrichtung. Von den Ausgängen der einzelnen Stufen
dieser Register führen_ Verbindungen zu den Eingangen X, X, Y und Y der entsprechenden Addierstufen.
In dem Beispiel, das einer praktisch ausgeführten Anlage entspricht, ist die Anordnung so
getroffen, daß das Signal des wahren Wertes Ä' von einem Ausgang der Registerstufe abgegriffen wird, (>«
welcher das inverse Signal führt. Ebenso wird das Signal für den inversen Wert X von einem Ausgang
der Registerstufe abgegriffen, welcher das wahre Signal führt. Enthält die betreffende Registerstufe
beispielsweise den Wert X = 0, dann erhält der Eingang X der Addierstufe das_ Signal 1 des binären
Wertes 1 und der Eingang X der Addierstufe das binäre Signal 0. Enthält die betreffende Stelle des
Registers den Wert X = I, dann erhält der Eingang X der betreffenden Addierstufe das binäre Signal 0 und
der Eingang X das binäre Signall.
In gleicher Weise sind auch die Verbindungen für die Werte Y des Addenden-Registers getroffen.
Diese Umkehrung gilt nur für die Verbindungen zwischen den nicht dargestellten Augenden-Registern
bzw. Addenden-Registern und den einzelnen Addierstufen. Die von den Addierstufen abgegebenen Signale,
z.B. das Summensignal am NOR-Glied 22/80 und die Übertragssignale am NOR-Glied 22/84 bzw. dem
UND-Glied 22/90 erscheinen in ihrer wahren Bedeutung.
Wie aus der von der gestrichelten Linie 22 umrandeten Stufe /i —1 des Addierers ersichtlich ist,
erzeugen die NOR-Glieder 22-38 und 22-40 jeweils ein Ausgangssignal für ein NOR-Glied 22-50. Das
Ausgangssignal dieses NOR-Gliedes 22-50 wird über die Leitung 52 an ein NICHT-Glied 22-54 angekoppelt.
Außerdem wird das Ausgangssignal des NOR-Gliedes 22-50 noch an den ersten Eingang
eines UND-Gliedes 22-58 über die Leitung 56 angekoppelt. Das Ausgangssignal des NICHT-Gliedes
22-54 erscheint am Verbindungspunkt 60 und gelangt von hier über die Leitung 62 an einen ersten Eingang
eines UND-Gliedes 22-64, die dem Ubertragsnetzwerk der Addierstufe η — 1 zugeordnet ist. Ein Ubertrag-Komplement,
das von einer nächstniedrigeren Stufe oder im Falle eines Endübertrags von der höchstwertigen Stufe übertragen wird, erscheint auf
der Leitung 70 sowie am Verbindungspunkt 72. Vom Verbindungspunkt 72 gelangt dieses Signal über die
Leitung 74 an den zweiten Eingang eines UND-Gliedes 22-58 und über die Leitung 76 an den zweiten
Eingang eines UND-Gliedes 22-68. Das zweite Eingangssignal für das UND-Glied 22-64 kommt gleichfalls
vom Ubertragsnetzwerk der benachbarten niedrigeren Stufe oder von der höchstwertigen Stufe der
Gruppe und wird über die Leitung 78 übertragen. Das auf der Leitung 78 auftretende Signal stellt stets
das Komplement zu dem auf der Leitung 70 erscheinenden Signal dar.
Die von den UND-Gliedern 22-58 und 22-64 erzeugten Signale werden den Eingängen des NOR-Gliedes
22-80 zugeführt. Wie noch aus der detaillierten Beschreibung der Arbeitsweise der in F i g. 3 gezeigten
Schaltungsanordnung ersichtlich wird, zeigt das am Ausgang des NOR-Gliedes 22-80 auftretende
Signal die aus den über die Leitungen 32 und 34 übertragenen Signale und dem eventuellen Ubertragssignal
gebildete direkte (nicht komplementierte) Summe an, wobei das Ubertragssignal von der höchstwertigen
Stufe Π + 2 oder von einer niedrigeren (nicht gezeigten) Stufe n — 2 kommen kann, sofern die Stufe
n — l nicht die niedrigstwertige Stufe bildet.
Das UND-Glied 22-82, welches dem Übertragsnetzwerk der niedrigstwertigen gezeigten Stufe zugeordnet
ist, erhält die direkten Eingangssignale Xn _t
und Yn_l von den entsprechenden Ausgängen der
(nicht gezeigten) Augenden- und Addendenregister. Die Ausgänge der UND-Glieder 22-82 und 22-68
sind mit dem Eingang eines NOR-Gliedes 22-84 verbunden. Das Ausgangssignal dieses NOR-Gliedes erscheint
am Verbindungspunkt 86 und gelangt von dort über die Leitung 88 an ein NICHT-Glied 22-90.
Das am Verbindungspunkt 86 auftretende Signal wird außerdem an die Leitung 92 angekoppelt und
überträgt den übertrag bzw. dessen Komplement an
die nächsthöhere Stufe, die von der gestrichelten Linie 24 umrandet ist. Das Komplement zu dem
auf der Leitung 92 erscheinenden Signal wird am Ausgang des NICHT-Gliedes 22-90 gebildet und an das
UND-Glied 24-64 der nächsthöheren Addierstufe angelegt, wobei die Ankopplung in der gleichen Weise
erfolgt wie die Ankopplung des Ubertragssignals an das UND-Glied 22-46 der Stufe /i-l.
Die in der Addierstufe 24, d. h. in der von der Linie 24 eingeschlossenen Stufe enthaltenen Schal- m
tungen sind den oben beschriebenen Schaltungen gleich. Der einzige Unterschied zwischen Ixn'den
Stufen besteht in der Art, wie der Ausgang des dem NOR-Glied 22-50entsprechenden NOR-Gliedes 24-50
mit dem ihm zugeordneten UND-Glied verbunden ist, und wie die Ausgangssignale des Augenden- und
des Addendenregisters an das UND-Glied 24-82 angekoppelt werden, das dem UND-Glied 22-82 der vorhergehenden
Stufe entspricht. Genauer ausgedrückt ist in der Stufe 24 derAusgang des NOR-Gliedes 24-50
über die Leitung 94 mit dem ersten Eingang des UND-Gliedes 24-64 verbunden. Dieses UND-Glied
24-64 entspricht dem UND-Glied 22-64 der Stufe
n-1. In der Stufe n-1 erhält das UND-Glied 22-64 das Komplement bzw. das negierte Ausgangssignal 2s
des NOR-Gliedes 22-50 über die Leitung 22-56, während in der η-ten Stufe das UND-Glied 24-64 das
direkte (nicht komplementierte) Signal des NOR-Gliedes 24-50 erhält. In ähnlicher Weise wird an das
UND-Glied 22-58 der Stufe n-1 das direkte Ausgangssignal des NOR-Gliedes 22-50 über die Leitung
56 angelegt, während an das UND-Glied 24-58 der Stufe η das negierte Signal des NOR-Gliedes 24-50 über
das NICHT-Glied 24-54 auf der Leitung 96 übertragen wird. In der Stufe n-1 erhält das UND-Glied 22-82
die direkten Ausgangssignale der Kippschaltungen der Stufe η — 1 des Addenden- und des Augendenregisters,
während in der Stufe η das UND-Glied 24-82 die negierten Ausgangssignale der Stufen // dieser
Register erhält. Die Verknüpfungen in dci von der gestrichelten Linie 26 umrandeten Addierstufe /Hl
sind denen der Addierstufe 11-1 gleich. Fbenso sind die Verknüpfungen in der Stufe /H 2 denen der Stufe η
gleich. Die geraden Stufen, d. h. die Stufen, bei denen η
eine ungerade ganze Zahl ist. erhalten bei der Bildung des Übertrags für die nächsthöhere Stufe die direkten
Ausgangssignalc der entsprechenden Stufen des Addenden-
und des Augcndenregisters, während die ungeraden Stufen, bei denen η eine gerade ganze
Zahl ist, bei der Bildung des Übertrages für die nächsthöhere Stufe das Komplcmcntsignal der entsprechenden
Stufen des Addenden- und des Augcndenregisters erhalten.
Nach der Beschreibung des Schaltungsaufbaus wird nunmehr die Arbeitsweise der vorgeschlagenen Addierschaltung
beschrieben.
Arbeitsweise
Die Arbeitsweise der in F i g. 3 dargestellten Addierschaltung kann am besten verstanden werden. <*
wenn man jede Stufe als aus drei Hauptteilen bestehend betrachtet. Wie nachstehend noch im einzelnen
beschrieben wird, werden in dem ersten Teil einer jeden Stufe die anliegenden Eingangssignale so
miteinander kombiniert, daß am Ausgang die logische f>5
Summe der Eingangssignale, d. h. die Summe, in der Überträge aus einer niedrigeren Stufe noch nicht
berücksichtigt sind, auftritt. Dieses die logische Summe darstellende Signal erscheint am Ausgang der NICHT-Glieder
22-54, 24-54 usf. Im zweiten Teil einer jeden Stufe werden die Iiingangssignale sowie eventuell von
einer benachbarten niedrigeren Stufe weitergegebene Überträge geprüft, und es wird ein Ubertragssignal
gebildet, das an die nächsthöhere Stufe weitergeleitet wird, sofern die entsprechenden Bedingungen hierfür
vorliegen. Die Schaltungsanordnung, in der dieses Ubertragssignal erzeugt wird, besteht aus den beiden
UND-Gliedern 22-68 und 22-82, dem NOR-Glied 22-84 und dem NICHT-Glied 22-90. Im dritten Teil
einer jeden Stufe wird dann das in der betreffenden Stufe gebildete Summensignal mit den von einer
niedrigeren Stufe übertragenen Ubertragssignalen kombiniert, um ein Signal zu erzeugen, welches der
richtigen Summe der Hingangssignale entspricht. Dieses richtige Summensignal erscheint bei der in
F i g. 3 dargestellten Addierschaltung am Ausgang des NOR-Gliedes 22-80, 24-80 usw.
Wie aus der Stufe n-1 im einzelnen zu ersehen ist, kann das am Ausgang des UND-Gliedes 22-38 auftretcjide
Signal nach der Booleschen Aussagelogik als A',,., y„_, dargestellt werden. In ähnlicher Weise
kann das am Ausgang des UND-Gliedes 22-40 auftretende Signal durch den Ausdruck Xn^1 T„_, dargestellt
werden. Da diese Signale dem NOR-Glied 22-50 zugeleitet werden, läßt sich das auf den Leitungen
52 und 56 auftretende Signal gemäß der Booleschen Aussagelogik wie folgt darstellen:
Dieser Ausdruck stellt das Komplement zur logischen Summe dar und wird nachstehend durch das
Symbol 1?' augedeutet. Durch Ankopplung dieses Signals an das NICHT-Glied 22-54 erscheint am Verbindungspunkt
60 das Komplement /u diesem Signal, d. h. die echte logische Summe S'.
Aus der Funklioiislabelle in I·' i y.. 4a ist ersichtlich,
was für ein Ausgangssignal vom NICHT-Glied 22-54 unter dem Minfluß von vier möglichen Mingangssignalkombinationcn
erzeugt wird. Diese Funktionstabcllc stimmt mit der für ein Mxklusiv-ODMR-Tor vorgesehenen
Funktionslabelle übeiein. Die aus den UND-Gliedern 22-38 und 22-40, dem NOR-Glied 22-50 und
dem NICHT-Glied 22-54 bestehende Schaltungsanordnung kann also als ein Fxklusiv-ODFR-Glied
angesehen werden.
Aus der Funktionstabelle in F"ig. 4b sind die verschiedenen
Eingangssignalkombinationen ersichtlich, die zur Erzeugung eines Übertragssignals führen. Wie
diese Tabelle zeigt, wird nur dann ein Ubertragssignal erzeugt, wenn die Eingangssignale beide »1« sind.
Ob ein übertrag an eine benachbarte höhere Stufe weitergeleitet wird, hängt außerdem davon ab, ob
ein von einer niedrigeren Stufe weitergegebener übertrag in der betreffenden Stufe aufgenommen werden
kann. Wie die Funktionstabelle in Fig. 4c zeigt, ergeben sich zwei Möglichkeiten, bei der ein an eine
bestimmte Stufe von einer nächstniedrigeren Stufe weitergegebener übertrag an die nächsthöhere Stufe
weitergegeben werden muß. Diese Möglichkeiten liegen dann vor, wenn die vom Addenden- und
Augendenregister kommenden Signale ungleich sind. Ein Vergleich der Funklionstabellen in F i g. 4 a
und 4c zeigt, daß die Summen in beiden Tabellen gleich sind.
Das UND-Glied 22-82 hat die Aufgabe, die Eingangssignalo
-V11 , Yn , /u prüfen und festzustellen.
ob ein übertrag erzeugt und an die Stufe η übertragen
werden muß. Befinden sich die Stufe Xn ι
des Augendenregisters und 1^1 _j des Addendenregisters
infolge der willkürlichen Definition des Zustandes einer Kippschaltung beide im Zustand »1«, so erzeugt
das UND-Glied 22-82 eine »0«. Tritt außerdem auch am Ausgang des UND-Gliedes 22-68 eine »0« auf,
so stellt das am Verbindungspunkt 86 auftretende Signal des NOR-Gliedes 22-84 eine »1« dar und zeigt
damit an, daß ein Ubertragssignal zur Weiterleitung an die Addierstufe « erzeugt wird. Unter den angenommenen
Bedingungen, d. h., wenn sich in der Stufe /! — 1 des Augenden- und des Addendenregisters
jeweils eine »1« befindet, tritt am Ausgang des zuvor erwähnten Exklusiv-ODER-Gliedes eine »0« auf, wodurch
sichergestellt wird, daß das Ausgangssignal des UND-Gliedes 22r68 gleichfalls eine »0« ist. Liegt
dagegen am Eingang des UND-Gliedes 22-82 eine andere der in der Funktionstabelle in Fig. 4b angegebenen
Signalkombinationen an, so wird in der Stufe « — 1 kein Ubertragssignal erzeugt. Das bedeutet
jedoch nicht, daß auf der Leitung 92 kein Ubertragssignal erscheint und an die Stufe η übertragen
wird, da ja die Möglichkeit besteht, daß ein von einer niedrigeren Stufe weitergegebener übertrag
in der Stufe π — 1 nicht aufgenommen werden kann, also weitergeleitet werden muß. Die Funktionstabelle in F i g. 4c zeigt die Bedingungen, unter denen
die Ubcrtragsschaltung der Stufe « —1 angestoßen
wird, um die Weiterleitung eines Übertrages der (nicht gezeigten) Stufe /i —2 an die Stufe/! zu ermöglichen.
Wie bereits ausgeführt wurde, stimmt das Ubertragssleuei
signal mit dem Summensignal S' überein. Wie F i g. 3 zeigt, wird das die Summe darstellende
Signal des NICHT-Gliedes 22-54 über die Leitung 66 an den ersten Eingang des UND-Gliedes 22-68 angelegt
und dient damit als Ubertragssteuersignal. Wird kein übertrag in der Stufe «— 2 erzeugt bzw.
durchläuft kein übertrag diese Stufe, so entspricht das auf der Leitung 70 erscheinende Signal einer »1«.
Das Ausgangssignal des UND-Gliedes 22-68 ist daher gleichfalls eine »1«, so daß am Ausgang des NOR-Gliedes
22-84 eine »0« auftritt, die anzeigt, daß an die Stufe « kein übertrag weiterzugeben ist. Wäre
von der Stufe n—2 ein übertrag weitergegeben worden,
so hätte das UND-Glied 22-68 an ihrem Ausgang eine »0« erzeugt, so daß das am Verbindungspunkt 86 auftretende Signal des NOR-Gliedes 22-84
eine »1« gewesen wäre und damit einen an die Stufe /i weiterzugebenden übertrag angezeigt hätte.
In dem UND-Glied 22-64 wird ein eventuell von der Stufe«— 2 weitergegebener übertrag mit dem
Summensignal S„_, der Stufe n — l kombiniert, so daß
am Ausgang dieses UND-Gliedes ein Signal entsteht, welches durch den Ausdruck Sn _j C„_2 dargestellt
werden kann. In ähnlicher Weise wird von dem UND-Glied 22-58 das Komplement zum Übertragssignal der Stufe «—2 mit dem Komplement zum
Summensignal der Stufe« —1 verknüpft,_um ein Signal zu bilden, das durch den Ausdruck S,',_, Un _2
wiedergegeben werden kann. Das am Ausgang des NOR-Gliedes 22-80 auftretende Signal kann also
wie folgt dargestellt werden:
Mit Hilfe der Booleschen Algebra kann nachgewiesen werden, daß dieser-Ausdruck identisch ist
mit dem Ausdruck, der aus der Ankopplung dieser Signale an ein Exklusiv-ODER-Glied resultiert.
Die in F i g. 3 gezeigte Addierstufe «, die von der gestrichelten Linie 24 umgeben ist, ist, der soeben
beschriebenen Stufe « — 1 ziemlich ähnlich. Allerdings unterscheidet sich die Stufe η in zwei Punkten von
der Stufe n — 1. Zunächst wird hier im Gegensatz zur Stufe /i -1 nicht das Summensignal S' mit dem Ubertragssignal
C in dem UND-Glied 24-64 verknüpft, ίο sondern es_wird das Komplement zum Summensignal,
nämlich Sn, mit dem Komplement zum Ubertragssignal
C„_! kombiniert. Genauer ausgedrückt, das
Ausgangssignal des NOR-Gliedes 24-50 wird über die Leitung 94 an den ersten Eingang zum UND-Glied
24-64 angelegt, während das Ausgangssignal des NICHT-Gliedes 22-90 an den zweiten Eingang
zum selben UND-Glied angekoppelt wird. Da das am Verbindungspunkt 86 auftretende Signal als das
Ubertragssignal C„_, ermittelt wurde, bildet das am
Ausgang des NICHT-Gliedes 22-90 entstehende Signal das Komplement zum Ubertragssignal, also Cn^1. In
der Stufe « wird das am Ausgang des NICHT-Gliedes 24-54 auftretende Summensignal Sn über die Leitung
96 an den ersten Eingang des UND-Gliedes 24-58 angelegt, wo es mit dem Ubertragssignal der Stufe
« — 1 kombiniert wird. In der Stufe« —1 wurde diese Verknüpfung bekanntlich von dem UND-Glied 22-64
ausgeführt.
Der zweite Unterschied zwischen der Stufe η und
der Stufe« —1 besteht in den Signalen, die an das
UND-Glied 24-82 des Übertragsnetzwerkes der Stufe « angelegt werden. Während in der Stufe«— 1 das
UND-Glied 22-82 die direkten (nicht komplementierten) Signale der Stufen «-1 des Augenden- und
des Addendenregisters erhält, werden an das UND-Glied 24-82 der Stufe « die Komplementsignale der
Stufen /; des Augenden- und des Addendenregisters angekoppelt, d. h. die Signale Xn und Yn. Außerdem
erhält das UND-Glied 22-68 der Stufe /1 -1 das Nichtubertragssignal
C„_2, während das UND-Glied 24-68 das Ubertragssignal Cn^1 erhält. Das am Ausgang
des NOR-Gliedes 24-84 auftretende Signal kann also gemäß der Booleschen Aussagelogik wie folgt ausgedrückt
werden: ^ S' + X Ύ
Dagegen wird das am Ausgang des NOR-Gliedes 22-84 auftretende Signal durch den Ausdruck
r„_2 s„_, + *„_, y„_,
dargestellt. Behandelt man diese Ausdrücke nach den Regeln Boolescher Algebra bzw. stellt man für die
verschiedenen möglichen Kombinationen von X,. Y und C eine Funktionstabelle auf, so ergibt sich, daß
der Ausdruck für das am Ausgang des NOR-Gliedes 24-84 auftretende Signal das Komplement zu dem
Ausdruck für das am Ausgang des NOR-Gliedes 22-84 auftretende Signal darstellt.
Das Übertragsnetzwerk der Stufe «+1 stimmt mit dem der Stufe « —1 überein, außer, daß die Eingangssignale
des UND-Gliedes 26-82 von den Stufen « + 1 des Augenden- und des Addendenregisters
kommen. Dagegen stimmt das Ubertragsnetzwerk der Stufe/1+2 wieder mit dem der Stufen überein,
wobei das UND-Glied 28-82 Komplementsignale von
den Stufen« +2 des Augenden- und des Addendenregisters
erhält. Das Ausgangssignal des NOR-Gliedes 28-84 kann an die Leitung 70 der Addierstufe η — 1
angekoppelt werden, um die übertragung eines End-
909 542/104
Übertrages zu ermöglichen. In ähnlicher Weise kann das am Ausgang des NICHT-Gliedes 28-90 auftretende
Signal an die Leitung 78 der Stufe n — l angekoppelt werden, um auch hier die übertragung eines Endübertrages
zu ermöglichen. Werden in einer Gruppe mehr als vier Stufen eingesetzt, so wird natürlich das
Signal des Übertragsnetzwerkes der letzten Stufe der Gruppe zur ersten Stufe rückgeführt.
Ein besonderes Kennzeichen des vorgeschlagenen Addiernetzwerkes ist, daß an eine nächsthöhere Stufe
entweder das Komplement zum übertrag oder der übertrag selbst angekoppelt wird. Um das Signal
der richtigen Polarität, d. h. ein einen übertrag anzeigendes Signal, zu erhalten, so daß der übertrag
in der nächsthöheren Stufe in ähnlicher Weise kombiniert werden kann, um festzustellen, ob der übertrag
nochmals weitergegeben werden muß, benötigen die bisher bekanntgewordenen Addierer einen zusätzlichen
Verstärker bzw. NICHT-Glied, um das Signal zwecks Bildung der richtigen Polarität erneut zu
invertieren. Betrachtet man die durch jeden erforderlichen Verstärker verursachte Signalverzögerung als
eine Einheit, entspricht die an jeder Stufe auftretende Verzögerung bei den bekannten Addierern zwei Einheiten;
um die bis zur. Bildung der Endsumme entstandene Gesamt Verzögerungszeit zu ermitteln, müssen
diese beiden Einheiten dann noch mit der Anzahl der im Addierer vorgesehenen Stufen multipliziert werden.
Dagegen ergibt sich bei der besonderen Ausbildung des vorgeschlagenen Addierers nur eine einzige Verzögerungseinheit
je Stufe, so daß die Gesamtverzögerung gegenüber den bekannten Addierern nur halb
so groß ist. Wie bereits ausgeführt wurde, wird dies dadurch erreicht, daß in jeder zweiten Stufe das
Komplement des mit den entsprechenden Signalen kombinierten Übertrages verwendet wird. Mit anderen
Worten: In der vorgeschlagenen Schaltungsanordnung wird keine Negationsstufe benötigt, um sicherzustellen,
daß das Ubertragsnetzwerk stets ein Ubertragssignal der gleichen Polarität erhält.
Zur näheren Beschreibung der Arbeitsweise des in F i g. 3 dargestellten Addierers sei angenommen,
daß die Binärzahlen 1010 (Dezimalzahl 10) und 0011 (Dezimalzahj 3) zusammenaddiert werden sollen. Vor
Durchführung der Addition muß zunächst die Zahl 1010 in das Augendenregister »X« und die Zahl (X)11
in das Addendenregister »Y"« eingegeben werden. Zum Zweck der Beschreibung darf angenommen werden,
daß diese Operation bereits durchgeführt worden ist. In der niedrigstwertigen Stufe dieser beiden
Register befindet sich somit die Ziffer 0 bzw. 1. In ähnlicher Weise sind in der nächsthöheren Stufe
dieser beiden Register die Ziffern 1 bzw. 1 enthalten, in den Stufen n + 1 die Ziffern 0 bzw. 0 und in den
Stufen η+ 2 die Ziffern 1 bzw. 0. Unter den angenommenen
Bedingungen tritt auf den Eingangsleitungen 30,32 der Stufe n— 1 jeweils eine »0« auf, während auf
den Leitungen 34 und 36 jeweils eine »1« erscheint. Auf den Leitungen 42,44,46 und 48 der Addierstufe η
treten die Signale »1«, »0«, »0« bzw. »1« auf. An dem UND-Glied 26-38 der Stufe n + 1 liegen die Signale
»0« und »1« an, während an dem UND-Glied 26-40 die Signale »1« und »0« auftreten. An dem UND-Glied
2S-38 der Stufe η+ 2 liegen schließlich die
Signale »1«, »1« und an dem UND-Glied 28-40 die Signale »0«, »0« an. Da an den Eingängen des UND-Gliedes
22-40 der Stufe n-1 »1 «-Signale auftreten, erscheint somit am Ausgang dieser Schaltung eine »1«,
so daß das NOR-Glied 22-50 auf der Leitung 52 eine »0« erzeugt. Da für die UND-Glieder 38 und 40 der
Stufe 24 die logischen Bedingungen nicht erfüllt sind, liegen an beiden Eingängen zum NOR-Glied 24-50
»O«-Signale an, so daß am Ausgang dieser Schaltung eine »1« auftritt. Dasselbe trifft auch für die Stufe 26
zu, d. h., auch hier erscheint am Ausgang des NOR-Gliedes 26-50 eine »1«. In der Stufe 28 liegen dagegen
an beiden Eingängen zum UND-Glied 28-38 »1«- Signale an, so daß das NOR-Glied 28-50 eine »0«
erzeugt. Von rechts nach links gelesen, erscheint also folgende Signalkombination an den Ausgängen der
NOR-Glieder 50: 0110. Am Ausgang der NICHT-Glieder 22-54, 24-54 usw. erscheint somit als endgültige
Signalkombination, von rechts nach links gelesen, die Kombination 1001. Diese Signalkombination
entspricht somit der logischen Summe der beiden Zahlen, die im Augenden- bzw. Addendenregister
eingespeichert sein sollen.
Zur Ermittlung der richtigen Summe müssen die sich bei der Addition ergebenden Überträge ermittelt
und mit der bereits gebildeten logischen Summe kombiniert werden. Diese Aufgabe wird von dem
Ubertragsnetzwerk einer jeden Stufe übernommen. So werden dem UND-Glied 22-82 der Stufe n-1 die
Eingangssignale Xn ^1 und Yn^1 zugeführt, die eine
»1« bzw. »0« darstellen. Am Ausgang dieses UND-Gliedes tritt daher eine »0« auf. Am ersten Eingang
des UND-Gliedes 22-68 liegt das Übertragssteuersignal an, welches identisch ist mit dem am Verbindungspunkt
60 auftretenden logischen Summensignal. Dieses Signal wird dem UND-Glied 22-68 über die
Leitung 66 zugeleitet. Zur Bestimmung des Ausgangssignals des UND-Gliedes 22-68 muß die Aussage des
über die Leitungen 70 und 76 übertragenen Eingangssignals bekannt sein. Wie bereits zuvor ausgeführt
wurde, stellt das auf der Leitung 70 auftretende Signal ein von der höchstwertigen Stufe der Gruppe kommendes
Ubertragkomplement dar. Im vorliegenden Beispiel soll angenommen werden, daß dieses Signal
einer »1« entspricht. Die später vorzunehmende Untersuchung des Ubertragsnetzwerkes der Stufe η +1
wird diese Annahme bestätigen. Da das auf der Leitung 70 auftretende Signal die Bedingung »Nichtübertrag«
darstellt und eine »1« ist, bedeutet dies in Wirklichkeit, daß von der Stufe ii + 2 kein übertrag
erzeugt wird. Auf jeden Fall liegen also an beiden Eingängen zum UND-Glied 22-68 »1 «-Signale an,
so daß am Ausgang eine »1« auftritt, die an das NOR-Glied 22-84 angelegt wird. Am Verbindungspunkt 86 erscheint daher als Ausgangssignal des
NOR-Gliedes 22-84 eine »0«. Dieses Signal stellt den tatsächlichen Ubertragszustand dar und zeigt an,
daß in der Stufe η — 1 kein übertrag gebildet wird
und daß außerdem auch kein von der Stufe η + 2 kommender Endübertrag diese Stufe n — \ durchläuft.
Da das UND-Glied 24-82 der Stufe η Komplementsignale von Augenden- und Addendenregister erhält,
liegen somit an seinen beiden Eingängen »1 «-Signale an, so daß am Ausgang eine »1« erscheint, die an
das NOR-Glied 24-84 angekoppelt wird. Das Ausgangssignal dieses NOR-Gliedes, welches ein »Nichtübertrags«-Signal
darstellt, ist somit eine »0«, die in Wirklichkeit anzeigt, daß ein übertrag erzeugt worden
ist und andie Stufe n + 1 weitergegeben werden muß.
An dem UND-Glied 26-82 der Stufe n + 1 liegen
an beiden Eingängen »1«-Signale an. Das NOR-Glied 26-84 erhält daher eine »1«, so daß an seinem Aus-
gang eine »0« erscheint. Diese auf der Übertragsleitung auftretende »0« deutet an, daß in der Stufe
n + 1 kein übertrag gebildet worden ist und daß der in der Stufe η erzeugte übertrag in der Stufe η +1
aufgenommen worden ist.
Auf den Eingangsleitungen Xn+1 und Yn+2 des
UND-Gliedes 28-82 der Stufe ;i + 2 tritt eine »1« bzw.
eine »0« auf. Am Ausgang dieses UND-Gliedes erscheint daher eine »0«. Vom NICHT-Glied 28-54 erhält
das UND-Glied 28-68 eine »1«. Da jedoch das to an dieses UND-Glied angelegte Ubertragssignal eine
»0« ist, erzeugt auch dieses UN D-Signal eine »0«. Da an beiden Eingängen zum NOR-Glied 28-84 somit
»O«-Signale anliegen, erzeugt diese Schaltung eine »1«.
Bekanntlich entsprach dies der Bedingung, die bei der Beschreibung des an das UND-Glied 22-68 angelegten
»Nichtübertragssignals« angenommen worden war.
Zusammengefaßt läßt sich also feststellen, daß die am Ausgang des NOR-Gliedes 84 auftretende Signalkombination
»Ubertrag-Nichtübertrag« von rechts nach links gelesen wie folgt aussieht: (X)Ol. Diese
Kombination wird an die NICHT-Glieder 22-90, 24-90, 26-90 und 28-90 angekoppelt, so daß am Ausgang
dieser NICHT-Glieder — wiederum von rechts nach links gelesen - die Kombination 1110 erscheint.
Zur Bildung der richtigen Summe der Eingangsziffern muß die Übertrag-Nichtiibertrags-Kombination
mit der die logische Summe darstellenden Signalkombination vereinigt werden. Diese Aufgabe
wird von den UND-Gliedern 58 und 64 sowie dem NOR-Glied 80 einer jeden Stufe übernommen. In
dem UND-Glied 22-64 wird das »O«-Ubertragssignai
des NICHT-Gliedes 28-90 mit dem am Ausgang des
NICHT-Gliedes 22-54 erscheinenden logischen Summensignal
kombiniert. Das UND-Glied 22-64 erzeugt daher eine »0« für das NOR-Glied 22-80. Dem UND-Glied
22-58 wird von dem NOR-Glied 24-84 das »Nichtübertragssignal«, welches eine »l« ist, über die
Leitungen 70 und 74 zugeleitet. Dieses UND-Glied erhält außerdem eine »0« /om Ausgang des NOR-Gliedes
22-50 über die Leitung 56. An beiden Eingängen zum NOR-Glied 22-80 liegen somit »0«-
Signale an, so daß an seinem Ausgang eine »1« auftritt. In der Stufe η liegen an beiden Eingängen zum
UND-Glied 24-64 logische »1 «-Signale an, so daß das NOR-Glied 24-80 eine logische »0« erzeugt. Setzt
man die Untersuchung in der bisher beschriebenen Weise fort, so wird ersichtlich, daß am Ausgang des
NOR-Gliedes 26-80 und 28-80 jeweils eine »1« auftritt.
Von rechts nach links gelesen, lautet also die am Ausgang des NOR-Gliedes 80 auftretende Signalkombination
1101. In der binären Darstellungsweise entspricht diese Kombination der Dezimalzahl 13,
die somit die richtige Summe der angenommenen Eingangszahlen, nämlich der Dezimalzahlen 10 und 3,
ist.
Mit der vorgeschlagenen Einrichtung lassen sich also die verschiedenen Aufgaben und Vorteile realisieren.
Die Erfindung wurde an Hand eines bevorzugten Ausführungsbeispiels beschrieben. Sie kann
jedoch auch in anderer als der hier gezeigten und beschriebenen Form verwendet werden. Ohne vom
Erfindungsgedanken abzuweichen, können beispielsweise beim beschriebenen Ausführungsbeispiel die
Eingangsleitungen der UND-Glieder 38 und 40 einer jeden Stufe so angeordnet werden, daß die direkten
Eingangssignale Xn und Yn den UND-Gliedern 38
und die Komplementsignale Xx und 7, den UND-Gliedern
40 zugeführt werden. Dadurch entsteht am Ausgang des NOR-Gliedes 50 nicht das Komplement
zum logischen Summensignal, sondern das eigent-' liehe Summensignal S'. Das Ausgangssignal des NOR-Gliedes
50 könnte daher den UND-Gliedern 68 als Übertragssteuersignal zugeführt werden. Durch entsprechende
Kombination der Ausgangssignale der NOR-Glieder 50 und der NICHT-Glieder 54 mit den
Übertrags- und Nichtübertragssignalen des Addiernetzwerkes der UND-Glieder 58 und 64 läßt sich
sodann die richtige Summe am Ausgang des NOR-Gliedes 80 bilden.
Claims (1)
- Patentanspruch:Schaltungsanordnung zum Addieren von durch binäre Signale dargestellten digitalen Informationen, von denen einige Signale wahre Werte und andere Signale inverse Werte wiedergeben, mittels mehrerer identisch ausgebildeter binärer Addierer, zwischen denen der übertrag von Stelle zu Stelle abwechselnd als wahrer Wert und als in verser Wert übertragen wird, dadurch gekennzeichnet, daß in dem Addierer jeder binären Stellea) ein erster aus einem NOR-Glied (50) mit nachgeschaltetem NICHT-Glied (54) bestehender Schaltkreis vorgesehen ist, dessen NOR-Glied (50) und dessen NICHT-Glied (54) je nur ein Verstärkerelement enthalten und dessen beiden Eingängen über je ein ohne Verstärkerelement ausgebildetes UND-Glied das wahre Signal des einen und das inverse Signal des jeweils anderen der zu addierenden Stellenwerte zugeführt werden:b) ein zweiter aus einem NOR-Glied (84) mit nachgeschaltetem NICHT-Glied (90) bestehender Schaltkreis vorgesehen ist, dessen NOR-Glied (84) und dessen NICHT-Glied (90) je nur ein Verstärkerelement enthalten und dessen einem der beiden Eingänge über ein ohne Verstärkerelement ausgebildetes UND-Glied (68) das von dem NICHT-Glied (54) des ersten Schaltkreises abgegebene Teilsummensignal und das wahre bzw. inverse Übertragssignal (C, Γ) der vorhergehenden Addierstufe angelegt und dessen anderem Eingang über ein, kein Verstärkerglied enthaltendes UND-Glied (82) die wahren Stellenwertsignale angelegt werden, wenn ein inverses Ubertragssignal (C) benutzt wird und die inversen Stellenwertsignale angelegt werden, wenn ein wahres Ubertragssignal (C) benutzt wird, und daßc) ein dritter, aus einem nur ein Verstärkerelement enthaltendes NOR-Glied (80) bestehender Schaltkreis zur Bildung des wahren Summensignals der Addierstufe vorgesehen ist, dessen beiden Eingängen über je ein, kein Verstärkerglied enthaltendes UND-Glied (58, 64) einerseits das wahre Ubertragssignal (C) der vorhergehenden Stufe und das von dem NICHT-Glied (54) des ersten Schaltkreises abgegebene wahre Teilsummensignal, andererseits das inverse ubertragssignal (C) der vorhergehenden Addientufe und das von dem NOR-Glied (50) des ersten Schaltkreises abgegebene inverse Teilsuounensignal angelegt werden.Hierzu 1 Blatt Zeichnungen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US183449A US3234371A (en) | 1962-03-29 | 1962-03-29 | Parallel adder circuit with improved carry circuitry |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1424928B1 true DE1424928B1 (de) | 1969-10-16 |
Family
ID=22672834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19631424928 Pending DE1424928B1 (de) | 1962-03-29 | 1963-03-22 | Schaltungsanordnung zum Addieren von durch binaere Signale dargestellten digitalen Informationen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3234371A (de) |
BE (1) | BE629822A (de) |
DE (1) | DE1424928B1 (de) |
GB (1) | GB1037802A (de) |
NL (1) | NL290883A (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL301059A (de) * | 1962-11-28 | |||
NL291754A (de) * | 1963-04-19 | |||
US3353009A (en) * | 1965-04-15 | 1967-11-14 | Gerald L Mohnkern | Solid state binary adder |
US3465133A (en) * | 1966-06-07 | 1969-09-02 | North American Rockwell | Carry or borrow system for arithmetic computations |
US3746883A (en) * | 1971-10-04 | 1973-07-17 | Rca Corp | Charge transfer circuits |
US4766565A (en) * | 1986-11-14 | 1988-08-23 | International Business Machines Corporation | Arithmetic logic circuit having a carry generator |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2803401A (en) * | 1950-10-10 | 1957-08-20 | Hughes Aircraft Co | Arithmetic units for digital computers |
US2952407A (en) * | 1953-06-26 | 1960-09-13 | Ncr Co | Parallel adder circuit |
-
0
- BE BE629822D patent/BE629822A/xx unknown
- NL NL290883D patent/NL290883A/xx unknown
-
1962
- 1962-03-29 US US183449A patent/US3234371A/en not_active Expired - Lifetime
-
1963
- 1963-03-19 GB GB10779/63A patent/GB1037802A/en not_active Expired
- 1963-03-22 DE DE19631424928 patent/DE1424928B1/de active Pending
Non-Patent Citations (1)
Title |
---|
None * |
Also Published As
Publication number | Publication date |
---|---|
BE629822A (de) | |
NL290883A (de) | |
GB1037802A (en) | 1966-08-03 |
US3234371A (en) | 1966-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0123921B1 (de) | Parallelverknüpfungsschaltung mit verkürztem Übertragsdurchlauf | |
DE3853805T2 (de) | Digitaler Multiplizierer und Multiplizierer-Akkumulator, welcher Zwischenergebnisse vorlädt und akkumuliert. | |
DE2252371C3 (de) | Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen Feldeffekttransistoren | |
DE3607045A1 (de) | Digitale addier- und subtrahierschaltung | |
DE4101004A1 (de) | Paralleler multiplizierer mit sprungfeld und modifiziertem wallac-baum | |
EP0051079B1 (de) | Binäres MOS-Ripple-Carry-Parallel-Addier/Subtrahierwerk und dafür geeignete Addier/Subtrahierstufe | |
DE1549508C3 (de) | Anordnung zur Übertragsberechnung mit kurzer Signallaufzeit | |
DE2647262A1 (de) | Multiplizierschaltung | |
DE1803222B2 (de) | Verfahren zum zusammenfassen pulscodierter nachrichten | |
DE1424928B1 (de) | Schaltungsanordnung zum Addieren von durch binaere Signale dargestellten digitalen Informationen | |
DE3434777C2 (de) | ||
DE1125208B (de) | Elektrisches Vergleichsschaltungssystem | |
EP0257362A1 (de) | Addierer | |
DE2509732A1 (de) | Programmierbarer schwellenwertindikator | |
EP0238978A1 (de) | Modulo-2-Addierer zur Verknüpfung von drei Eingangssignalen | |
DE1080329B (de) | Binaerer Halbaddierer und aus binaeren Halbaddierern aufgebauter, parallel wirkender Volladdierer | |
DE2135607C2 (de) | Schaltungsanordnung zur Inkrementierung oder Dekrementierung | |
DE1524197B1 (de) | Aritmetisch-logische einheit | |
DE1537556B2 (de) | Analog digital stufenumsetzer | |
DE1462429B2 (de) | Verknuepfungsschalter zur durchfuehrung logischer funktionen | |
DE1240928B (de) | Gleichstromgekoppelter elektronischer Binaerzaehler | |
DE1135039B (de) | Kippschaltung mit einem Transistorsystem | |
DE1109422B (de) | Asynchrone binaere Additions- und Subtraktionseinrichtung | |
DE1574603A1 (de) | Binaere Addierschaltung | |
DE2234906A1 (de) | Binaeraddierer |