DE1549508C3 - Anordnung zur Übertragsberechnung mit kurzer Signallaufzeit - Google Patents

Description

Die Erfindung bezieht sich auf eine Anordnung zur Übertragsberechnung bei Addierschaltungen, bei denen zwischen aufeinanderfolgenden Stellen bzw. Stellengruppen abwechselnd positive und negative Übertragswerte weitergegeben werden.

Derartige Anordnungen sind beispielsweise aus den USA.-Patentschriften 3 249 746, 3 234 371 und 100 837 bekannt. Diese bekannten Anordnungen zur Berechnung des Übertrages weisen aber den Nachteil auf, daß zur Berechnung jedes Stellenübertrags der Eingangsübertrag die Laufzeit mehrerer Verknüpfungsglieder erfordert.

Aufgabe der Erfindung ist es demgegenüber, die Übertragslaufzeit unter Verwendung gleicher Schaltelemente zu verkürzen.
Diese Aufgabe wird dadurch gelöst, daß zur Berechnung jedes Stellenübertrages mit der Laufzeit einer einzigen Verknüpfungsschaltung pro Stelle drei ausgangsseitig parallelgeschaltete NAND-Glieder mit zwei Eingängen vorgesehen sind, wobei an dem

ersten Eingang des ersten und zweiten NAND-Gliedes der Übertragseingang, an dem zweiten Eingang des ersten NAND-Gliedes und an dem ersten Eingang des dritten NAND-Gliedes der Ausgang der entsprechenden Augenden-Registerstelle und an dem zweiten Eingang des zweiten und dritten NAND-Gliedes jeweils der Ausgang der entsprechenden Addenden-Registerstelle anliegen; zwischen aufeinanderfolgenden Stellen sind jeweils die positiven und negativen Ausgänge der entsprechenden Augenden- und Addenden-Registerstelle vertauscht, und zwar werden die positiven Ausgänge bei positivem Ubertragseingang und die negativen Ausgänge bei negativem Übertragseingang verwendet. Andere Lösungen dieser Aufgabe unter anderem auch für Gruppenüberträge sind aus den Ansprüchen 2 und 3 ersichtlich.

Ausführungsbeispiele der Erfindung werden nunmehr ausführlich beschrieben. In den Zeichnungen zeigt die

F i g: 1 ein Schaltbild einer ersten Anordnung zur Ubertragsberechnung,

Fig. la einen Schaltplan für ein NAND-Glied, das bei der Anordnung nach der F i g. 1 verwendet werden kann,

Fig. Ib einen Schaltplan für ein NOR-Glied, das bei der Anordnung nach der F i g. Γ verwendet werden kann,

F i g. 2 bis 4 Schaltbilder für weitere Anordnungen zur Übertragsberechnung,

Fig. 5 ein Schaltbild einer Einrichtung zum Umschalten von einem Übertrag- oder Borgen-System zu einem anderen.

Die F i g. 1 zeigt in schematischer Darstellung eine Ausführungsform der Einrichtung zum Weiterleiten von Übertragen unter Verwendung von NAND-Gliedern. ...:·:·

ίο Die Flip-Flops A _x bis A-, bilden einen Teil eines ersten Registers und enthalten Operandenbits von der Bitstelle 1 bis /, die bei der Rechenoperation benutzt werden. Die Flip-Flops erzeugen Augendenbits und Komplemente von Augendenbits. Die Flip-Flops M₁ bis M₁ bilden einen Teil eines zweiten Registers und enthalten Operandenbits von der Bitstelle 1 bis zur Bitstelle /, die gleichfalls bei der Rechenoperation benutzt werden. Die Flip-Flops erzeugen Addendenbits und Komplemente von Addendenbits. Der Zusatz »1« zeigt die geringstwertige Bitstelle des Operanden an. Der in der vorliegenden Beschreibung benutzte Zusatz »j« zeigt eine bestimmte Bitstelle eines Operanden an, der eine unbestimmte Anzahl von Stellen aufweist.

Die Stufe 1 umfaßt die NAND-Glieder 5, 6 und 7, die miteinander verknüpft sind. Diese erzeugen die

·■-■ Übertraginformation C₁. Die Glieder 5, 6 und 7 arbeiten nach folgender Beziehung: ■·,.·.■

C₁ = A₁M₁ +C₀A₁ +C₀M₁ =.(^₁M₁) · (C₀^₁) · (C₀M₁) ,

wobei C₀ die Eingangs-Übertrag-Information darstellt, während A₁, M₁ Bits aus der ersten Bitstelle eines jeden Operanden darstellen, d. h. Augenden- und Addendenbits, die von den Flip-Flops A _t und M₁ erzeugt worden sind.

Bei der Ausführungsform nach der F i g. 1 ist die Übertrag-Information C₀ mit den Operandenbits A₁ und M₁ in dem NAND-Glied 5 bzw. 6 verknüpft. Ist einer der Operandenbits »L«, so wird die Übertrag-Information C₀ in die nächste Stelle als ein Teil der Übertrag-Information aus der gegenwärtigen Stelle weitergeleitet.

Zugleich kann eine Übertrag-Information in der vorliegenden Stelle erzeugt werden durch NAND-Verknüpfung von A₁, M₁ im Verknüpfungsglied 5. Sind beide »L«, so wird eine neue Übertrag-Information, die üblicherweise aus einem einzelnen Ausdruck besteht, erzeugt und in die nächste Stelle als ein Teil der Übertrag-Information C₁ aus der vorliegenden Stelle weitergeleitet.

Die von der Stelle 1 erzeugte Übertrag-Information U₁ wird in die Stelle 2 übertragen und mit den Komplementen der Augenden-, Addenden- und Operandenbits der zweiten Bitstelle vereinigt, wobei eine zweite Übertrag-Information C, erzeugt wird. Die Stelle 2 besteht aus den NAND'-Gliedem 8, 9 und 10.

In der F i g. 1 ist ein Ausführungsbeispiel einer Addierschaltung dargestellt. Diese weist einen mit jeder Bitstelle in Verbindung -; stehenden Summierungsteil mit einer Summierungseinrichtung S₂ auf, die mit der Operandenbitstelle A ₂ M₂. in Verbindung steht; und die aus der Halbaddiereinrichtung 18 und der Halbaddiereinrichtung 19; besteht.

Der Ausgang aus den NAND-Gliedern mit der Halbaddiereinrichtung ist die Exklusiv-ODER-Funktion (φ) der Eingänge ~Ä„, M₂. Der Ausgang aus den NAND-Gliedern mit "der "Halbaddiereinrichtung 19 ist die Exklusiv-ODER-Funktion der Eingänge für diese Halbaddiereinrichtungen /I₂OM₂, C₁.

Die den Operandenbitstellen A₃M₃ zugeordnete Summierungseinrichtung 5., weist den Ausgang (Α_Ά OM₃ OC₂) auf. Die anderen Summierungseinrichtüngen S₁ und 5j'weisen in der gleichen Weise bestimmte Ausgänge auf. Die verschiedenen Summen S₁ bis Sj können z.B. in Speicherstellen für späteren Gebrauch gespeichert werden, sie können als Eingänge für arithmetische Register benutzt werden, oder sie können auch von anderen Einrichtungen oder Untereinrichtungen in der nicht dargestellten Rechenanlage benutzt werden. ' ^l!

Die von den Verknüpfungsgliedern 8, 9 und 10 bestimmte logische Gleichung zum Erzeugen der Übertrag-Information C₂ ist:

C₂ = AM, + U₁M₂ + C₁Z₂ CT₂M₂) · [U₁M₂) · (C₁ J₂),

wobei "Ä, und M₂ die Komplemente der Bits aus der und aus der um der zweiten Stelle erzeugten Über-

zweiten Augenden- und Addenden-Operanden-Bit- 65 trag-Information (Ά.,M₂).

stelle darstellen, die von den Flip-Flops A₁, und M„ Aufeinanderfolgende, komplementierte Übertragerzeugt werden. Wie aus der Gleichung hervorgeht" Informationen unter Einschluß von C._t- sowie aufbesteht C₂ aus der Eingangs-Übertrag-Information einanderfolgendo Übertrag-Informationen C₁₁₁ wer-

den erzeugt und durch nachfolgende Ordnungen entsprechend der folgenden verallgemeinerten Gleichungen weitergeleitet:

ü, = A₁M, + C^₁A₁ + C^₁M₁ C₁₊₁ = A_i+1M_i+1 +C₁A₁₊₁ +C₁M₁₊₁,

wobei / = 1, 3, 5 ... ist.

Die Fig. la zeigt eine Ausführungsform eines NAND-Gliedes 7 mit dem Dioden-UND-Glied 11, das den umkehrenden Transistor-Verstärker 12 betreibt.

Die Fig. Ib zeigt eine Ausführungsform eines NOR-Gliedes mit einem Dioden-ODER-Glied (14) und einem Transistorverstärker (15).

Werden an Stelle der NAND-Glieder NOR-Glieder verwendet, so wird die bisher benutzte Gleichung geändert, obwohl die Endgleichung der Gleichung für eine NAND-Glieder-Kombination gleichwertig ίο ist. Die Üj-Gleichung z. B. würde die folgende Form aufweisen:

C₁ =

M₁) + (JC₀+ A₁) + (C, + W₁) = A₁M₁ + C₀A₁ + C₀M₁.

Die F i g. 2 zeigt eine zweite Ausführungsform zur Übertragsberechnung.

Bei der zweiten Ausführungsform kann die Gesamtweiterleitungszeit auf ungefähr die Hälfte der Zeit vermindert werden, die bei der Ausführungs- ao form nach der F i g. 1 benötigt wird, da die Anzahl der zur Übertragsbildung durchlaufenden Stellen auf die Hälfte vermindert wird. Bei der Ausführungsform nach der F i g. 1 wurden zwei Stellen benötigt, um eine C₂-Übertrag-Information zu erzeugen. Bei der Ausführungsform nach der F i g. 2 ist zum Erzeugen von U₂ nur eine Stellengruppe erforderlich, während zugleich U₁ von der ersten Stelle der Gruppe erzeugt wird.

Obwohl nach der Beschreibung die Ausführungsform eine Übertrag-Information für zwei Stellen zugleich erzeugt, könnte eine Einrichtung geschaffen werden, die einen Übertrag über η Stellen hinweg durch zusätzliche Schaltungen weiterleitet. Jedesmal, wenn eine Übertrag-Information über eine zusatzliehe Stelle hinweg innerhalb einer Stellengruppe, wie in 20_a und 2O₆ nach der F i g. 2, weitergeleitet wird, müssen zusätzliche Verknüpfungsglieder vorgesehen werden, um die Überträge aus der niedrigeren Stelle innerhalb der Gruppe weiterzuleiten.

Die Stellengruppe 20 besteht aus zwei Stellen 20_fl und 20_&, von denen jede mehrere NAND-Glieder enthält. An Stelle einer Erzeugung von U₁ in 2O₂ und einer Weiterleitung dieser Übertrag-Information in die nächste Stelle 2O₆ wird eine Übertrag-Information U₂ von einem zusätzlich vorgesehenen NAND-Glied 24 direkt erzeugt. Die Ausgänge aus den Flip-Flops A₁ und M₁ werden im Verknüpfungsglied 22 verknüpft. Die Ausgänge M₁ und T₁ werden im Verknüpfungsglied zusammengefaßt. Das NAND-Glied 23 erhält als Eingänge eine Übertrag-Information aus einer vorhergehenden Stelle C₀ und den Ausgang aus dem Verknüpfungsglied 21.

Die Ausgänge aus den Verknüpfungsgliedern 22 und 23 werden miteinander zu U₁ vereinigt und können von einer nicht dargestellten Summierungseinrichtung oder von einem anderen Teil der Einrichtung benutzt werden. Bei der Ausführungsform nach der F i g. 2 kann eine Summierungseinrichtung gleich der in Verbindung mit der F i g. 1 beschriebenen Einrichtung verwendet werden.

Die von der Stelle 2O₀ bestimmte Gleichung zum Erzeugen einer Ü^-Information weist die nachstehende Form auf

U₁ = Zi₁M₁ + C₀ (^₁ + M₁).

Die Stelle 2O₆ besteht aus den NAND-Gliedern 24, 25, 26 und 27. Diese NAND-Glieder sind, wie aus der F i g. 2 ersichtlich, zusammengeschaltet. Die von der Stelle 2O₆ zum Erzeugen von C₂ bestimmte Gleichung weist die nachstehende Form auf:

U₂ = A₂N₂ + A₁M₁ [A₂ + M₂) + C₀ (A₁ + M₁) (A₂ + M₂) .

Bei der Ausführungsform nach der F i g. 2 wird die zuvor erzeugte Übertrag-Information C₀ mit den Operandenbits aus der ersten Bitstelle/lj, M₁ »verknüpft« u. dgl. zugleich mit den Operandenbits, die dem vorliegenden Pegel A., M₂ zugeordnet sind. Die Übertrag-Information C₀ wird hindurchgeleitet, wenn entweder A₁ oder M₁ wahr ist und wenn entweder A₂ oder M₂ »L« ist.

Die Operandenbits aus der vorhergehenden Stelle werden verknüpft mit dem NAND-Ergebnis von ΛΓ₂ ~M.,. Sind also beide Operandenbits aus dem vorhergehenden Pegel »L«, so wird ein Übertrag Eins erzeugt, und wenn einer der Operandenbits der vorliegenden Stelle »L« ist, so wird der Übertrag, der in der vorhergehenden Stelle cr/.eugt worden wäre, zur nächsten Stelle geleitet. Zu derselben Zeit, in der das obengenannte Weiterleiten oder Nichtwciterlcitcni erfolgt, wird A., und M., gemäß der NAND-[■uiiklion verknüpft, um aus der vorliegenden Stelle eine Oheiiiag-Inloimation zu erzeugen.

Wird eine (JlnTtrag-Iiifornialion über η Stellen Ordnungen geleitet, so werden Verknüpfungsgliedermittel erforderlich, wie in Verbindung mit der F i g. 2 beschrieben, die die Übertrag-Information aus den vorhergehenden Stellen weiterleiten oder nicht weiterleiten. In der Auswirkung werden die Operandenbits und die zuletzt erzeugte Übertrag-Information so miteinander verknüpft, daß die gleiche Übertrag-Information erzeugt wird, die erzeugt werden würde, wenn keine Überleitung über η Pegel erfolgt wäre. Die Arbeitsweise gleicht der in Verbindung mit der F i g. 2 beschriebenen Arbeitsweise mit der Ausnahme, daß mehr Operandenbits beteiligt sind.

Die Stelle 30 stellt eine weitere Operandenbitstelle des Übertragssystems dar. Weitere Stellen zwischen den Stellen 20 und 30 wurden der Einfachheit halber weggelassen.

Die erste Stelle 30„ besteht aus den Verknüpfungsgliedern 31, 32 und 33, die Hingänge aus den FHp- !•'lops/l,·, , und /W₁₁, aus einer vorhergehenden Stelle erhalten. Die von der Stelle 30„ bestimmte Gleichung

zum Erzeugen der C₁-.^-Information weist die nachstehende Form auf:

wobei / gleich 1, 5, 9 ... sein kann.

Die Stelle 3O₆ besteht aus den Verknüpfungsgliedern 34, 35, 36 und 37, die Eingänge aus den Flip-Flops A_{1 + 3} und M₁₊₃ aus der Stelle 30_e und aus einer vorhergehenden Stelle erhalten. ; ^: -

Der Übertrag entsteht nach folgender Gleichung:

wobei i gleich 1, 5, 9 sein kann.

In der F i g. 3 ist eine dritte Ausführungsform zur Übertragsberechnung dargestellt. Wie aus · dieser Figur zu ersehen ist, besteht die erste Stelle 40 entsprechend den ersten Bits des von A₁ und M₁ erzeugten Augenden- und Addenden-Operanden aus den NAND-Gliedern 41, 42 und 43.

Die Arbeitsweise und die Verknüpfung der Verknüpfungsglieder sind im wesentlichen die gleichen wie bei der Ausführungsform nach der Fig. 1. Bei der Ausführungsform nach der F i g. 1 wurden die A₁- und M₁-BkS mit C₀ und dann mit ^₁M₁ unter Bildung von U₁ verknüpft. Bei der Ausführungsform nach der F i g. 3 werden T₁ und JT₁ »verknüpft«, wobei (A₁ + M₁) gebildet wird, welcher Wert dann mit C₀ verknüpft und (A₁ + M₁)C₀ gebildet wird. Die verknüpften Ausgänge aus den Verknüpfungsgliedern 43 und 41 bilden U₁. Die Ausführungsform nach der Fig. 3 bestimmt die nachstehende Gleichung:

U₁ = C₀ (A₁ + M₁) -(A₁ + M₁).

Die zweite Stelle 47, die den zweiten Operanden-Bits der Augenden- und Addenden-Operanden entspricht, besteht aus den Verknüpfungsgliedern 44, 45 und 46. Die zweite Stelle bestimmt die nachstehende Gleichung:

ίο vom Verknüpfungsglied 51 und einzeln mit B₀ verknüpft, welcher Vorgang ein Borgen von einer vorhergehenden Stelle in den Verknüpfungsgliedern 52 bzw. 53 darstellt.

Der Ausgang der verknüpften Glieder stellt die Borgen-Information F₁ dar.

Die von dieser Ausführungsform bestimmte Gleichung weist die nachstehende Form auf:

i+ S₀Z₁

Im Betrieb wird B₀ durch die einzelnen Stellen hindurchgeleitet, wenn Z₁ oder Ai₁ »L« ist, und es wird eine neue Borgen-Information von der einzelnen Stelle erzeugt, wenn Z₁ und M₁ »L« ist.

Es würde sich dasselbe Resultat ergeben, wenn A₁M₁ zuerst z.B. im Verknüpfungsglied52 verknüpft und (Z₁ + M₁) geformt wird, welcher Ausdruck danach mit B₀ im Verknüpfungsglied 53 gebildet wird.

Die zweite Stelle 54 besteht aus den NAND-Gliedern 55, 56 und 57. Die Minuenden- und Subtrahenden-Bits aus der zweiten Bitstelle der Operanden werden zusammen im NAND-Glied 55 und einzeln mit F₁ im Verknüpfungsglied 56 bzw. 57 verknüpft.

Diese Schaltung arbeitet gemäß der nachstehenden Gleichung:

B₂ = A₂M₂ + F₁M₂ = F₁Z₂

C₂ = U₁(A₂ + M₂) + H₂M₂.

Die F i g. 4 zeigt eine Ausführungsform für eine Einrichtung zum Bilden einer Borgen-Information. Es ist tatsächlich lediglich erforderlich, zum Umwandeln der Ausführungsform nach den Fig. 1, 2 und 3 in eine Einrichtung zum Erzeugen einer Borgen-Information die Eingänge aus den A -Flip-Flops in andere Worte umzuwandeln, da eine Borgen-Information erzeugt wird, wenn der Subtrahend 1 (M₁) ist und wenn das Komplement des Minuenden (Z₁) gleich Eins ist, und da eine Borgen-Information weitergeleitet wird, wenn der Subtrahend 1 (Mj) ist oder wenn das Komplement des Minuenden (Z₁) gleich Eins ist, wobei die Eingänge der A-Flip-Flops in die verschiedenen logistischen Pegel geändert werden, um dasi Additionssystem in ein Subtraktionssystem und um z. B. die Einrichtung nach der Fig. 1 in die Borg-Iiinrichuing nach der F i g. 4 umzuwandeln, wobei die Eingänge aus den Augcnden-Operanden von
werden.

Bei der Ausfiihrimgsform nach der F i g. 4 stellt M den Subtrahenden und A_x den Minuenden dar.

Das Borg-System bestellt aus der Stelle 50 mit den Verknüpfungsgliedern 51, 52 und 53. Die Hingänge aus Z₁ und Λ/,, die die eisten Mils der Minuendeninul Subtiaiienden-Operaiukii darstellen, werden

A_t zu A₂ umgekehrt Wie bei der Einrichtung zum Erzeugen von Übertrag-Informationen erwähnt, brauchen die Ausgänge nicht miteinander verknüpft oder verbunden zu werden. Die Ausgänge können direkt in eine nachfolgende Stelle übertragen werden.

Es kann zuweilen erwünscht sein, eine Einrichtung entweder nach dem Borg-Verfahren oder nach dem Übertrag-Verfahren zu betreiben. Die F i g. 5 zeigt eine Ausführungsform einer Einrichtung, die den Betrieb einer Einrichtung nach den Fig. 1, 2, 3 und 4 entweder nach dem Borg-Verfahren oder nach dem Übertrag-Verfahren gestattet.

Da die zum Umwandeln einer Übertrag-Einrichtung in eine Borg-Einrichtung einzige erforderliche Änderung darin besteht, die Eingänge aus dem A -Flip-Flop umzukehren und zwischen einem A -Flip-Flop, z. B. A₁ und der dieser zugeordneten, nicht dargestellten Stelle und den eine Wähllogistik bildenden NAND-Gliedern 60 und 61 einzusetzen, so können gleiche Verknüpfungsglieder zwischen die A -Flip-Flops und den diesen zugeordneten Stellen eingesetzt werden.

Wird eine Übertrag-Einrichtung benötigt, so ist »L«, ist »0« und das Verknüpfungsglied 60 ist offen.

Der Ausgang 63 erfolgt von der angestoßenen Seite des A-Flip-Flops /. B. ~A_V Da der Ausgang jedoch im Verknüpfungsglied 61 verknüpf! wird, so wird er zu A am Ausgang.

309 509/340

9 10

Wird eine Borg-Einrichtung benötigt, so ist »L« im Verknüpfungsglied verknüpft wird, so wird er

und »0«, und das Verknüpfungsglied 61 ist offen. zu ~Ä am Ausgang.

Der Ausgang 63 erfolgt von der nicht angestoßenen Die Ausführungsform nach der Fig. 5 arbeitet geSeite des Λ-Flip-Flops aus z. B. A₁. Da der Ausgang maß der nachstehenden Gleichung:.

A, ADD + Ä, ADD = ~A~, ADD + A, ADD = Ά, ADD · (A, ADD) , wobei ADD der Übertragwahl und ADD der Borgenwahl zugeordnet ist.

Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Anordnung zur Ubertragsberechnung bei Addierschaltungen, bei denen zwischen aufeinanderfolgenden Stellen abwechselnd positive und negative Übertragswerte weitergegeben werden, dadurch gekennzeichnet, daß zur Berechnung jedes Stellenübertrages mit der Laufzeit einer einzigen Verknüpfungsschaltung pro Stelle drei ausgangsseitig parallelgeschaltete NAND-Glieder (vgl. in F i g. 1 z. B. 5 bis 7) mit zwei Eingängen vorgesehen sind, wobei an dem ersten Eingang des ersten und zweiten NAND-Gliedes (5 und 6) der .Übertragseingang (z. B. C₀), an dem zweiten Eingang des ersten NAND-Gliedes (5) und an dem ersten Eingang des dritten NAND-Gliedes (7) der Ausgang der entsprechenden Augenden-Registerstelle und an dem zweiten Eingang des zweiten und dritten NAND-Gliedes (6 und 7) jeweils der Ausgang der entsprechenden Addenden-Registerstelle anliegen; zwischen aufeinanderfolgenden Stellen sind jeweils die positiven und negativen Ausgänge der entsprechenden Augenden- und Addenden-Registerstellen vertauscht, und zwar werden die positiven Ausgänge bei positivem Übertragseingang und die negativen Ausgänge bei negativem Übertragseingang verwendet.

2. Anordnung zur Übertragsberechnung bei Addierschaltungen, bei denen zwischen aufeinanderfolgenden Stellengruppen abwechselnd positive und negative Übertragswerte weitergegeben werden, dadurch gekennzeichnet, daß zur Berechnung jedes Stellengruppenübertrages der Eingangsübertrag lediglich die Laufzeit eines Verknüpfungsgliedes (z. B. 25 in Fi g. 2) erfordert, indem zwei Operandenstellen zu einer Stellengruppe zusammengefaßt werden;

a) jeweils der ersten Operandenstelle sind drei NAND-Glieder (21 bis 23 in Fi g. 2) mit zwei Eingängen zugeordnet, wobei an den beiden Eingängen des ersteh NAND-Gliedes (21) die negativen Ausgänge und an den beiden Eingängen des zweiten NAND-Gliedes (22) die positiven Ausgänge der Addenden- und Augenden-Registerstelle anliegen, und am ersten Eingang des dritten NAND-Gliedes (23) der Übertragseingang (C₀) und am zweiten Eingang des dritten NAND-Gliedes (23) der Ausgang des ersten NAND-Gliedes anliegt;

b) jeweils der zweiten Operandenstelle sind vier NAND-Glieder (24 bis 27) zugeordnet, und zwar ein erstes und zweites (24, 25) mit drei Eingängen und ein drittes und viertes (26, 27) mit zwei Eingängen, wobei an den ersten beiden Eingängen des ersten NAND-Gliedes (24) die beiden positiven Ausgänge der ersten Operanden-Registerstelle (A₁, M₁) und am dritten Eingang der Ausgang des dritten NAND-Gliedes (26) anliegen;

am ersten Eingang des zweiten NAND-Gliedes (25) liegt ebenfalls der Ausgang des dritten NAND-Gliedes (26), an seinem zweiten Eingang der Stellengruppcnübertragseingang (C₀) und an seinem dritten Eingang der Ausgang des ersten NAND-Gliedes (21) der ersten Operandenstelle;

an den beiden Eingängen des dritten NAND-Gliedes (26) liegen die negativen Ausgänge der zweiten Operanden-Registerstelle (Ä„, M!,); an den beiden Eingängen des vierten NAND-Gliedes (27) liegen die positiven Aus-' gänge der zweiten Operanden-Registerstelle (A₂, M₂); die Ausgänge des ersten, zweiten und vierten NAND-Gliedes sind parallel geschaltet und bilden den Stellengruppenübertrag (z. B. C₂);

c) zwischen aufeinanderfolgenden Stellengruppen sind jeweils die positiven und negativen ^v Ausgänge der entsprechenden Augenden- und Addenden-Registerstellen vertauscht, wobei die oben angegebene Zuordnung für einen positiven Gruppeneingangsübertrag gilt.

3. Anordnung zur Übertragungsberechnung bei Addierschaltungen, bei denen zwischen aufeinanderfolgenden Stellen abwechselnd positive und negative Übertragswerte weitergegeben werden, dadurch gekennzeichnet, daß zur Berechnung jedes Stellenübertrags der Eingangsübertrag lediglich die Laufzeit des Verknüpfungsgliedes (z. B. 43 oder 46 in F i g. 3) erfordert, indem jeder Stelle drei NAND-Glieder (z. B. 41 bis 43) zugeordnet sind, wobei das erste und dritte NAND-Glied (41 und 43) ausgangsseitig parallel geschaltet sind und den Ausgangsübertrag bilden;
an den beiden Eingängen des ersten NAND-Gliedes (41) liegen die positiven Ausgänge der zugeordneten Augenden- und Addenden-Registerstelle; . · an den beiden Eingängen des zweiten NAND-Gliedes (42) liegen die negativen Ausgänge der zugeordneten Addenden- und Augenden-Registerstelle;

am ersten Eingang des dritten NAND-Gliedes (43) liegt der Übertragseingang und an seinem zweiten Eingang der Ausgang des zweiten NAND-Gliedes; zwischen aufeinanderfolgenden Stellen sind jeweils die positiven und negativen Ausgänge der entsprechenden Augenden- und Addenden-Registerstelle vertauscht, wobei die oben angegebene Zuordnung für einen positiven Eingangsübertrag gilt. ■■"■ ;■■