DE2352686B2

DE2352686B2 - Dezimaler Parallel-Addierer/Substrahierer

Info

Publication number: DE2352686B2
Application number: DE2352686A
Authority: DE
Inventors: Ulrich Dr.-Ing. 2801 Stuhr Grupe
Original assignee: VEREINIGTE FLUGTECHNISCHE WERKE- FOKKER 2800 BREMEN GmbH
Current assignee: VEREINIGTE FLUGTECHNISCHE WERKE- FOKKER 2800 BREMEN GmbH
Priority date: 1973-10-20
Filing date: 1973-10-20
Publication date: 1978-05-11
Also published as: JPS5619648B2; US3935438A; CH577711A5; JPS5068749A; GB1484149A; FR2248552B3; DE2352686A1; FR2248552A1

Description

Die Erfindung bezieht sich auf einen dezimalen Parallel-Addierer/Subtrahierer, der je Dezimalstelle eine Eingangsaddierstufe für den ersten Operanden und eine Eingangskomplementierstufe für den zweiten Operanden aufweist, die in einer Hauptaddierstufe und einer nachgeschalteten, vom negierten Übertragsausgang der Hauptaddierstufe angesteuerten Pseudotetradenkorrekturstufe verarbeitet werden.

Zur Addition und Subtraktion von Dezimalzahlen ist es bekannt, Parallel-Addierwerke zu verwenden, bei denen im Gegensatz zu einem Serien-Addierwerk die Operanden gleichzeitig übertragen bzw. verarbeitet werden können. Das bedeutet, daß ein Parallel-Rechenwerk zur Ausführung einer bestimmten Operation weniger Zeit als ein Serien-Rechenwerk benötigt, wenn man in beiden Rechenwerken die gleichen Baustufen voraussetzt. Trotz dieses großen Vorteils sind Parallel-Rechcnwerke bisher jedoch nur in geringem Umfang eingesetzt worden, da der Aufwand für derartige Rechenwerke beträchtlich ist.

Mit dem Aufkommen der integrierten Schaltungen hat aber das Argument des größeren Aufwandes an Bedeutung verloren, denn bei dieser Schaltungstechnik fällt es praktisch nicht ins Gewicht, wenn zum Aufbau einer bestimmten Baustufe einige Bauelemente mehr oder weniger erforderlich sind. In jüngster Zeit sind deshalb Parallel-Addierwerke häufiger eingesetzt worden und auch in der Fachliteratur beschrieben. So ist z. B. in der Fachzeitschrift »Control Engineering«, Oktober 1972, Seiten 48/49 ein derartiges Rechenwerk abgebildet und beschrieben, das für jede Dezimalstelle zwei Eingangsaddierstufen, eine Hauptaddierstufe und eine nachfolgende Korrekturstufe benötigt. Außerdem ist, wie aus Fig. 2 hervorgeht, zwischen den für jeden Summand vorgesehenen Eingangsstufen und der Hauptaddierstufe je eine Komplementierstufe eingeschaltet, die bei der Subtraktion angesteuert wird und jeweils das Komplement des Subtrahenden der Hauptaddierstufe zuführt. Obwohl dieses Parallel-Rechenwerk von der Anzahl der Baustufen her gesehen noch relativ aufwendig ist, kann dieses Rechenwerk einige wichtige Rechenoperationen nicht ausführen. So ist z. B. ein für mehrere Dezimalstellen aufgebautes

Rechenwerk nicht in der Lage, eine Subtraktion mit führenden Nullen durchzuführen. Die Ursache hierfür ist sowohl im Aufbau eines solchen Rechenwerkes als auch in der praktizierten Rechenmethode zu sehen. Bei einer Subtraktion durch Addition des komplementierten Subtrahenden werden auch die vorangehenden Nullen des Subtrahenden komplementiert, aber durch die dort beschriebene Rechenoperation nicht wieder rückgängig gemacht. Somit werden hierbei falsche Resultate ausgewiesen. Auch eine Subtraktion mit einem Subtrahenden, der betragsmäßig größer als der Minuend ist, ergibt kein korrektes Ergebnis, sondern das jeweilige Zehnerkomplement. Weiterhin ist eine negative Summierung grundsätzlich ausgeschlossen, d. h., eine Summenbildung zweier negativer Summanden ist nicht möglich. Wegen der geschilderten Nachteile ist daher das Rechenwerk nach der Zeitschrift »Control Engineering« für einen universellen Einsatz nicht geeignet.

Bei Parallel-Addierern/Subtrahierern ist es grundsätzlich auch bekannt, die Vorzeichensignale zur Steuerung des Rech en Vorgangs zu benutzen. Dies geh! z. B. aus der US-PS 32 78 734 hervor, wo anhand eines Flußdiagramms der Ablauf eines Rechenprozesses erläutert ist. Aus dieser Druckschrift ist es auch bekannt, bei der Addition zweier Zahlen sechs in jeder Tetrade zuzuaddieren, wobei die Sechs jeweils dort wieder abgezogen wird, wo die Addition keinen Übertrag erbracht hat. Der Aufbau dieses Parallel-Addierers/Subtrahierers ist jedoch sehr komplex und aufwendig und für moderne Rechner ungeeignet.

Aus der DE-PS 8 61476 sind darüber hinaus ein Rechenverfahren und eine Rechenvorrichtung bekannt, bei denen die Verarbeitung mit zwei unterschiedlich verschlüsselten Operanden erfolgt. Damit wird erreicht, daß bei der Addition der verschlüsselten Dualzahlen dualer und dezimaler Stellenübertrag gleichzeitig auftreten. Als Schlüsselzahl für den einen Operanden wird dabei +0 und für den anderen Operanden +6 gewählt. Während uie in dieser Druckschrift beschriebene Rechenvorrichtung vom neueren Stand der Technik längst überholt ist, wird von dem Rechenverfahren noch heute Gebrauch gemacht.

Der Erfindung liegt somit die Aufgabe zugrunde, einen dezimalen Parallel-Addierer/Subtrahierer der eingangs genannten Art vorzusehen, der weniger aufwendig ist und bei seinem Einsatz keinen Begrenzungen unterliegt. Gemäß der Erfindung wird diese Aufgabe durch die im Patentanspruch I angegebenen Merkmale gelöst.

Die erfindungsgemäße Maßnahme gestattet, einen dezimalen Parallel-Addierer/Subtrahierer aufzubauen, der gegenüber dem Rechenwerk nach der Zeitschrift »Control Engineering« den Vorteil hat, eine Komplenentierstufe weniger zu benötigen und darüber hinaus in der Lage ist, sämtliche Additions- bzw. Subtraktionsaufgaben exakt auszuführen. Das Leitwerk liefert hierbei die zur Steuerung der einzelnen Rechenoperationen notwendigen Befehle.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Ausführungsbeispiele der Erfindung werden anhand der Zeichnung näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild eines dezimalen Parallel-Addierers/Subtrahierers,

Fig. 2 ein Schaltbild für eine Dezimalstufe des Parallel-Addierers/Subtrahierers nach Fig. I,

F i g. 3 ein Schaltbild eines Leitwerkes.

Das in Fig. 1 dargestellte Blockschaltbild eines Parallel-Addierwerkes besteht aus den einzelnen Dezimalstufen 1, 2...Π—1, η und einem Leitwerk 10. Die Dezimalstufen haben für die Summanden je 4 Eingänge A, B und 4 Ausgänge C. Darüber hinaus besitzt jede Dezimalstufe einen Übertragseingang ü_is einen übertragsausgang U₄ sowie drei Steuereingänge S, D, N. Während die Übertragseingänge mit den Übertragsausgängen der vorherigen Dezimalstufe verbunden sind, ist der Übertragsausgang iV der /7-ten Sufe mit einem Eingang ü" und der Übertragseingang ti,.¹ der ersten Stufe mit einem Ausgang ü" des Leitwerkes verbunden. Weiterhin stehen die Steuerausgänge S, D und N des Leitwerkes 10 mit den entsprechenden Steuereingängen der Dezimalstufen in Verbindung.

Die einzelnen Dezimalstufen 1, 2 ... π unterscheiden sich in ihrem Aufbau nicht, weshalb in Fig. 2 nur eine Stufe näher dargestellt ist. Diese Dezimalstufe besteht aus einer Eingangsaddierstufe 15, einer dazu parallelliegenden Eingangskomplementierstufe 16, einer Hauptaddierstufe 17 sowie einer nachfolgenden Reihenschaltung einer Komplementierstufe 18 und einer Pscudotetraden-Korrekturstufe 19.

Die Operanden A\ bis Λ₄ bzw. B\ bis B^ der jeweiligen Summanden sind auf die entsprechenden Eingänge der Eingangsaddierstufe 15 bzw. der Eingangskompleimentierstufe 16 geschallet und repräsentieren jeweils die Zahl einer Dezimalstelle des betreffenden Summanden in form einer Tetrade. In der Eingangsaddierstufe 15 sind die zwehen Eingänge der Stellen 2 und 3 zu einem Eingang 5geschaltet, der bei der Addition vom Ausgang S des Leitwerkes 10 angesteuert wird. Die zweiten Eingänge der Stellen 1,4 und der Übertragungseingang G) liegen dagegen an einem bestimmten Potential, um definierte Schaltzustände zu erhalten. Die Eingangskomplementierstufe 16 ist aus vier Exclusiv-ODER-Gliedern aufgebaut, deren zweite Eingänge miteinander verbunden sind und an einem Eingang D liegen. Dieser Eingang erhält bei der Subtraktion vom Ausgang D des Leitwerkes 10 einen Befehl, wodurch das Komplement des anliegenden Operanden zur Hauptaddierstufe 17 gelangt.

Die Ausgänge der Eingangsaddierstufe 15 und der Eingangskomplementierstufe 16 sind mit den zugeordneten Eingängen der Hauptaddierstufe 17 verbunden, die weiterhin einen Übertragungseingang ü_c und einen Übertragungsausgang w.·, aufweist.

Die Ausgänge der Hauptaddierstufe 17 führen zu jeweils einem zugeordneten Eingang von die Komplementierstufe 18 bildenden Exclusiv-ODER-Gattern, deren zweite Eingänge gemeinsam auf einem Steuereingang N liegen. Dieser Steuereingang N erhält vom Ausgang Λ/des Leitwerkes 10 dann einen Befehl, wenn das Ergebnis einer Subtraktion negativ ist. Der Steuereingang N liegt darüber hinaus auch noch an einem Eingang eines ODER-Gliedes 20, dessen zweiter Eingang vom Übertragsausgang der Hauptaddierstufe 17 über ein Negationsglied 21 angesteuert wird. Mit den Ausgängen der Komplementierstufe 18 ist jeweils ein Eingang einer zugeordneten Stelle der Pseudotetraden-Korrekturstufe 19 verbunden, in der zur Erzielung definierter Schaltstellungen die zweiten Eingänge der Stellen 1, 3 und der Übertragungseingang Co an bestimmtem Potential liegt. Die zweiten Eingänge der Stellen 2 und 4 werden dagegen vom Ausgang des Exclusiv-ODER-Gatters 20 angesteuert, während an den Ausgängen C dieser Korrekturstufe 19 die das jeweilige Ergebnis repräsentierenden Operanden zur

Verfügung stehen.

Das Leitwerk 10 gibt zur Ausführung bestimmter Rechenoperationen an den Ausgängen S, D, if\ N und C- bestimmte Befehle ab. Diese Befehle werden mit Hilfe der an den Eingängen ankommenden Befehle A-, -> B— und ü" erzeugt. Die Eingänge A— und B- sind jeweils mit einem Eingang eines Exclusiven-ODER-Gliedes 25 und einem UND-Glied 26 verbunden. Mit dem Ausgang des Exclusiven-ODER-Gliedes 25 ist der Ausgang D des Leitwerkes 10 direkt verbunden, in während der Ausgang S von diesem Exclusiven-ODER-Glied über einen Negationsglied 27 angesteuert wird. Weiterhin ist der Ausgang des Exclusiven-ODER-Gliedes 25 mit je einem Eingang zweier UND-Glieder 28,29 verbunden. Der Ausgang des UND-Gliedes 26, an dem r> die Eingänge A — , B- liegen, beeinflußt einen Eingang eines weiteren ODER-Gliedes 30, dessen zweiter Eingang am Ausgang des UND-Gliedes 29 liegt. Der Eingang ü" steuert direkt den zweiten Eingang des UND-Gliedes 28 an, während der zweite Eingang des _'n UND-Gliedes 29 über ein Negationsglied 31 ebenfalls vom Eingang ü" angesteuert wird. Am Ausgang des UND-Gliedes 28 liegt der Ausgang ü°, am Ausgang des UND-Gliedes 29 der Ausgang N und am Ausgang des ODER-Gliedes 30 der Ausgang C-.

Bei der Addition zweier Operanden arbeitet das Rechenwerk wie folgt:

A + B ohne übertrag, d. h. A H B < 10

Γ = A H B ^!(l

= /H-B

Das bedeutet, die in der Eingangsadditionsstufe 15 η hinzuaddierte Zahl 6 wird in der Pseudotetraden-Korrekturstufe 19 wieder abgezogen, so daß das ausgegebene Ergebnis der wirklichen Summe entspricht. Die Addition der Zahl 6 in der Eingangsadditionsstufe 15 erfolgt dadurch, daß der Ausgang 5 des Leitwerkes 10 in bei Vorzeichengleichheit den Stellen 2 und 3 einen Befehl liefert, wodurch der anstehende Operand A um 6 vermehrt wird. In der Pseudotetraden-Korrekturstufe 19 wird die Zahl 6 dadurch subtrahiert, daß das Komplement von 6, also 16 — 16= 10, hinzuaddiert wird, .n Dies wird dadurch erreicht, daß bei A + B<]0 am Übertragungsausgang der Hauptaddierstufe 17 noch kein Befehl vorhanden ist, wodurch über das Negationsglied 21 das ODER-Glied 20 angesteuert wird, welches seinerseits die Stellen 2 und 4 der Pseudotetraden-Kor- -,i> rekturstufe 19 ansteuert und das Ergebnis um 10 vermehrt.

Ergibt sich bei der Addition einer Summe A+B ein Übertrag, d. h. A + ß> 10, dann wird die Rechnung auf folgende Weise ausgeführt: v>

C - A ι Β

= ((/I H- 6) H B) - 16

- .-1 t B- K) hii

Bei dieser Rechnung erscheint am Ausgang w., der betreffenden Dezimalstelle ein Übergangsbcfehl, so daß wegen des Negationsglicdcs 21 die Pseudotctradcn-Korrckkirslufe 19 nicht angesteuert und das richtige ι,ί Ergebnis ausgewiesen wird.

Bei der Subtraktion sind vier verschiedene Möglichkeiten zu beachten, zunächst die Subtraktion A - Öohnc ■ Unterlauf, d. h. A > B. Die Rechnung erfolgt dabei durcl Addition des Komplements des Subtrahenden, und zwa wie folgt:

C=A-H

= (A I B) + I

= A -I 15 - B + 1

= /4 - ö H- 16

= A - B

Das Komplement des Subtrahenden wird in dei Eingangskomplemcntierstufe 16 erzeugt, und zwai wenn die an den Eingangsstufen 15, 16 anliegender Operanden verschiedene Vorzeichen aufweisen. Wie aus dem Schaltbild des Leitwerkes 10 nach Fig.. hervorgeht, erzeugt in diesem Fall das Exclusive ODER-Glied 25 einen Befehl, der über den Ausgang L zur Eingangskomplcmentierstufe 16 gelangt. Gleichzei tig wird aber in der Hauptaddierstufe 17 durch Ansteuerung des Übertragungseingangs ü_c die Zahl hinzuaddiert, was durch einen am Ausgang ü" de: Leitwerkes 10 erscheinenden Befehl bewirkt wird Dieser Befehl entsteht, wenn — wie bereits erwähnt — ein Operand negativ ist und wenn der Eingang ü" de Leitwerkes 10 angesteuert wird. Bei diesem Rechenvor gang ergibt sich ein Durchlauf im Übertrag durch alle Dezimalstufen der die erforderliche Ansteuerung de; Eingangs <7" im Leitwerk 10 bewirkt. Am Übertragungs ausgang der betreffenden Stufe erscheint dabe ebenfalls ein Übertragsbefehl, der aber wegen de; Negationsgliedes 21 keine Korrektur am Ergebnis zui Folge hat.

Ist aber bei der Subtraktion der Subtrahend einei Dezimalstelle größer als der Minuend, dann erfolgt die Rechnung A — ßauf folgende Weise:

C = ((A H B) + I) - 6
= A + 15 - B + I - 6
= A - B H- 10

Hierbei erscheint am Übertragsausgang des Haupt addierers 17 kein Befehl, was über das Negationsglied 21 in der Pseudotetraden-Korrekturstufe 19 die Substraktion von 6 zur Folge hat, die gleichbedeutend mit der Addition von 10 ist. Die Addition von 10 ist notwendig, da im Falle B>A, wie vorausgesetzt, der Hauptaddierer 17 das Komplement der Differenz ausweist, was durch die Addition von 10 dann wieder korrigiert wird.

Ist das Ergebnis einer Differenz bei einer Subtraktion negativ, dann rechnet das Rechenwerk wie folgt:

Zuerst die Aufgabe A-B ohne Unterlauf, d.h. in einer Dezimalstelle ist A > B

c = (XT~B) - 6

= A -I- 15 - B - 6

= 15 - A - 15 + B - 6

= B - A - 6

= B - Λ H- 10

In diesem Fall weist der Hauptaddierer 17 nicht das Komplement der negativen Differenz A-B aus sondern die durch den Ausgang N des Leitwerkes IC angesteuerte Komplcmcnticrstufc 18 leitet das Komple

ment des Operanden aus der Hauptaddierstufe 17 zur Pseudotetraden-Korrekturstufe 19. Hier wird, damit das richtige Ergebnis wieder ausgewiesen wird, die Zahl 10 hinzuaddiert, und zwar dadurch, daß das ODER-Glied 20 ebenfalls den Befehl vom Ausgang Ndes Leitwerkes 10 erhält und gleichzeitig der in der Hauptaddierstufe 17 entstandene Übertragungsbefehl durch das Negationsglied 21 negiert wurde. Der Befehl am Ausgang N gelangt im Leitwerk 10 weiterhin zum ODER-Glied 30

und erzeugt dort einen weiteren Ausgangsbefehl C ,

der zur Anzeige eines negativen Ergebnisses dient. Die Erzeugung des Befehls N am Ausgang des Leitwerkes 10 erfolgt dann, wenn ein Operand A oder B negativ ist, so daß der Ausgang des ODER-Gliedes 25 das UND-Glied 29 ansteuert und wenn vom Übertragungsausgang θα" der n-ten Stufe am Eingang ü" des Leitwerkes 10 kein Befehl erscheint. Das bedeutet, daß das Negationsglied 31 beim Fehlen dieses Befehls den zweiten Eingang des UND-Gliedes 29 ansteuert und dieses zur Ausgabe des Befehls N veranlaßt.

Bei einer Aufgabe A — B mit Unterlauf, d. h. A < B und negativem Gesamtergebnis, rechnet das Rechenwerk wie folgt:

C = (/1 + ß)

= A + 15 - Ii

= 15 - A - 15 4- B

= B - A

Hierbei erfolgt keine Korrektur in der Pseudotetraden-Korrekturstufe 19, weil das von der Komplementierstufe 18 erzeugte Komplement des Operanden der Hauptaddierstufe 17 das richtige Ergebnis darstellt. Die Korrektur wird dadurch vermieden, weil am ODER-Glied 20 wegen des Fehlens eines Übertragungsaiisgangsbefehls über das Negationsglied 21 an beiden Eingängen des Exclusiv-ODER-Gliedes 20 ein Befehl erscheint, denn bei negativem Gesamtergebnis wird der zweite Eingang dieses ODER-Gliedes ebenfalls angesteuert. Die Pseudotetraden-Korrekturstufe 19 weist daher den anstehenden Operanden als richtiges Ergebnis aus, das durch den Ausgang C- vom Leitwerk 10, wie zuvor beschrieben, negativ angezeigt wird.

Ist eine Aufgabe — A - B zu lösen, d. h. eine negative Summierung durchzuführen, dann unterscheidet sich diese Aufgabe im Prinzip nicht von den zuvor erläuterten Additionsaufgaben. Unterschiedlich ist lediglich die Anzeige wegen des negativen Ergebnisses. Das Leitwerk 10 erzeugt bei einer derartigen Aufgabe am Ausgang Seinen Befehl, der in der Eingangsaddierstufe 15 die Addition von 6 für die Erzeugung des Übertrages bewirkt. Dieser Befehl 5 entsteht, wie eingangs schon erläutert, dadurch, daß das ODER-Glied 25 bei Vorzeichengleichheit der Operanden A — , B-keinen Befehl abgibt, was über das Negationsglied 27 einen Befehl für den Ausgang S zu Folge hat. Gleichzeitig wird aber, wenn beide Operanden ein negatives Vorzeichen aufweisen, das UND-Glied 26 angesteuert, das seinerseits das ODER-Glied 30 zur Ausgabe eines Befehls C- für die Anzeige eines negativen Resultates beeinflußt.

Da das erfindungsgemäße Parallel-Addierwerk im Vergleich zu dem im Stand der Technik beschriebenen Parallel-Addierwerk sich nicht nur durch geringeren Aufwand, sondern auch durch die Möglichkeit auszeichnet, sämtliche Rechenoperationen ausführen zu können, ist es möglich, dieses Rechenwerk ohne Einschränkungen universell einzusetzen.

Hierzu 2 I)IaU Zeichnungen

Claims

Patentansprüche:

1. Dezimaler Parallel-Addierer/Subtrahierer, der je Dezimalstelle eine Eingangsaddierstufe für den ersten Operanden und eine Eingangskomplementierstufe für den zweiten Operanden aufweist, die in einer Hauptaddierstufe und einer nachgeschalteten, vom negierten Übertragsausgang der Hauptaddierstufe angesteuerten Pseudotetraden-Korrekturstufe m verarbeitet werden, dadurch gekennzeichnet, daß der erste Operand (A) von der einen ersten Steuereingang (S) aufweisenden Eingangsaddierstufe (15) und der zweite Operand (B) von der einen zweiten Steuereingang (D) aufweisenden ■■ Eingangskomplementierstufe (16) direkt zur Hauptaddierstufe (17) geführt ist, und daß der Ausgangsoperand der Hauptaddierstufe (17j über eine von einem dritten Steuereingang (N) beeinflußbare Komplementierstufe (18) zu der Pseudotetraden- u Korrekturslufe (19) gelangt, die über ein ODER-Glied (20) vom negierten Übertragsausgang (üjaer Hauptaddierstufe (17) oder vom dritten Steuereingang (N) angesteuert ist, wobei ein sämtlichen Dezimalstellen zugeordnetes Leitwerk (10)

a) bei Vorzeichengleichheit der Summanden (A, B) den ersten Steuereingängen (S) der Eingangsaddierstufen (15) einen Befehl zuführt, wodurch der Operand des anstehenden Summanden (A) zur Erzeugung eine?; Übertragsausganges in der .u Hauptaddierstufe (17) um 6 vermehrt wird,

b) bei Vorzeichenungleichheit der Summanden (A, B) die zweiten Steucreingänge (D) der Eingangskomplementierstufen ansteuert, wodurch die Hauptaddierstufe (17) jeder Dezimalstelle das Komplement vom Operanden des anstehenden Summanden (ßjernält,

c) bei Vorzeichenungleichheit der Summanden (A, B) und betragsmäßig größerem Subtrahend (B) als der Minuend (A) den dritten Steuereingän- κ gen (TVj einen Befehl zuführt, der einerseits zur Ansteuerung der Komplementierstufe (18) und andererseits zur Anzeige eines negativen Ergebnisses dient und

d) bei Vorzeichenungleichheit der Summanden (A, ι. B)und betragsmäßig größerem Minuend (A) ak der Subtrahend (B) vom Übertragsausgang (ü_a) der höchsten Dezimalstelle (11) einen Befehl erhält, wodurch der Übertragseingang (U₁.¹) der ersten Dezimalstelle zur Erhöhung des anste- ·<> henden Summanden um 1 angesteuert wird.

2. Dezimaler Parallel-Addierer/Subtrahierer nach Anspruch 1, dadurch gekennzeichnet, daß das Leitwerk(10)die negativen Vorzeichensignale(A-) und fß-^der Summanden (A, B)als Eingangssignale für ein ODER-Glied (25) erhält, dessen Ausgang einerseits direkt den Befehl zur Ansteuerung der zweiten Steuereingänge (D^ liefert und andererseits über ein Negationsglied (27) den Befch! zur Ansteuerung der ersten Steuereingänge ^erzeugt. ··"

3. Dezimaler Parallel-Addierer/Subtrahierer nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Ausgang des ODER-Gliedes (25) im Leitwerk (10) einen Eingang eines mit seinem Ausgang (if) den Übertragseingang (U₁-¹) der Hauptaddierstufe (17) der ersten Dezimalstule ansteuernden UND-Gliedes (28) beeinflußt, dessen zweiter Eingang mit einem vom Übertragseingang (H₁₁") der höchsten Dezimal-

slufe angesteuerten Eingang (ü") verbunden ist.

4. Dezimaler Parallel-Addierer/Subtrahierer nach einem der Ansprüche I bis 3, dadurch gekennzeichnet, daß der Ausgang des ODER-Gliedes (25) im Leitwerk (10) einen Eingang eines mit seinem Ausgang die dritten Steuereingänge (N) beeinflussenden UND-Gliedes (29) ansteuert und daß der zweite Eingang dieses UND-Gliedes (29) über ein Negationsglied (31) mit dem Eingang (ü") verbunden ist.

5. Dezimaler Parallel-Addierer/Subtrahierer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Ausgang des UND-Gliedes (29) einen Eingang eines an seinem Ausgang einen Befehl (C-) liefernden ODER-Gliedes (30) zur Anzeige eines negativen Ergebnisses ansteuert und daß der zweite Eingang dieses ODER-Gliedes (30) durch den Ausgang eines UND-Gliedes (26) beeinflußt ist, das als Eingangssignale die Vorzeichensignale (A -) und (B-) der Summanden (A, B) erbäJt.