DE1080329B - Binaerer Halbaddierer und aus binaeren Halbaddierern aufgebauter, parallel wirkender Volladdierer - Google Patents
Binaerer Halbaddierer und aus binaeren Halbaddierern aufgebauter, parallel wirkender VolladdiererInfo
- Publication number
- DE1080329B DE1080329B DEN17073A DEN0017073A DE1080329B DE 1080329 B DE1080329 B DE 1080329B DE N17073 A DEN17073 A DE N17073A DE N0017073 A DEN0017073 A DE N0017073A DE 1080329 B DE1080329 B DE 1080329B
- Authority
- DE
- Germany
- Prior art keywords
- adder
- transistor
- current
- resistor
- carry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
- G06F7/506—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
- G06F7/502—Half adders; Full adders consisting of two cascaded half adders
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
DEUTSCHES
Die Erfindung betrifft einen binären Halbaddierer sowie einen aus binären Halbaddierern aufgebauten,
parallel wirkenden Volladdierer, bei dem jeder Halbaddierer zwei Eingangsklemmen, denen die Eingangssignale in Form von Strom oder keinem Strom zugeleitet
werden, und zwei Ausgangsklemmen besitzt, welche die partielle Summe bzw. den partiellen Übertrag, gleichfalls
in Form von Strom oder keinem Strom, liefern.
Es ist bekannt, unter anderem aus dem Buch von R.K.Richards: »Arithmetic Operations in Digital ι ο
Computers«, daß ein binärer Halbaddierer die Funktionen eines sogenannten exklusiven »Oder«-Tores (zum Erzeugen
der partiellen Summe ~xy -\- xy) und eines »Und«-Tores
(zum Erzeugen des partiellen Übertrages xy) erfüllen muß. Auch wurde im erwähnten Buch die Art und Weise
beschrieben, wie ein Volladdierer aus zwei Halbaddierern aufgebaut werden kann. Die Erfindung beabsichtigt,
einen besonders schnell arbeitenden, mit Transistoren versehenen Halbaddierer zu schaffen.
Der Halbaddierer nach der Erfindung weist das Kennzeichen auf, daß die erste Eingangsklemme über
einen Widerstand, der gegebenenfalls den Wert 0 haben kann, mit der Emitterelektrode eines ersten Transistors
und auch ohne einen Widerstand mit der Basiselektrode eines zweiten Transistors verbunden ist, daß die zweite
Eingangsklemme über einen Widerstand, der nie den Wert 0 haben kann, mit der Emitterelektrode des zweiten
Transistors und auch ohne einen Widerstand mit der Basiselektrode des ersten Transistors verbunden ist, daß
die Emitterelektrode des ersten Transistors über einen Widerstand mit einer zusätzlichen Klemme und die
Emitterelektrode des zweiten Transistors über einen Widerstand mit einer zusätzlichen Klemme verbunden
ist, die gegebenenfalls mit der zuerst genannten zusätzlichen Klemme zusammenfallen kann, wobei die zuletzt
genannten Widerstände größer als die zuerst genannten Widerstände sind, daß die Kollektorelektroden der
Transistoren gemeinsam mit der ersten Ausgangsklemme verbunden sind, und daß die Emitterelektroden der
Transistoren gleichzeitig über halbleitende Schaltelemente mit der zweiten Ausgangsklemme verbunden sind.
Die Erfindung wird an Hand der Zeichnung beispielsweise näher erläutert. Es zeigt:
Fig. 1 den Aufbau eines Volladdierers aus zwei Halbaddierern,
Fig. 2 ein erstes Beispiel eines Halbaddierers nach der Erfindung,
1?%.3 ftva. zweites Beispiel eines Halbaddierers nach
der Erfindung,
Fig. 4 einen Volladdierer, der aus einem Halbaddierer nach Fig. 2 und einem Halbaddierer nach Fig. 3 aufgebaut
ist,
Fig. 5 und 6 das Prinzip des Überspringens des Übertrags,
und aus binären Halbaddierern
aufgebauter, parallel wirkender
Volladdierer
Anmelder:
N. V. Philips' Gloeilampenfabrieken,
Eindhoven (Niederlande)
Eindhoven (Niederlande)
Vertreter: Dr. rer. nat. P. Roßbach, Patentanwalt,
Hamburg 1, Mönckebergstr. 7
Hamburg 1, Mönckebergstr. 7
Beanspruchte Priorität:
Großbritannien vom 12. August, 18. August,
30. Dezember 1958 und 29. Mai 1959
30. Dezember 1958 und 29. Mai 1959
Leonard Peter Morgan, South Godstone, Surrey,
John Anthony Weaver, Crawley Down, Sussex,
und Denis Brian Jarvis, Reigate, Surrey
(Großbritannien),
sind als Erfinder genannt worden
sind als Erfinder genannt worden
Fig. 7 einen mit einem »Oder«-Tor kombinierten
Halbaddierer zur Anwendung überspringender Überträge,
Fig. 8 ein weiteres Detail der Schaltung zur Anwendung
überspringender Überträge.
In Fig. 1 ist der Aufbau eines binären Volladdierers aus zwei binären Halbaddierern I und II dargestellt. In
dieser Figur bezeichnen %i und y<
Informationen, die der i-ten Zifferstelle der zu addierenden Zahlen χ und y
entsprechen, und Ci_1;j bezeichnet eine Information, die
dem aus der Addition an der vorhergehenden Zifferstelle resultierenden Übertrag entspricht. Die Informationen
Xi, Vi, Ci-lti sind die Eingangsinformationen des Volladdierers.
Der Volladdierer liefert als Ausgangsinformationen die Informationen st und Cj1J+1, welche die Ziffer
an der i-ten Zifferstelle der Summe s = χ +y der beiden
Zahlen χ und y und den aus der Addition an der z-ten
Zifferstelle resultierenden Übertrag ergeben.
Der Halbaddierer I empfängt die Informationen x% und
yi und bildet daraus nach dem Boole-algebraischent
909 787/197
Verfahren die Hilfsinfofmationen seiner Basiselektrode, so daß dieser Transistor strom-
,_ — , — führend wird, jedoch macht die Basiselektrode des
S,- — Xi yi + Xi yl Transistors 2 positiv gegenüber seiner Emitterelektrode,
und so daß der zuletzt genannte Transistor gesperrt wird. Die
) 5 Spannung E muß nun so hoch sein, daß in diesem Falle
die Basiselektrode des Transistors 8 positiv gegenüber
Der Halbaddierer II empfängt die Information Ci-lti der Emitterelektrode ist. Für den Transistor 9 gilt dann
und vom Halbaddierer I die Informationen s'· und bildet dasselbe in verstärktem Maße. Die Transistoren 8 und 9
daraus die Informationen sind hierdurch gesperrt. Folglich liefert in diesem Falle
„ _ _ , _ ίο die Ausgangsklemme 5 einen Strom, aber die Ausgangs-
s. -SiCi-^i +std-u klemme 6 liefert keinen Strom. Ist die Spannung des
und Emgangsstrom.es an der Klemme 3 mit υ und der Wert
c", + I =SfCi._1)i. des Stromes mit i bezeichnet, so ist also E>v—rxi.
Schließlich ist _ Wegen der Symmetrie der Schaltungsanordnung liefert
, „ · X5 auch im Falle χ = 0, y = 1 die Ausgangsklemme 5
st = S1, Ci3I+1 = c„; + 1 + cui + 1. einen Strom, aber die Ausgangsklemme 6 keinen Strom.
Falls χ = y = 1, d. h. wenn die beiden Eingangsklemmen
Die Werte sj und st" werden als partielle Summen und 3 und 4 einen Strom empfangen, so sind die beiden
die Werte c'iii + l und c", + I als partielle Überträge bezeich- Transistoren 1 und 2 gesperrt, jedoch die beiden Trannet,
ao sistoren 8 und 9 stromführend, was wie folgt einzusehen
Jeder Halbaddierer läßt sich aus einem exklusiven ist: Infolge der an den Widerständen^ und r% auftretenden
»Oder«-Tor EO (welches die Information s' bzw. s" bildet) Spannungen haben die Basiselektroden der Transistoren 1
und einem »Und«-Tor A (welches die Information C1^ + 1 und 2 eine positive Spannung gegenüber ihren Emitterbzw,
ο'/ί + ι bildet) aufbauen. elektroden, so daß diese Transistoren gesperrt sind. Wenn
Fig. 2 zeigt das Schaltbild eines mit Transistoren ver- as die Transistoren 8 und 9 gleichfalls gesperrt wären
sehenen Halbaddierers mit Eingangsklemmen 3 und 4 und (z. B. durch eine hinreichend hohe Spannung für E), so
Ausgangsklemmen 5 und 6. Das exklusive »Oder«-Tor würden die Emitterelektroden der Transistoren 8 und 9
besteht aus den pnp-Transistoren 1 und 2 und den Wider- praktisch die Spannung ν annehmen. Durch eine solche
ständen T1, r2, ra, r4. Das »Und«-Tor besteht aus zwei Wahl von E, daß ν
> E > υ—rxi, würde bei Abwesenheit
weiteren Transistoren 8 und 9. Die Emitterelektroden 30 eines Stromes durch die Transistoren 8 und 9 somit eine
der Transistorenpaare 1, 8 und 2, 9 sind miteinander diese Transistoren stromführend machende Spannung
verbunden. Die Emitterelektroden der Transistoren 1 zwischen der Emitterelektrode und der Basiselektrode
und 8 sind weiterhin über den Widerstand rx mit der herrschen. Dies bewirkt einen Strom durch die Tran-Eingangsklemme
3 und über den Widerstand r3 mit einer sistoren 8 und 9, aber dieser Strom erniedrigt gleichzeitig
zusätzlichen Klemme 7 verbunden, die an einen Punkt 35 die stromführendmachende Spannung zwischen der
konstanten Potentials gelegt ist. Die Emitterelektroden Emitterelektrode und der Basiselektrode. Der Transistor
der Transistoren 2 und 9 sind über den Widerstand r2 wird sich also entsprechend des (sehr hohen) inneren
mit der Eingangsklemme 4 und über den Widerstand r4 Widerstandes der Stromquelle und seiner Eigenbelastung
mit der Klemme 7 verbunden. Die Basiselektrode des auf einen niedrigen Strom einzusteEen. Durch eine richtige
Transistors 1 ist mit der Eingangsklemme 4 und die 40 Bemessung kann erreicht werden, daß der Strom durch
Basiselektrode des Transistors 2 ist mit der Eingangs- jeden der Transistoren 8 und 9 im Falle χ = y = 1 etwa
klemme 3 verbunden. Die Kollektorelektroden der Tran- gleich 1Z2 i ist. Infolgedessen gilt, daß für χ = y == 1 die
sistorenlund2sindgemeinsammitderAusgangsklemme5 Ausgangsklemme 5 keinen Strom, jedoch die Ausgangsund
die Kollektorelektroden der Transistoren 8 und 9 klemme 6 einen Strom liefert. Die Schaltung wirkt also
sind mit der Ausgangsklemme 6 verbunden. Schließlich 45 tatsächlich als binärer Halbaddierer. Vorzugsweise werden
sind die Basiselektroden der Transistoren 8 und 9 ge- die Widerstände /3 und r4 größer als die Widerstände rx
meinsam mit einer zweiten zusätzlichen Klemme 10 und r2 gewählt, damit der Strom durch die Widerstände r3
verbunden. und rit welcher als Verlust zu betrachten ist, auf ein
Angenommen wird, daß der Wert 1 eines Eingangs- Mindestmaß beschränkt wird. Brauchbare Schaltelemente
oder Ausgangssignals einem Strom der Stärke i entspricht 50 sind: rx = r2 = 120 Ω, rs = r4 = 220 Ω; Transistoren: O C 44
und der Wert 0 dieser Signale keinem Strom entspricht. oder OC 170; i = 10 mA, E — etwa 3 V.
Weiterhin wird angenommen, daß die Eingangsströme Es ist möglich, einen Volladdierer auf die in Fig. 1
auf einem niedrigen positiven Spannungspegel gegen Erde dargestellte Weise aus zwei Halbaddierern der in Fig. 2
liegen. Die Klemme 7 kann dann geerdet und die Klem- dargestellten Art aufzubauen, aber ein solcher VoIl-
me 10 kann mit einer niedrigen positiven Spannungsquelle 55 addierer würde folgende Nachteile haben:
verbunden sein. Für eine befriedigende Wirkung der 1. Wenn der Voßaddierer einen Übertrag weitergeben
Schaltung muß die Spannung E dieser Spannungsquelle muß (Fälle xt =· 1, y% =0, C^1,« = 1 oder x% = 0, yt = 1,
den nachstehend noch anzugebenden Anforderungen ci_Xti = 1 oder X1 = yi = Ci^1J = 1), so muß dieser
entsprechen. Übertrag im Halbaddierer II einen Widerstand (^1) und
Die Wirkungsweise der Anforderung ist wie folgt: 60 einen Transistor (8) passieren, was eine gewisse VerWenn
χ = y = 0, keine der Eingangsklemmen 3 und 4 zögerung mit sich bringt.
empfängt einen Eingangsstrom, und die Ausgangs- 2. Der von der Ausgangsklemme 5 des Halbaddierers II
klemmen 5 und 6 können daher auch keinen Ausgangs- gelieferte Ausgangsstrom (entsprechend dem dem nächsten
strom liefern. Wenn χ — 1, y = 0, d, h. wenn die Ein- Volladdierer zu liefernden Übertrag) hat einen etwa 3 V
gangsklemme 3 Strom empfängt, jedoch die Eingangs- 65 höheren Spannungspegel als der dem eingehenden Überklemme
4 keinen Strom empfängt, so ist der Tran- trag entsprechende Strom.
sistor 1 stromführend, aber die übrigen Transistoren 2, Diese beiden Nachteile lassen sich dadurch vermeiden,
8 und 9 sind dann gesperrt, was wie folgt einzusehen ist: daß der Halbaddierer II mit der in Fig. 3 dargestellten
Die am Widerstand rx auftretende Spannung macht die Schaltung versehen wird. Diese Schaltung weicht von
Emitterelektrode des Transistors 1 positiv gegenüber 70 der nach Fig. 2 darin ab, daß der Widerstand rx den
5 6
Wert 0 hat, daß die Transistoren 8 und 9 durch Übertragssignals über m Stufen, so ist eine Zeitersparnis
Dioden 11 und 12 ersetzt sind und daß die zusätzliche erzielt.
Klemme 7 über eine Haltediode (»clamping diode«) 14 Fig. 6 zeigt die logischen Elemente, welche zum Bemit
der Klemme 15 einer SpanEungsquelle mit einer wirken der Erleichterung des überspringenden. Über
spannung—E und gleichzeitig mit einer Klemme 13 einer S träges erforderlich sind. Sie besitzen einen »Oder«-Kreis
Spannungsquelle mit einer noch etwas niedrigeren zum Prüfen der Ziffereingänge jeder Stufe und einen
Spannung verbunden ist. Die Diode 14 begrenzt die ne- »Und«-Kreis zum Erzeugen eines Übertragssignals, wenn
gative Spannung der Klemme 7 und demnach den über dieser die maximale Anzahl (m) von Eingängen empfängt,
diese Klemme aus der Schaltung heraustretenden Dieses Übertragssignal wird nur dann auf den nächsten
Strom ix. Die Geschwindigkeit läßt sich noch etwas io Abschnitt weitergegeben, wenn gleichfalls ein Übertragsweiter
erhöhen durch Anwendung einer Induktivität 16 eingang vom vorhergehenden Abschnitt besteht; dies
in Reihe mit einer Diode 17 (s, Fig. 4). wird mittels einer weiteren »Und«-Schaltung mit zwei
Brauchbare Schaltelemente sind Ir1 =0 Ω, r2 = 120 Ω, Eingängen festgestellt, und es ist möglich, diese »Und«-
rs= 470 Ω, ^4 = 330 Ω, S1=^OJSV; Transistoren: Schaltung mit der w-Und-Schaltung zu einer einzigen
OC 770; i = 10mA; Dioden: Sihciumdioden mit einer 15 »Und«-Schaltung mit (m +1) Eingängen zu kombinieren.
Vorwärtsspannung von 0,5 V bei S mA und einer maxi- Der letzte »Oder«-Kreis läßt ein Übertragssignal nach
malen Gegenspannung von 6 V. dem nächsten Abschnitt passieren, wenn dieses aus der
Fig. 4 zeigt die Schaltanordnung eines solchen Voll- Verspringeinheit oder aus einer der vorhergehenden
addierers. Stufen innerhalb des Abschnitts herrührt.
Die Geschwindigkeit der Recheneinheit läßt sich durch 20 Die Stufen sind schematisch in a- und δ-Halbaddierer
Anwendung des Prinzips des überspringenden Übertrages entsprechend denen nach Fig. 2 aufgeteilt. Weiterhin ist
noch weiter erhöhen. die schnelle Weitergabeleitung von Fig. 5 (wobei Gleich-Bei
dieser Technik wird die Recheneinheit in Ab- richter D1 benutzt werden) durch die Leitung P wiederschnitte
je mit η Zifferstellen unterteilt. Jeder Abschnitt gegeben.
besitzt Mittel zum Prüfen der Eingangsinformationen 25 Die »Oder«-Schaltungen zum Prüfen des Eingangs einer
zwecks Feststellung des Zustandes, in dem ein Übertrags- einzelnen Stufe können aus Gleichrichtern (z. B. Spitzen-
stromsignal durch den ganzen Abschnitt hindurch und kontaktdioden) 39, 31, 32 und einem der Aufzählstufe
weiterhin nach dem nächsten Abschnitt weitergegeben nach Fig. 3 zugeordneten Transistor T7 (Fig. 7) be-
werden muß. (Es ist leicht nachweisbar, daß dieser Zu- stehen. Die Wirkungsweise der Schaltungsanordnung ist
stand auftritt, jeweils wenn wenigstens ein Zifferein- 30 wie folgt: Wenn ein Ziffereingangsstrom in ist, nimmt
gang 1 für jede Stufe besteht.) Das Auftreten dieses Zu- das Potential im Punkt 34 zu, 31 ist stromführend und
Standes bewirkt, daß ein Übertragssignal unmittelbar läßt einen Strom J3 durch (wobei J3 beträchtlich kiemer
nach dem nächsten Abschnitt weitergegeben wird. ist als in). Darauf folgt das Potential in 35 dem in 34, und
Dieses Verfahren wird an Hand der Fig. 5 bis 8 näher 33 wird gesperrt. Ebenso wird 33 gesperrt, wenn die
beschrieben. 35 beiden Ziffereingänge in und %' vorhanden sind. Die Lei-
Ein parallel wirkender, binärer Addierer mit η Zitier- tung 36 verbindet die Emitterelektroden sämtlicher
stellen ist in Fig. S dargestellt. Von außerhalb des Ad- Transistoren 33 des Abschnittes.
dierers liegenden Kreisen aus gibt es zwei Eingänge, die Fig. S zeigt ein Beispiel der »Und«-Kreise ttnd den
entsprechende Ziffern der beiden zu addierenden binären letzten »Oder«-Kreis der Einheit zum Überspringen des
Zahlen wiedergeben, und einen Ausgang jeder Stufe, der 40 Übertrags, welcher auf jeden Abschnitt von m Stufen
die Ziffern ihrer Summe wiedergibt. Es gibt auch einen folgt. Leitung 36 ist die Fortsetzung der Leitung 36 von
Übertragseingang nach jeder Stufe von der vorher- Fig. 7, und Gleichstromquellen werden Ströme J4, J5, J6
gehenden Stufe und einen Übertragsausgang nach der entnommen. Wenn keiner der Ziffereingänge nach einem
nächsten Stufe. Abschnitt gleich 1 ist, so wird der Strom J4 unter den
Wenn der Übertrag der Stufe (k—1) gleich 1 ist und 45 verschiedenen Transistoren 33 verteilt, jedoch wenn weeine
der Eingangsziffern nach der Stufe k gleich 1 ist, so nigstens ein Eingang nach jedem der m Stufen gleich 1
ist der Übertragsausgang der Stufe k gleich 1. Wenn der ist, se- sind sämtliche Punkte 35 positiver als das Poten-Übertragseingang
gleich 1 ist und die beiden Zifferein- tial E2, und 40 läßt einen Strom J4 durch,
gänge gleich 1 sind, gibt es gleichfalls einen Übertrags- Der Pegeländerungsteil der Schaltung ist links von der
ausgang von 1. Wenn der ÜbertFägseingang zur Stufe k 50 senkrechten gestrichelten Linie dargestellt,
gleich 1 und wenigstens einer der Ziffereingänge gleich 1 Hinsicittlich dieses Teiles tritt das direkte Übertragsist, so ist also der Übertragsausgang der Stufe k gleich 1. signal vom vorhergehenden Abschnitt in die Übertrags-Daraus
folgt, daß, wenn es einen Übertragseingang von Überspringeinheit über die Leitung 41. Die Transistoren
1 zur Stufe k gibt und wenigstens ein Ziffereingang in 42, 43, 44 regenerieren dieses Signal und stellen den
sämtlichen Stufen k, k-\-l, k-\-2 und Ä-f-3 gleich 1 ist, 55 Spannungspegel des als Übertragsstromquelle dienenden
ein Übertragsausgang von 1 der Stufe k+3 her vor- Transistors 44 wieder her. Wenn kein Strom in der Leihanden
ist. Es könnte also ein Überfragseingang direkt tung 41 fließt, ist das Potential in 45 negativ gegenüber
zu Stufe k-\-4 geleitet werden (neben zur Stufe k), wo- dem Potential E3 (dadurch, daß I7>I6 gemacht wird),
durch eine beträchtliche Zeitersparnis auftritt. und es fließt durch den Transistor 43 ein Strom J5. Wenn
Die η Stufen werden in Abschnitten geordnet, und ein- 60 ein Übertragsstrom ie in der Leitung 41 fließt und ic
fachheitshalber wird angenommen, daß jeder Abschnitt derart ist, daß J6+ic>J7, so ist das Potential in 45
die gleiche Anzahl m Stufen enthält. Es kann nun eine positiv gegenüber E2, und der Strom J5 kann durch 44
Erleichterung zugefügt werden, um die Ziffereingänge fließen und der Übertragseingangsstrom für den nächsten
nach jedem Abschnitt zu prüfen und festzustellen, ob ein Abschnitt werden. Die Induktivität 46 beschleunigt die
Übertragseingang von 1 zur Stufe 1 weitergegeben und 65 Umschaltung des Stromes von 43 auf 44. Die Verwendung
als Ausgang von 1 von der Stufe m her erscheinen würde, des Transistors 43 hat den Vorteil, daß die Stabilität der
und bejahendenfalls, wenn der Übertragseingang gleich 1 Spannungsleitungen nicht so kritisch ist wie bei den beist,
direkt einen Übertragseingang zum nächsten Ab- kannten Potentialverteilvorrichtungen. Weiterhin ist
schnitt zu erzeugen. Wenn die Zeit zur Prüfung und Er- sehr wenig Spannungsänderung an der Leitung 41 erzeugung
kürzer ist als die Zeit für die Weitergabe des 70 forderlich.
Die Überspringerleichterung wird durchTransistoren 47,
48, 40, 48 bewirkt. Wenn ein Übertrag den nächsten Abschnitt überspringen muß, werden sämtliche mit der
Leitung 36 des nächsten Abschnitts (ausgenommen 40) verbundenen Transistoren gesperrt, und es fließt also der
konstante Strom I4 durch 40. Wenn es einen Übertrag
vom vorhergehenden Stufenabschnitt gibt, so wird dieser
Strom durch 47 und von dort zum Punkt 41 der nächsten Pegeländerungseinheit geleitet. Im übrigen fließt ein
etwa durch 40 passierender Strom durch 48. Das Potential wird positiv gegenüber E2 gemacht, wenn es einen
Übertragsausgang vom vorhergehenden Abschnitt gibt. Dadurch wird der Strom vom Transistor 40 durch
den Transistor 47 (und eine weitere Leitung 41) zur nächsten Pegeländerungseinheit geleitet, wobei der
nächste Stufenabschnitt übersprungen wird.
Das letzte »Oder«-Tor nach Fig. 6 wird dadurch erzielt,
daß die Eingänge des »Übertrags« und der Leitungen 41 an der Emitterelektrode des Transistors 42 kombiniert
werden. Die Ströme I6 und I5 werden derart gewählt,
daß bis zwei Stromeinheiten dem Transistor 42 zugeführt werden können; der einzige Effekt ist, daß die Basiselektrode
von 43 positiver gewählt wird.
Die Pegeländerungseinheit leitet eine Verzögerung von etwa 50 ταμ Sek. ein, so daß mit Abschnitten von sechs
Stufen der Übertrag in weniger als 1 ,aSek. über 52Stufen
weitergegeben werden kann. Dies ist aber nur die Weitergabezeit für eine Eins; die zur Weitergabe einer Null
erforderliche Zeit, nachdem eine Eins weitergegeben worden ist, beträgt noch 2//.Sek. Es gibt verschiedene
Weisen, um dies zu überwinden, von denen eine darin besteht, daß der Strom I5 ausgeschaltet wird, wenn die
Eingangsregister gewechselt werden.
Claims (8)
1. Binärer Halbaddierer mit zweiEingangsklemmen, denen die Eingangssignale in Form von Strom oder
keinem Strom zugeführt werden, und zwei Ausgangsklemmen, welche die partielle Summe bzw. den partiellen
Übertrag, gleichfalls in Form von Strom oder keinem Strom, liefern, dadurch gekennzeichnet, daß
die erste Eingangsklemme (3) über einen Widerstand (T1), der gegebenenfalls den Wert 0 haben kann,
mit der Emitterelektrode eines ersten Transistors (1) und gleichzeitig ohne einen Widerstand mit der
Basiselektrode eines zweiten Transistors (2) verbunden ist, daß die zweite Eingangsklemme (4) über einen
Widerstand (r2)> der nie den Wert 0 haben kann, mit
der Emitterelektrode des zweiten Transistors (2) und gleichzeitig ohne einen Widerstand mit der Basiselektrode
des ersten Transistors (1) verbunden ist, daß die Emitterelektrode des ersten Transistors über
einen Widerstand (r3) mit einer zusätzlichenKlemme (7)
und die Emitterelektrode des zweiten Transistors (2) über einen Widerstand (^4) mit einer zweiten zusatzliehen
Klemme verbunden ist, die gegebenenfalls mit der zuerst genannten zusätzlichen Klemme
zusammenfallen kann, wobei die zuletzt genannten Widerstände (rs, r4) größer als die zuerst genannten
Widerstände [T1, r2) sind, daß die Kollektorelektroden
der Transistoren gemeinsam mit der ersten Ausgangsklemme (5) verbunden sind und daß die Emitterelektroden
der Transistoren gleichzeitig über halbleitende Schaltelemente (8, 9 oder 11, 12) mit der
zweiten Ausgangsklemme (6) verbunden sind.
2. Binärer Halbaddierer nach Anspruch 1, dadurch gekennzeichnet, daß die halbleitenden Schaltelemente
Transistoren (8, 9) sind, deren Emitterelektroden mit den Emitterelektroden der zuerst genannten Transistoren
verbunden sind, deren Kollektorelektroden mit der zweiten Ausgangsklemme (6) verbunden sind und
deren Basiselektroden mit einer zweiten zusätzlichen Klemme (10) verbunden sind.
3. Binärer Halbaddierer nach Anspruch 1, dadurch gekennzeichnet, daß die halbleitenden Schaltelemente
Dioden (11,12) sind.
4. Binärer Halbaddierer nach Anspruch 3, dadurch gekennzeichnet, daß eine der Eingangsklemmen (3)
ohne Widerstand (^1 = 0) mit der Emitterelektrode
des betreffenden Transistors und der Diode verbunden ist.
5. Binärer Volladdierer, dadurch gekennzeichnet, daß er aus einem Halbaddierer nach Anspruch 2 und
einem Halbaddierer nach Anspruch 4 aufgebaut ist, bei dem die Eingangsklemme des Halbaddierers nach
Anspruch 4, die ohne einen Widerstand mit der betreffenden Emitterelektrode verbunden ist, gleichzeitig
die Eingangsklemme des binären Volladdierers ist und dazu bestimmt ist, ihm den Übertrag zuzuleiten.
6. Binärer, parallel wirkender Addierer, der aus Addierern nach Anspruch 5 aufgebaut ist, dadurch gekennzeichnet, daß der Addierer in Abschnitte unterteilt
ist, die je eine Anzahl Volladdierer enthalten, wobei jeder Volladdierer ein »Oder«-Tor, welches
angibt, ob unter den aufzuzählenden Ziffern wenigstens eine Ziffer 1 vorkommt, und ein »Und«-Tor
besitzt, welches angibt, daß sämtliche »Oder«-Tore wenigstens eine Eins festgestellt haben und daß auch
der dem Abschnittseingang zugeleitete Übertrag eine Eins ist.
7. Addierer nach Ansprüche, dadurch gekennzeichnet, daß das »Und«-Tor aus einem ersten »Und«-
Tor, dem die von den »Oder«-Toren der Volladdierer des Abschnittes gelieferten Informationen zugeleitet,
werden, und einem zweiten »Und«-Tor besteht, dem der dem Abschnittseingang zugeleitete Übertrag und
die vom ersten »Und-«Tor gebildete Information zugeführt werden.
8. Addierer nach Anspruch 7, dadurch gekennzeichnet, daß zwischen je zwei Abschnitten eine
Schaltung vorgesehen ist, die dazu dient, den dem Übertrag. entsprechenden Strom auf den richtigen
Spannungspegel zu bringen.
Hierzu 2 Blatt, Zeichnungen
© 909 787/197 4.60·
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB3074639X | 1958-08-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1080329B true DE1080329B (de) | 1960-04-21 |
Family
ID=10921155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEN17073A Pending DE1080329B (de) | 1958-08-12 | 1959-08-08 | Binaerer Halbaddierer und aus binaeren Halbaddierern aufgebauter, parallel wirkender Volladdierer |
Country Status (3)
Country | Link |
---|---|
US (1) | US3074639A (de) |
DE (1) | DE1080329B (de) |
FR (1) | FR1232186A (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL276777A (de) * | 1961-04-04 | |||
GB971554A (en) * | 1961-12-21 | 1964-09-30 | Mullard Ltd | Improvements in or relating to electric logical circuits |
US3448295A (en) * | 1966-07-26 | 1969-06-03 | Gen Instrument Corp | Four phase clock circuit |
DE1574592B1 (de) * | 1966-09-23 | 1972-02-03 | Siemens Ag | Vorrcihtun zur arithmethischen verknuepfung binaerer operanden unter verwendung einer matrix |
US4207534A (en) * | 1978-03-10 | 1980-06-10 | Gte Automatic Electric Laboratories Incorporated | Fast redundant pulse density analyzer |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2995666A (en) * | 1956-10-22 | 1961-08-08 | Lab For Electronics Inc | Exclusive or logical circuit |
-
1959
- 1959-08-05 US US831759A patent/US3074639A/en not_active Expired - Lifetime
- 1959-08-08 DE DEN17073A patent/DE1080329B/de active Pending
- 1959-08-11 FR FR802564A patent/FR1232186A/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3074639A (en) | 1963-01-22 |
FR1232186A (fr) | 1960-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2252371C3 (de) | Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen Feldeffekttransistoren | |
DE2007353B2 (de) | Vielstelliges addierwerk | |
DE1762172B2 (de) | Verknuepfungsschaltung mit stromuebernahmeschaltern | |
DE1942420B2 (de) | Exclusiv-und/oder-schaltung | |
DE1080329B (de) | Binaerer Halbaddierer und aus binaeren Halbaddierern aufgebauter, parallel wirkender Volladdierer | |
DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
DE2137567A1 (de) | Elektronische Verstärkerschaltung zur Anwendung einer Spannung, welche außergewöhnlich hohe Werte annimmt | |
DE2752204A1 (de) | Integrierte schaltung | |
DE1925873A1 (de) | Abtastgenerator | |
DE2522588A1 (de) | Treiberschaltung in komplementaer- feldeffekttransistor-technologie | |
DE3309396A1 (de) | Schaltungsanordnung zur pegelanpassung | |
DE1774831A1 (de) | Schaltung zur alternativen Verwendung als Absolutverstaerker oder Multiplizierer | |
DE1424928B1 (de) | Schaltungsanordnung zum Addieren von durch binaere Signale dargestellten digitalen Informationen | |
DE1537556B2 (de) | Analog digital stufenumsetzer | |
DE1135039B (de) | Kippschaltung mit einem Transistorsystem | |
DE3405809C2 (de) | Ausgangsstufe | |
DE1132968B (de) | Schaltung zur Bildung der íÀOder-AberíÂ-Funktion aus zwei Eingangssignalen | |
DE1044468B (de) | Elektronisches Binaer-Addierwerk | |
DE1147782B (de) | UEbertragsschaltung fuer Parallelrechenwerke | |
DE1101028B (de) | Einrichtung zum Vor- und Rueckwaertszaehlen von zeitlich aufeinanderfolgenden Vorgaengen | |
DE1158291B (de) | Logisches Element zur Ausfuehrung logischer Mehrheitsoperationen | |
DE2721514B1 (de) | Schaltungsanordnung zum Umsetzen eines binaeren Eingangssignals in ein Telegrafiesignal | |
CH376148A (de) | Binärer Halbaufzähler und Verwendung desselben zum Aufbau von binären Vollaufzählern | |
AT226998B (de) | Schieberegister mit Tunneldioden | |
DE3035999A1 (de) | Schaltungsanordnung zum umsetzen eines binaeren eingangssignals in ein telegrafiersignal |