DE2054007A1

DE2054007A1 - Analog Digital Wandler

Info

Publication number: DE2054007A1
Application number: DE19702054007
Authority: DE
Inventors: Robert S. West Paterson N.J. PnIl (V.St.A.)
Original assignee: Singer General Precision Inc
Current assignee: Singer General Precision Inc
Priority date: 1969-11-03
Filing date: 1970-11-03
Publication date: 1971-05-13
Also published as: FR2066938A1; DE2054007C3; FR2066938B1; GB1286069A; SE364834B; IL35253A0; US3678501A; DE2054007B2; IL35253A

Description

Analog-Digital-Wandler

Die vorliegende Erfindung bezieht sich auf schnell ansprechende Analog-Digital-Wandler. Im einzelnen bezieht sich die Erfindung auf einen erweiterbaren, analog programmierten und mit aufeinanderfolgenden Annäherungen arbeitenden analog-digital und digital-analog Wandler.

Es sind bereits Analog-Digital-Wandler bekannt, bei denen an ein Widerstandsnetzwerk eine genau bekannte Spannung angeschlossen ist. Verschiedene Punkte des Widerstandsnetzwerkes repräsentieren dabei Punkte bekannter Bezugspotentiale. Die Ausgangsgrößen von Vergleichsgliedern, die an die bekannten Bezugspotentiale und an das unbekannte Eingangssignal angeschlossen sind, stellen dabei die Größe des unbekannten Signals dar. Wenn zum Beispiel ein Vergleichsglied, das an eine Bezugsspannung von 8 Volt angeschlossen ist, anspricht, dagegen ein Vergleichsglied, das an eine Bezugsspannung von 9 Volt angeschlossen ist, nicht anspricht, so liegt die Größe des unbekannten Eingangssignals zwischen 8 und 9 Volt. Größere Genauigkeit kann mit einer solchen Anordnung in der Weise erreicht werden, daß die Differenz zwischen der unbekannten und der bekannten Spannung als Eingangsspannung für einen zusätzlichen Kreis gleicher Art verwendet wird. In

109820/1889

dem genannten Beispiel trifft dann dieser zweite Kreis eine genauere Festlegung des unbekannten Eingangssignals zwischen den beiden Werten von 8 und 9 Volt.

Der Nachteil einer solchen bekannten Schaltung besteht darin, daß eine große Anzahl von Schaltgruppen erforderlich ist und die IMwandlungsgeschwindigkeit klein ist. Zum Beispiel sind gesonderte Vergleichsglieder für jede Netzwerkgruppe erforderlich und das Durchtesten der folgenden Netzgruppe kann erst erfolgen, nachdem die Testung der vorangegangenen Netzgruppe abgeschlossen ist. Die Dauer der Umwandlung ist daher relativ groß.

In eine Abwandlung der oben beschriebenen Schaltung wird eine Anzahl von binär-gestaffelten Widerständen verwendet, die entweder in Reihe oder parallel geschaltet sind und durch die eine Anzahl von Signalsummierungspfaden gebildet wird zur Bestimmung der Größe des unbekannten Eingangssignals im Wege der fortgesetzten Annäherung. Jeder der Summierungspfade ist mit einem Schalter, z.B. einem Transistor, versehen. An dem einen Anschluß des Schalters liegt ein bekanntes Bezugspotential. Das unbekannte Eingangssignal liegt an dem anderen Anschluß des Schalters, und zwar regelmäßig über einem genau bemessenen Widerstand. Die Betätigung des Schalters hat zur Folge, daß das Eingangssignal mit dem bekannten Bezugssignal verglichen wird, und zwar entweder direkt oder durch einen mit Gewichten versehenen Vergleich. Andere bekannte Methoden zur Analog-Digital-Wandlung verwenden digital . programmierte vorwärts arbeitende Wandler mit fortgesetzten Annäherungen·

Alle diese bekannten Schaltungen verlangen einen grossen Aufwand an digitalen Kontrollmitteln. Diese Kontrollmittel verbrauchen eine erhebliche Leistung, sind von großem Um-

1098 2 0/1889

fange und führen oft zu einer Verschlechterung der Zuverlässigkeit des Wandlers. Außerdem verursachen diese Kontrollschaltmittel häufig ernsthafte Störungen des analogen Eingangssignals, was zu einer verminderten Genauigkeit bzw. zu einem Verlust von Eingangsdaten führt.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Analog-Digital-Wandler zu entwickeln, der im Vergleich zu den bekannten Wandlern relativ klein und einfach ist, weniger Leistung verbraucht und keine digitalen Schaltkreise zur Steuerung der fortlaufenden Annäherungen benötigt.

Zur Lösung dieser Aufgabe wird nach der Erfindung ein Analog-Digital-Wandler mit einer Mehrzahl von in Reihe geschalteten binär-gestaffelten Widerständen vorgeschlagen, der dadurch gekennzeichnet ist, daß ein analoger Programmgeber in Abhängigkeit einer sich ändernden Testspannung an seinen Ausgängen in bestimmter zeitlicher Reihenfolge Ausgangssignale erzeugt, welche die Einspeicherung in die einzelnen Stufen des Datenregisters steuern, daß eine vom Datenregister gesteuerte Wandlereinheit einen bestimmten Strom vom Eingangssignalstrom subtrahiert und daß die Größe dieses subtrahierten Stromes in jedem SchaltZeitpunkt des Umwandlungszyklusses vergrößert wird, falls in dem SchaltZeitpunkt die Differenz aus dem Eingangssignalstrom und der Summe aus dem Teststrom und dem zur Wandlereinheit fließenden Strom größer als Null ist.

Gemäß der Erfindung wird der eben beschriebene Differenzstrom über einen Summenverstärker und ein Vergleichsglied zur Steuerung des Datenregisters und der Wandlereinheit verwendet.

109 8 20/1880

Der ijial og-Di git al-VaQdI er nach der Erfindung ist weiter dadurch gekennzeichnet, daß der analoge Programmgeber aus einer Reihe binär-gestaffelter Widerstände besteht, die von einer konstanten und genau bekannten Bezugsspannung gespeist werden, und daß jeder Widerstandsabgriff auf den einen Eingang eines zugeordneten Differenzvergleichsgliedes gegeben wird, an deren zweiten Eingang die Testspannung angeschlossen ist.

Die Wandlereinheit weist gemäß der Erfindung eine Anzahl binär-gestufter Strompfade auf, von denen jeder aus einer Diode und einem Widerstand besteht, der an die Bezugsspannung angeschlossen ist. In jedem Strompfad sind zwischen Widerstand und Diode zwei weitere Dioden kathodenseitig angeschlossen und die Anoden der einen Diodengruppe sind an die Ausgänge der Flip-Flops des Datenregisters angeschlossen und die Anoden der anderen Diodengruppe sind an die Ausgänge des analogen Programmgebers angeschlossen.

Ein besonderer Vorteil des Analog-Digital-Wandlers nach der Erfindung besteht darin, daß er mit einem weiteren Wandler gleicher Art in Kaskade betrieben werden kann und so eine größere Auflösung des Eingangssignals erreicht werden kann. Ein weiterer Vorteil der Erfindung besteht darin, daß der 'zur Verstärkung des Differenzstromes verwendete Summierungsverstärker keine Sättigungserscheinungen aufweist, wodurch Zeitverzögerungen vermieden werden, die sonst durch das Zurücklaufen des Verstärkers aus dem Sättigungsbereich entstehen.

Anhand des in den Figuren dargestellten Ausführungsbeispiels soll die Erfindung im einzelnen erläutert werden.

Fig. 1 zeigt ein Blockschaltbild der erfindungsgemäßen Schaltung mit den entsprechenden Eingängen und Schal-

109820/1889

tungs einheit en.

In Fig. 2 sind die in Pig. 1 als Blöcke dargestellten Schaltungseinheiten in ihren Einzelheiten dargestellt.

Fig. 3 zeigt Einzelheiten des Summierungsverstärkers, insbesondere die Wirkungsweise seiner Gegenkopplung.

In Fig. 4 ist der funktionelle Verlauf des Verstärkungsfaktors des Summierungsverstärkers abgebildet.

Fig. 5 zeigt ein Zeitdiagramm zur Charakterisierung der Funktionsabläufe in dem analogen Programmgeber.

Wie Fig. 1 zeigt, wird ein unbekanntes analoges Spannungssignal 11 auf den Eingang 12 gegeben. Der Eingang 12 ist über einen Eingangswiderstand 13 mit dem Widerstandswert fi. an den Punkt 14 angeschlossen. Die unbekannten Spannungssignale sind unipolare, positive Gleichspannungen, von einer beispielsweise zu erwartenden Variationsbreite von O bis 5 Volt.

Über einen zweiten Eingang 17 wird eine Bezugsspannung 16 eingespeist, die über die Leitungen 18 und 19 auf einen analogen Programmgeber 20 gegeben wird. Die Bezugs spannung 16 versorgt den Programmgeber 20 mit negativen, unipolaren und genau bekannten Gleichspannungswerten. Die Polarität der Bezugsspannung ist vorzugsweise entgegengesetzt zu der Polarität der unbekannten Signalspannungen. Hierin wird jedoch lediglich ein Ausführungsbeispiel der Erfindung gesehen. In den zu erläuternden Ausführungsbeispielen soll die Bezugsspannung 16 aus einer kompensierten Gleichspannungsquelle von -10 Volt bestehen.

Mit 22 wird eine veränderliche Testspannung bezeichnet, deren Spitzenwert größer als die halbe Bezugsspannung

109820/1889

ist. In dem speziellen Ausführungsbeispiel ist sie also grosser als 5 Volt. Die Testspannung ist eine Kippspannung, d.h. eine Spannung, die sich als Funktion der Zeit verändert und somit ihre sämtlichen möglichen Werte durchläuft. Diese Kippoder Testspannung 22 wird dem Wandler über den Eingang 23 zugeführt.

Mit 26 sind schematisch Schaltmittel angedeutet, durch die der bekannte Teststrom zu einer Vielzahl bestimmter Zeitpunkte von dem unbekannten Eingangssignal strom im Punkte 14- W subtrahiert wird. Die Testschaltmittel 26 enthalten einen Widerstand 27 in der Größe von 2 R^_nJ der zwischen die Punkte 14 und 29 geschaltet ist.

Eine Anzahl von Ausgängen 33 his 38 des Programmgebers 20 entspricht der Zahl der einzelnen Vergleichsvorgänge zwischen der Bezugsspannung auf der Leitung 19 und dem Signal auf der Leitung 30· Der Vergleich erfolgt in dem analogen Programmgeber 20. Die Leitungen 33 bis 38 gehen auf die entsprechenden Eingänge des Datenregisters 4-2.

Die Wandlereinheit 4-1 enthält eine Anzahl analoger

φ Summierungspfade, die nacheinander aktiviert, d.h. stromdurchlässig, gemacht werden können. Die Bezugsspannung 16 wird der Wandlereinheit 4-1 über den Leiter 4-3 zugeführt, während das Signal, das sich nach Subtraktion des Testsignals vom Eingangssignal ergibt, der Wandlereinheit 4-1 über die Leitungen 44 und 45 zugeführt wird.

Im Betrieb speichert das Datenregister 4-2 eine Binärzahl und der Binärausgang des Datenregisters repräsentiert die Größe des unbekannten analogen Eingangssignals 11. Die Wandlereinheit 4-1 wandelt die gespeicherte Binärzahl in analoge Ströme, deren Summe in dem Prinzipschaltbild nach Fig. 1

109820/1889

der Strom in der Leitung 45 ist. Dieser Summenstrom wird von dem Strom im Leiter 44 subtrahiert, der seinerseits der Differenzstrom aus dem Teststrom und dem unbekannten Signalstrom ist.

Der somit auf den Summierungsverstärker 46 gegebene Strom ist der Strom, der nach den entsprechenden Subtraktionen übrig bleibt. Seine Größe ist gleich dem Eingangssignalstrom abzüglich des Teststromes und abzüglich des Summenstromes im Leiter 45, der sich durch die Digital-Analog-Wandlung ergibt. Dieser Reststrom wird über den Leiter 47 auf den Eingang des Summierungsverstärkers 46 gegeben. Die analoge Stromsubtraktion wird dadurch erreicht, daß der Leiter 47 hinreichend genau auf Erdpotential gehalten wird. Folglich ergibt sich die Größe des unbekannten Eingangssignalstromes durch Division der unbekannten Signalspannung durch den Widerstand R. . Der Teststrom, der von dem unbekannten Signalstrom subtrahiert wird, ist gleich der Kippspannung dividiert durch den Wert 2 R_1n.

Der Summierungsverstärker ist schematisch dargestellt und enthält einen Gegenkopplungswiderstand 48. Eine der Eingangsklemmen des Verstärkers 46 ist an eine Quelle zur Vorspannungskontrolle 49 angeschlossen und bildet so den vierten Eingang des Wandlers gemäß der Erfindung.

Die Ausgangsspannung des Summierungsverstärkers 46 im Punkte 50 geht über die Leitung 53 auf einen Eingang des Daten-Rückführungs-Vergleichsgliedes 54. Der zweite Eingang dieses Vergleichsgliedes 54 ist über die Verbindung 55 an ein Bezugspotential, zum Beispiel an das Erdpotential, angeschlossen. Der Ausgang des Vergleichsgliedes 54 wird über den Leiter 56 auf einen Eingang des Datenregisters 42 gegeben.

1098.0/1889

In Betrieb aktivieren die Ausgänge 33 bis 38 analogen Programmgebers 20 nacheinander analoge Summierungspfade in der Wandlereinheit 41, d.h. diese Pfade werden in einen stromdurchlässigen Zustand gebracht. Die Ausgänge 33 bis 38 geben zugleich Daten, die den Zustand der entsprechenden Stufen des Programmgebers 20 kennzeichnen und die auf die entsprechenden Eingänge des Datenregisters 4-2 weitergegeben werden. Die Zustände der Ausgänge des analogen Programmgebers 20 werden nacheinander von dem Zustand L (Spannung vorhanden) in den Zustand O (Spannung nicht vorhanden) umgeschaltet, wobei diese Umschaltung am Ausgang 33 beginnt und sich bis zum Ausgang 38 fortsetzt.

Wenn der Ausgang des Programmgebers 20 seinen Zustand ändert, also beispielsweise von L auf O übergeht, wird ein Signal auf die entsprechende Stelle des Datenregisters 4-2 gegeben, damit der entsprechende analoge Summierungspfad in der Wandlereinheit 41 gesteuert werden kann. Die fortlaufende Schaltung der Ausgänge 33 bis 38 des Programmgebers 20 in festliegenden Zeitabständen wird dadurch erreicht, daß die Testspannung 22 von einem negativen Wert, der größer ist als die Hälfte der Bezugsspannung 16, auf O abfällt und dabei eine Anzahl binär-gestaffelter Testspannungswerte durchläuft. Diese Testspannungswerte werden gewonnen durch die bekannte Bezugsspannung 16 und einen Spannungsteiler, der aus einer Anaahl binär-gestaffelter Widerstände besteht. Jeder der verschiedenen Abgriffe am Spannungsteiler geht auf einen Eingang einer Anzahl von Differenz-Vergleichsgliedern im analogen Programmgeber 20.

In Pig. 5 stellt die mit 88 bezeichnete Gerade den Verlauf der Test- oder Kippspannung dar. Man erkennt, daß immer dann, wenn die Testspannung einen der binär-gestaffelten

109820/1889

_₉_ 205A007

Bezugsspannungswerte durchläuft, der Zustand auf einem der Leiter 33 bis 38 von L auf O übergeht, wobei diese Änderung zuerst auf dem Leiter 33 und zuletzt auf dem Leiter 38 erfolgt. Die Spannungen auf den Leitern 33 bis 38 sind in lig. 5 mit 81 bis 86 bezeichnet. Die binär-gestuften Spannungswerte sind bezeichnet mit V_pef/2_t V_ref/4, V_ref/8, V_pef/16, V_re£/32 und ^v _ref/64· Die Zustandsänderung in einem Ausgang des Programmgebers 20 hat zur Folge, daß in der zugehörigen Stelle des Datenregisters 42 der gerade vorhandene Wert, welcher von dem Ausgangszustand des Eückführungs-Vergleichsgliedes 54 bestimmt wird, fest eingespeichert wird. Die Ausgänge des Datenregisters 42 dienen zum einen dazu, die Aktivierung der entsprechenden analogen Strompfade der Wandlereinheit 41 zu steuern, und zum anderen der Anzeige der im Datenregister 42 gespeicherten digitalen Zahl. Da die Ausgangsspannungen des Programmgebers 20 entsprechende Schaltkreise im Datenregister 42 und in der Wandlereinheit 41 in genauer zeitlicher Folge steuern, werden diese Ausgangsspannungen als Zeitgebersignale bezeichnet.

Das Datenregister 42 arbeitet in folgender Weise: der auf dem Eingang 56 des Datenregisters vorhandene Zustand wird im Datenregister gespeichert und wird auf die Wandlereinheit 41 übertragen, wenn das Signal auf der entsprechenden Leitung 33 bis 38 in den Zustand 0 übergeht.

Wenn die Signalspannung auf einer der Leitungen 33 bis 38 in den Zustand 0 übergeht, wird der Zustand L oder 0, der in gerade diesem Augenblick von dem Eückführungs-Vergleichsglied 54 dem Datenregister 42 zugeführt wird, im Datenregister fest eingespeichert und an die Wandlereinheit 41 weitergegeben. Dieser eingespeicherte Wert bleibt unveränderlich während des restlichen Testzyklusses. Er kann sich erst wieder ändern, wenn im Programmgeber ein neuer Testzyklus ein-

109820/1889

geleitet wird, weil dann die Testspannung 22 wieder ihren ursprünglichen Wert annimmt und die Ausgänge des Programmgebers alle wieder den Zustand L einnehmen. Ein wichtiges Merkmal der Erfindung besteht in der Tatsache, daß die einzigen Augenblicke, in denen der Stromsummierung im Leiter 45 und dem analogen Signalstrom im Leiter 47 Bedeutung zukommt, diejenigen sind, in denen die Testspannung 22 einen der analog programmierten, binär-gestaffelten Testspannungswerte durchläuft, wie sie in Fig. 5 abgebildet sind. In jedem dieser Augenblicke wird eine genau bekannte Strommenge, deren Größe dem entsprechenden Teststromwert gleich ist, von dem unbekannten Eingangssignalstrom in den analogen Summierungspfaden der Wandlereinheit 41 abgezogen. Die Größe des Teststromes, der beim Übergang eines Ausganges des Programmgebers von L auf O subtrahiert wird, ist genau halb so groß wie der beim vorangegangenen Übergang eines Programmgeberausganges von L auf O subtrahierte Strom.

Als Beispiel für die !Funktionsweise der Schaltung nach Fig. 1 wird angenommen, daß der Signalstrom nach Abzug des über den Leiter 45 zur Wandlereinheit 41 fließenden Stromes größer sei als der Teststrom in dem Augenblick, in dem die Testspannung einen der biiiär-gestaffelten Testspannungswerte durchläuft, z.B. den zum Leiter 35 gehörenden. In diesem Falle ist der restliche Signalstrom, der über den Leiter 47 zum Summierungsverstärker 46 fließt, größer als O. Dieser restliche Signalstrom hat die Größe des unbekannten Eingangssignalstromes abzüglich des zur Wandlereinheit 41 fließenden Stromes und des Teststromes. Wenn dieser zum Verstärker 46 fließende Reststrom größer als O ist, erscheint am Ausgang des Verstärkers 46 ein Signal, welches das Bäckführungs-Vergleichsglied 54 in den Zustand O bringt. Wenn ein Ausgang des Programmgebers 20 von L auf 0 kippt, wird der Ausgangswert des Vergleiclxflgliedes 54 fest in die entsprechende Stufe des

109820/1889

Datenregisters eingespeichert. Im angenommenen Beispiel wird also der Wert O fest eingespeichert. Hierdurch wird der zugehörige Stromsummierungspfad in der Wandlereinheit 41 in den Stand versetzt, von dem Eingangssignalstrom einen zusätzlichen Strom zu subtrahieren, der genauso groß ist wie der Teststrom in dem Augenblick, in dem der Programmgeberausgang 35 von L auf O überging.

Wenn der Signalstrom abzüglich des zur !Convert er einheit 41 fließenden Stromes kleiner als der Teststrom ist, erscheint der Zustand L am Ausgang des Vergleichsgliedes 54. Wenn die Testspannung einen der binär-gestaffelten Testspannungswerte passiert, geht einer der Ausgänge des Programmgebers in den Zustand O über und speichert das am Ausgang des Vergleichsgliedes 54- vorhandene L fest in die zugehörige Stufe des Datenregisters für den Rest des Umwandlungszyklusses ein. Da ein L eingespeichert wird, wird in diesem Falle durch den zugehörigen Stromsummierungspfad der Wandlereinheit 41 kein Strom von dem Signalstrom subtrahiert.

Der oben beschriebene Vorgang wiederholt sich jedes Mal, wenn die Testspannung einen der analog programmierten, binär-gestaffelten Testspannungswerte passiert. Zu federn dieser Zeitpunkte wird festgestellt, ob der Signalstrom größer oder kleiner ist als die Summe aus dem Teststrom und dem Strom der von der Wandler einheit 41 abgezogen wird als Folge der im Datenregister bereits fest eingespeicherten binären Daten. In dieser Weise wird im Wege fortschreitender Annäherungen der Strom, der durch die Wandler einheit 41 abgezogen wird, dem unbekannten Eingangssignalstrom angenähert, und die Binärzahl, die im Datenregister 42 gespeichert wird, wird zum Maß für die Größe des Eingangssignals. Da in dem beschriebenen logischen System dann eine O in das Datenregister 42 eingespeichert wird, wenn der Signalstrom größer ist als die Summe aus

1098^0/1889

dem Test strom und dem zur Wandlereinheit 4-1 fließenden Strom, stellt die im Datenregister gespeicherte Binärzahl das Komplement der Binärzahl dar, die unmittelbar die Eingangssignalspannung wiedergibt. Von diesem Komplement wird eine das Eingangssignal repräsentierende Binärzahl in einer Weise abgeleitet, wie es in Bezug auf die Fig. 2 beschrieben wird.

In Fig. 2 werden, soweit die Schaltelemente bereits in Fig. 1 enthalten sind, die gleichen Bezugszeichen verwendet.

Wie aus Fig. 2 ersichtlich, enthält der analoge Programmgeber 20 eine Anzahl in ihrer Bemessung binär-gestufter Widerstände 60 bis 66, die die Werte H¹, 2 E¹ , M- E¹, 8 E¹, 16 F¹ und 52 E' haben. Die Widerstände 60 bis 66 sind in Eeihe geschaltet und liegen über die Leitungen 18 und 19 an der bekannten Bezugsspannung 16· Der Widerstand 60 ist an ein zweites Bezugspotential, vorzugsweise an das Erdpotential 67« angeschlossen, so daß sich ein genau definierter Spannungsfall an den Widerständen ergibt. Zwischen den benachbarten Widerständen sind Spannungsabgriffe 68 bis 73 vorgesehen. Die abgegriffenen Spannungen werden über die Leitungen 74- bis 79 auf die positiven Eingänge zugeordneter, schnell ansprechender Vergleichsglieder 81 bis 86 gegeben. Da die Bezugsspannung -10 Volt groß ist, beträgt die genau definierte Spannung -5 Volt im Punkte 73, -2,5 Volt im Punkte 72, -1,25 Volt im Punkte 71, -0,625 Volt im Punkte 70, -0,3125 Volt im Punkte 69 und -0,15625 Volt im Punkte 68. Es ist daher die auf einen Eingang der Vergleicheglieder 81 bis 86 gegebene Spannung genau bekannt.

Die Umschaltung der Vergleichsglieder 81 bis 86 erfolgt in dem Augenblick, in dem die an den negativen Eingängen der Vergleichsglieder liegende Testspannung genau densel-

109820/1889

ben Wert annimmt, wie die bekannte Spannung am entsprechenden positiven Eingang 74 bis 79· Zum Beispiel geht das Vergleichsglied 85 von dem Zustand L in den Zustand O über, wenn die Testspannung den Wert von -2,5 Volt passiert, da im Punkte 72 die bekannte Spannung -2,5 Volt beträgt.

In 5¹Ig. 5 ist der Verlauf der sich fortlaufend ändernden Spannung am Eingang 23 - wie die Kurve 88 zeigt beispielsweise linear. Die entsprechenden Vergleichsglieder ändern ihren Zustand von L auf O, wenn die Testspannung eine der Größen annimmt, die durch die gestrichelten Linien 89 bis 94 gekennzeichnet sind. Der Testspannungsverlauf 88 kann auch anders als linear sein. Wenn der Verlauf beispielsweise exponentiell erfolgt, werden die Zeitintervalle zwischen den aufeinander folgenden Schaltungen der Vergleichsglieder 81 bis 86 annähernd gleich groß.

Die Kurven, die in Fig. 5 die Ausgangsgrößen der Vergleichsglieder darstellen, sind mit den gleichen Bemugszahlen 81 bis 86 wie in Fig. 2 bezeichnet. Das Vergleichsglied 81 geht - wie die gestrichelte Linie 89 zeigt- bei -5 Volt von L auf 0 über. Das Vergleichsglied 82 schaltet bei -2,5 Volt um, wie die gestrichelte Linie 90 zeigt, und jedes der folgenden Vergleichsglieder 83 bis 86 schaltet bei der Hälfte der Spannung um, bei der das vorangegangene Vergleichsglied umgeschaltet hat (siehe die gestrichelten Linien 91 bis 94-) ·

Wie Fig. 2 zeigt, erzeugt das unbekannte Spannungssignal 11 gleichzeitig einen Signalstrom, von dem der Teststrom im Punkte 14 abgezogen wird. Das Vergleichsglied 86 schaltet daher von L nach 0, wenn die Testspannung den Wert -5 Volt erreicht. Damit wird die bedeutendste Stelle des binären Ausgange betätigt. In diesem Sehaltaugenblick beträgt der im Testkreis 26 fließende Strom die Hälfte des maximalen

109820/1889

Eingangssignalstromes, weil die Werte der Widerstände 27 und 13 im Verhältnis 2 R_1n zu R_in stehen. IM eine analoge Subtraktion der Ströme zu erreichen, liegt das Potential des negativen Eingangs des Verstärkers 46 und damit auch das Potential des Leiters 44 auf dem virtuellen Erdpotential.

Das Datenregister 42 ist vorzugsweise ein einheitlicher Kreis, der eine Anzahl von Flip-Flops 88 bis 93 enthält, von denen jedes zwei komplementäre Ausgänge Q und Q aufweist. Das Zeitgebersignal auf den Leitungen 33 bis 38 wird zur Steuerung der Flip-Flops 88 bis 93 auf deren Eingänge CP gegeben. Dabei speichert das Flip-Flop 88 die größte Stelle der Binärzahl. In sukzessiver Reihenfolge speichern die weiteren Flip-Flops 89 bis 93 die jeweils nächstwichtigsten Stellen der Binärzahl. Die unbedeutendste Stelle wird im Flip-Flop 93 gespeichert.

Jedes der Flip-Flops 88 bis 93 hat einen weiteren Eingang D, der über die Leitung 56 an den Ausgang des Rückführungs-Vergleichs gli ede s 54- angeschlossen ist. Venn dem CP-Eingang die Wertigkeit O zugeführt wird, nimmt das Flip-Flop den Zustand ein, der an seinem D-Eingang anliegt. Wenn das Zeitgebersignal am CP-Eingang auf 0 umschaltet, kann der Zustand des Flip-Flop nicht länger dem Zustand am D-Eingang folgen. Das bedeutet, daß der Zustand des Flip-Flops in dem Augenblick für die restliche Dauer des Umwandlungszyklusses festgehalten wird, in dem das Zeitgebersignal am CP-Eingang von L auf 0 umschaltet. Der Q-Ausgang jedes Flip-Flops ist mit L belegt, wenn das Flip-Flop sich in der L-Stellung befindet. Er ist mit 0 belegt, wenn das Flip-Flop sich in der O-Stellung befindet. Der Q-Ausgang eines jeden Flip-Flops hat jeweils die komplementäre, also entgegengesetzte Wertigkeit. Da das Datenregister 42 das Komplement der Binärzahl speichert, die das unbekannte Eingangssignal repräsentiert, wird

109820/1889

20B4007

durch die ξ-Ausgänge der Flip-Flops 88 bis 93 am Ende des Ifiawandlungszyklusses die Größe des unbekannten Spannungssignals in digitaler Form abgebildet.

Die Wandlereinheit 41 enthält eine Anzahl von Strompfaden A bis F, in denen binär-gestufte Widerstände liegen, die so bemessen sind, daß der in ihnen fließende Strom genau so groß ist wie der Strom im Testkreis in dem Augenblick, in dem der zugehörige Strompfad aktiviert wird. Die Strompfade A bis F bestehen aus einem entsprechenden Widerstand 95 bis 100 in Reihe mit einer entsprechenden Diode 101 bis 106. Die Widerstände 95 "bis 100 haben die Werte 4 E^, 8 E_in, 16 E_1n, 32 E₁Jj₁, 64 E^_n und 128 E^. Ein Ende jedes Widerstandes 95 Ms 100 ist über die Leitung 43 an die Bezugsspannung 16 angeschlossen. Die Dioden 101 bis 106 sind mit ihren Anoden an das virtuelle Erdpotential auf dem Leiter 44 angeschlossen, so daß ein analoger Summierungspfad zwischen dem Bezugspotential und dem Erdpotential geschaffen wird.

Strompfad A wird im aktivierten, d.h. im stromdurchlässigen Zustand den gleichen Strom führen, wie er im Testkreis in dem Augenblick fließt, in dem die Testspannung den Wert erreicht hat, bei dem das Vergleichsglied 86 anspricht. Strompfad B wird im aktivierten Zustand den Strom führen, der im Testkreis im Augenblick des Änsprechens des Vergleichsgliedes 85 fließt. Entsprechend führen die Strompfade G bis F im aktivierten Zustand jeweils den Strom, der im Testkreis gerade im Augenblick des Änsprechens des entsprechenden Vergleichsgliedes 84 bis 81 fließt. An die Kathoden der Dioden 101 bis 106 sind die Kathoden der zugehörigen Dioden 110 bis 115 und 120 bis 125 angeschlossen.

Die Anoden der Dioden 110 bis 115 sind an die entsprechenden Q-Ausgänge der Flip-Flops 88 bis 93 angeschlossen und

109820/1889

die Anoden der Dioden 120 bis 125 eind über die Leitungen 127 bis 152 an die entsprechenden Ausgänge 33 bis 38 des Programmgebers 20 angeschlossen. Jeder der Strompfade A bis F ist dann aktiviert, wenn sich beide Dioden des entsprechenden Diodenpaares aus den Diodengruppen 110 bis 115 und 120 bis 125 im nichtleitenden Zustand befinden. Wenn eine Diode des entsprechenden Diodenpaares leitend ist, befindet sich der zugehörige Strompfad im nichtleitenden Zustand, da die entsprechende Diode 101 bis 106 in Sperrichtung mit einer Vor~ spannung beaufschlagt ist. Zum Beispiel ist der Strompfad A aktiviert, also leitend, wenn beide Dioden 110 und 120 sich im nichtleitenden Zustand befinden. Der Strompfad ist blockiert, wenn eine der Dioden 110 und 120 in den leitenden Zustand übergeht. Die Dioden 110 bis 115 sind leitend, wenn der Q-Ausgang des zugehörigen Flip-Flops 88 bis 93 mit L belegt ist. Die Dioden 110 bis 115 sind nicht leitend, wenn der zugehörige Q-Ausgang mit 0 belegt ist. In ähnlicher Weise ist 3ede der Dioden 120 bis 125 leitend, wenn ihre Anode mit einem L belegt ist, und nicht leitend, wenn ihre Anode mit 0 belegt ist. Es wird somit jecler der Strompfade A bis F aktiviert in der Folge, in der das Zeitgebersignal auf den Leitungen 33 "bis von L auf 0 übergeht, sofern in dem zugehörigen Flip-Flop 88 bis 93 gerade der Wert 0 gespeichert ist. Der Strompfad A wird also aktiviert, wenn das Zeitgebersignal auf der Leitung 38 auf 0 übergeht und im Flip-Flop 88 zu diesem Zeitpunkt der Wert 0 gespeichert ist.

Wenn die unbekannte Spannung beispielsweise einen Wert von 5,0 Volt hat, beträgt der Eingangsstrom, der sich durch Division der Eingangsspannung durch den Widerstandswert von R_1n ergibt, 5,0/R_1n Ampere. In dem Augenblick, in dem das Vergleichsglied 86 seinen Zustand ändert, errechnet sich der Teststrom aus dem Verhältnis der Testspannung und dem Testwiderstand 2 E_1n. Er beträgt 5»O/2 H_1n - 2,5/R_1n. Der Test-

109820/1889

20S4007

strom ist also genau halb so groß wie der maximale Eingangsstrom.

Da der Eingangsstrom größer als der Teststrom ist, erscheint in dem Augenblick, in dem das Vergleichsglied 86 auf 0 übergeht, am Ausgang des Vergleichsgliedes 56 der Wert 0. Da am D-Eingang des Flip-Flops 88 der Wert 0 in diesem Augenblick anliegt, wird der Wert 0 fest in das Flip-Flop eingespeichert. Die Diode 110 ist nicht leitend, da am Ausgang Q des Flip-Flops 88 der Wert 0 erscheint. Mit dem "übergang von L auf 0 auf der Leitung 33 geht auch die Diode 120 in den nichtleitenden Zustand über.

Mit der Sperrung der Diode 120 wird der Stromkreis A stromdurchlässig (aktiviert). Da der Spannungsfall an den Dioden 101 bis 106 vernachlässigbar klein ist, errechnet sich der in einem aktivierten analogen Summierungspfad A bis F fließende Strom aus der Bezugsspannung Vf und dem Widerstand im Pfad. Er beträgt also im Strompfad A maximal 10,0/4 R. » 2,5/R;L_n· Diesem Strom ist genau so groß, wie der Strom im Testkreis in dem Augenblick, in dem auf der Leitung 33 das Zeitgebersignal von L auf 0 übergeht.

Wenn also der Wert 0 im Flip-Flop 88 fest eingespeichert ist, wird durch den Strompfad A ein Strom von 2,5/R^_n subtrahiert. Wenn die Testspannung den Wert 2,5 Volt erreicht, geht das Zeitgebersignal auf der Leitung 34- auf 0 über. Der Teststrom beträgt zu dieser Zeit 1» 25/Ej^₁- Da der Strompfad A infolge der Einspeicherung von 0 im Flip-Flop 88 aktiviert bleibt, wird von dem Eingangsstrom insgesamt ein Strom von 2,5/R_1n + 1,25/R_in - 3,75/H_1n abgezogen. Dieser ist kleiner als der maximale Eingangsstrom von 5/R^_n» der dem erläuterten Beispiel zugrunde gelegt wurde. Folglich erscheint am Ausgang des Vergleichsgliedes 54 der Wert 0 und dieser wird fest in

109820/1889

das Flip-Flop 89 eingespeichert. Es wird daher der Strompfad B aktiviert und es wird ein Strom in der Größe von 10/8 E_in » 1,25/RjJ_n subtrahiert. Er ist genau so groß wie der Teststrom im Augenblick des Ansprechens des Vergleichsgliedes 85- In ähnlicher Weise wird der Wert O in alle übrigen Flip-Flops 90 bis 93 fest eingespeichert und die Strompfade C bis F werden aktiviert und subtrahieren einen entsprechend kleineren Strom von dem im erläuterten Beispiel zugrunde gelegten maximal möglichen Eingangsstrom. Folglich ist am Ende des Umwandlungszyklusses in allen Flip-Flops der Wert 0 eingespeichert und die komplementären Q-Ausgänge zeigen die größtmögliche Binärzahl an.

Bei der Erläuterung eines weiteren Funktionsbeispiels soll angenommen werden, daß die unbekannte Eingangsspannung etwas größer als 3,125 Volt sei. Der Eingangsstrom ist also etwas größer als 3»125/Rj_. Wenn die Testspannung 22 den Wert -5 Volt passiert, schlägt die Ausgangsgröße des Vergleichsgliedes 86 von L auf O um. Der leststrom beträgt in diesem Augenblick 2,5/BjL_n* ist also kleiner als der Eingangsstrom. Es wird daher, wie oben beschrieben, im Flip-Flop 88 der Wert O fest eingespeichert und der Strompfad A aktiviert.

Der noch nicht von der Umwandlung erfaßte Strom beträgt somit 3,125/H_1n - 2,5/Ri_n ■ 0,625A_1n. Wenn die Testspannung 22 den Wert 2,5 Volt erreicht, geht das Vergleichsglied 85 von L auf 0 über. Der Test strom beträgt in diesem Augenblick 1,25/R^_nI er ist also größer als der noch nicht umgewandelte Strom. Damit ändert eich die Polarität des Stromes an der Leitung 47 und am Ausgang des Vergleichsgliedes 54 erscheint der Wert L. Folglich wird die Diode 111 leitend und verursacht eine Sperrung der Diode 102. Eine Aktivierung des Strompfades B unterbleibt daher.

109820/1889

_₁₉_ 205A007

Schließlich erreicht die Testspannung den Wert 1,25 Volt, wodurch das Vergleichsglied 84 von L auf 0 umschaltet. Der noch nicht gewandelte Eingangs strom beträgt weiterhin etwas mehr als O,625/EL_. Der Teststrom beträgt in diesem Augenblick 0,625/fi^; er ist also etwas kleiner als der noch ungewandelte Eingangsstrom. Folglich wird am Flip-Flop 90 der Wert 0 fest eingespeichert und der Strompfad C wird aktiviert.

Erreicht die weiterlaufende Testspannung den Wert 0,625 Volt, so spricht das Vergleichsglied 83 an. Der verbleibende ungewandelte Eingangsstrom ist jedoch sehr klein. Daher wird - wie mit Bezug auf den Strompfad B oben beschrieben - im Flip-Flop 91 ein L fest eingespeichert und der Strompfad D bleibt inaktiv, da seine Diode 104 gesperrt bleibt. Mit dem Weiterlaufen der Testspannung wiederholt sich der gleiche Vorgang in Bezug auf die Flip-Flops 92 und 93» da der noch ungewandelte Eingangsstrom kleiner als der Teststrom in den Ansprechzeitpunkten der Vergleichsglieder 82 und 81 ist. Die gespeicherte Binärzahl hat somit den Wert QIiOTiLL, und an den Q-Ausgängen der Flip-Flops erscheint die Binärzahl LOLOOO als Maß für die analoge Eingangsspannung.

Der Ausgang des Vergleichsgliedes 81, dad die Stelle kleinster Wertigkeit beschreibt, wird über die Leitung 138 an die Klemme 139 herausgeführt zur Kontrolle, ob der Umwandlungszyklus beendet ist. Die Beendigung liegt dann vor, wenn an der Klemme der Vert O erscheint.

Der SuiBiaierungsverstärker 46, der im einzelnen in Fig. 3 abgebildet ist, arbeitet im wesentlichen als Funktionsverstärker mit dem Verstärkungsgrad 1. Im normalen Betrieb ist der Gegenkopplungswiderstand - wenn man annimmt, daß eine der Dioden 140 und 141 im Gegenkopplungskreis leitend ist -

109820/1889

-20- 205A007

genau so groß wie der Eingangswiderstand, da die "beiden Teilwiderstände 142 und 143 zusammen so groß wie der Eingangswiderstand H^_n sind. Wenn jedoch die Ausgangsgröße des Vergleichs gli ede s 81 von L auf 0 übergeht, wird diese Information über die Leitung 145 zum Schalter 146 übertragen, durch den ein Widerstand 148, der mit seinem einen Ende zwischen den beiden Gegenkopplungswiderständen 142 und 143 liegt, an das Bezugspotential, z.B. das Erdpotential 147, angeschlossen wird. Wenn dies geschieht, erlangt der Verstärker einen Verstärkungsgrad von 32, da der größere Teil des Gegenkopplungsstromes über den relativ kleinen Widerstand 148, dessen Wert E^_n/64 beträgt, abgeleitet wird, was zu einer Erhöhung des Verstärkungsgrades führt. Anstelle des in der lig. 3 dargestellten mechanischen Schalters kann Jeder andere für die vorliegende Anordnung schnell genug arbeitende Schalter, wie z.B. ein Schalttransistor, verwendet werden.

Die beiden Dioden 140 und 141 sind von solcher Beschaffenheit, daß sie erst stromdurchlässig werden, wenn in Durchlaßrichtung eine Schwellspannung von etwa 0,3 Volt vorhanden ist. Wenn die Eingangsgröße des Summierungsverstärkers 46 so klein ist, daß sich die Ausgangsspannung im Bereich zwischen +.0,3 Volt bewegt, sind beide Dioden 140 und 141 nicht leitend. Das bedeutet, daß der Gegenkopplungskreis des Summierungsverstärkers 46 praktisch geöffnet ist bzw. einen unendlich hohen Widerstand hat. In diesem Betriebsfall wird der Verstärkungsgrad des Verstärkers sehr groß. Daher wird, während die Eingangsgröße des Verstärkers klein bleibt, seine Ausgangsspannung zunehmend größer, bis sie schließlich einen Wert erreicht, bei dem - Je nach der Polarität der Ausgangsspannung - die eine der Dioden 140 oder 141 stromdurchlässig wird. Auf diese Weise wird erreicht, daß die Ausgangsspannung des Summierungsverstärkers für fast alle Eingangssignale den Wert +.0,3 Volt annimmt.

109820/1889

Der Verstärker arbeitet also in den meisten Betriebszuständen mit einer Verstärkung 1:1, mit einem Verstärkungsgrad von 32, nachdem die kleinste Digitaleinheit abgetastet ist, und mit einer sehr hohen Verstärkung, wenn die Ausgangsspannung im Bereich von +0,3 Volt liegt. Dies ist erkennbar aus Fig. 4, die den Verstärkungsgrad zeigt. Man erkennt einen sehr steilen Kurvenzug im Bereich des praktisch geöffneten Gegenkopplungskreises und einen mit der Steigung 1 verlaufenden Kurvenzug im Bereich des geschlossenen Gegenkopplungskreises. Der Übergang liegt bei dem zugrunde gelegten Diodentyp bei etwa +0,3 Volt.

Die beschriebene Schaltung kann mit einer weiteren Schaltung gleicher Art als Kaskade betrieben werden. In diesem Falle arbeitet der Verstärker 46 der ersten Stufe mit einem Verstärkungsgrad 32 und das Fehlersignal, das am Ausgang 52 erscheint, hat die Funktion der unbekannten Spannung 11 für die zweite Stufe. Es wird in gleicher Weise in eine digitale Größe umgewandelt wie oben beschrieben.

109820/1889

Claims

Ansprüche

Analog-Digital-Wandler mit einer Mehrzahl von in. Beine geschalteten binär-gestaffelten Widerständen, dadurch gekennzeichnet, daß ein analoger Programmgeber (20) in Abhängigkeit einer sich ändernden Testspannung (22) an seinen Ausgängen (33 bis 38) in bestimmter zeitlicher Beihenfolge Aus gangs signale erzeugt, welche die Einspeicherung in die einzelnen Stufen des Datenregisters (42) steuern, daß eine vom Datenregister (42) gesteuerte Wandlereinheit (4-1) einen bestimmten Strom vom Eingangssignalstrom subtrahiert und daß die Größe dieses subtrahierten Stromes in jedem Schaltzeitpunkt des ümwandlungszykluases vergrößert wird, falls in dem Schalt Zeitpunkt die Differenz aus dem Eingangssignalstrom und der Summe aus dem Teststrom und dem zur Wandlereinheit (41) fließenden Strom großer als Hull ist.
2. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der analoge Programmgeber (20) aus einer Beihe binär-gestaffelter Widerstände (60 bis 66) besteht, die von einer konstanten und genau bekannten Bezugsspannung (16) gespeist werden, und daß jeder Widerstandsabgriff (66 bis 73) auf den einen Eingang eines zugeordneten Differenzvergleichsgliedes (81 bis 86) gegeben wird, an deren zweiten Eingang die Testspannung (22) angeschlossen ist.
3. Analog-Digital-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die Ausgangsgröße der Differenzglieder (81 bis 86) von L auf 0 übergeht, wenn beide Eingangsspannungen der Differenz glieder gleich groß sind.
4. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß auf die Eingänge (D) der Flip-llops (88 bis 93)

109820/1889

des Datenregisters (42) über einen Summierungsverstärker (46) und ein Vergleichsglied (54) bei negativem Vorzeichen des in Anspruch 1 bezeichneten Differenzstromes der Wert L gegeben wird und bei positivem Vorzeichen dieses Differenzstromes der Wert O.
5. Analog-Digital-Wandler nach Anspruch i, dadurch gekennzeichnet, daß die Wandler einheit (41) eine Anzahl binär-gestaffelter Strompfade (A bis F) aufweist, von denen jeder aus einer Diode (101 bis 106) und einem Widerstand (95 bis 100) besteht, der an die Bezugs spannung (16) angeschlossen ist.
6. Analog-Digital-Wandler nach Anspruch 5» dadurch gekennzeichnet, daß die Widerstände (95 bis 100) so bemessen sind, daß der Strom im zugehörigen Strompfad (A bis F) genauso groß ist, wie der Teststrom in dem Augenblick, in dem der zugehörige Strompfad in den stromdurchlässigen Zustand übergeht.
7. Analog-Digital-Wandler nach Anspruch 5» dadurch gekennzeichnet, daß in jedem Strompfad zwischen Widerstand und Diode zwei weitere Dioden (110 bis 115 und 120 bis 125) kathodenseitig angeschlossen sind und die Anoden der einen Diodengruppe an die Q-Ausgänge der Flip-Flops (88 bis 93) angeschlossen sind und die Anoden der anderen Diodengruppe an die Ausgänge (33 bis 38) des analogen Programmgebers (20) angeschlossen sind.
8. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß mit dem Übergang der Programmgeberausgänge (33 bis 38) von L auf O der gerade am Eingang (D) des zugehörigen Flip-Flops (88 bis 93) vorhandene Zustand fest eingespeichert wird und während des ganzen Umwandlungszyklusses erhalten bleibt.

1098^0/1889
9. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Flip-Flops (88 bis 93) je einen weiteren komplementären Ausgang (Q) haben, durch die die Eingangsgröße (11) in digitaler Form wiedergegeben wird.
10. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Bezugsspannung (16) doppelt so groß wie die maximal verarbeitbare Eingangsspannung (10) ist.
11. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der Widerstand (27) im Testkreis doppelt so groß wie der Eingangswiderstand (13) ist.
12. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der Summierungsverstärker (46) bei kleinen Eingangswerten mit erhöhtem Verstärkungsgrad arbeitet.
13· Analog-Digital-Wandler nach Anspruch 12, dadurch gekennzeichnet, daß der Summierungsverstärker (46) einen Gegenkopplungswider st and (142 und 143) hat, der so bemessen ist, daß der Verstärker mit einer Verstärkung 1 : 1 arbeitet.
14. Analog-Digital-Wandler nach den Ansprüchen 11 und 12, dadurch gekennzeichnet, daß nach Beendigung des Umwandlungszyklusses in Abhängigkeit der Ausgangsgröße des Vergleichsgliedes (81) ein erheblicher Teil des Gegenkopplungsstromes über einen Parallelwiderstand (148) zur Erde (147) abgeleitet wird.
15. Analog-Digital-Wandler nach den Ansprüchen 11 und 12, dadurch gekennzeichnet, daß der Verstarkungegrad vergrößert wird, wenn die Ausgangsgröße unter einen bestimmten Wert sinkt
16. Analog-Digital-Wandler nach Anspruch 15» dadurch gekenn-

1 098^0/ 1889

zeichnet, daß im Gegenkopplungskreis zwei Dioden (140 und
141) antiparallel eingeschaltet sind, die erst dann in den stromleitenden Zustand übergehen, wenn in Durchlaßrichtung eine bestimmte Schwellspannung überschritten wird.
17. Analog-Digital-Wandler, dadurch gekennzeichnet, daß zwei Analog-Digital-Wandler nach den Ansprüchen 1 bis 16 in Kaskade geschaltet werden, wobei die Ausgangsgröße des Summierungsverstärkers der ersten Stufe die Eingangsgröße für die zweite Stufe darstellt.

109820/1889

Leerseite