DE2216349A1

DE2216349A1 - Analog Digitalumsetzer fur bipolare Eingangssignale

Info

Publication number: DE2216349A1
Application number: DE19722216349
Authority: DE
Inventors: Joseph John Delray Beach Quanstrom Jack Leo Boca Raton Fla Belet (V St A ) P
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1971-04-06
Filing date: 1972-04-05
Publication date: 1972-10-19
Also published as: US3737893A; FR2131996B1; BE780803A; NL7204293A; IT947669B; DE2216349B2; CA974648A; JPS5118301B1; DE2216349C3; DK132358C; GB1352276A; SE392011B; FR2131996A1; BR7202012D0; DK132358B

Description

Aktenzeichen der Anmelderin: BC 970 009

Analog-Digital-Umsetzer für bipolare Eingangssignale

Die Erfindung betrifft einen Analog-Digital-Umsetzer (A/D-Umsetzer) für bipolare Eingangssignale/ bei denen bezüglich ihrer Polarität und betragsmäßigen Größe unbekannte analoge Eingangssignale während eines durch digitale Zeitmarkierungen festgelegten Zeitraumes einem Integrator zugeführt, mit mindestens einer Bezugsspannung verglichen werden und das Umsetzergebnis in einer während der Vergleichszeit abgeleiteten in einem digitalen Register bzw. Zähler festgehaltenen Binärfolge nach Betrag und Vorzeichen festgehalten wird.

Viele Zustandsgrößen von elektrisch auszuwertenden Vorgängen fallen originär in Form von analogen Signalen an, die zum Zwecke einer geeigneten Weiterbehandlung und Auswertung in den häufig dafür vorgesehenen digitalen Schaltungsanordnungen in entsprechende digitale Signale umgesetzt werden müssen. Dazu bedient man sich allgemein sog. A/D-Umsetzer, die bereits in vielfältiger Form bekannt geworden sind. Es gibt solche A/D-Umsetzer für die Umsetzung unipolarer Signale, d. h. solcher analoger Signale,

2I3S843/1022

die während der Zeit ihres Auftretens stets ein und dieselbe Polarität aufweisen. Die Erfindung betrifft demgegenüber das Problem der Umsetzung bipolarer analoger Eingangssignale.

Die bisher bekannt gewordenen A/D-Umsetzer für bipolare Analogsignale weisen jedoch spezifische Nachteile auf. Beispielsweise benutzen einige A/D-Umsetzer für bipolare Eingangssignale mehrere Bezugsspannungen entgegengesetzter Polarität, um eingangsseitig durch Vergleich die aktuelle Polarität des Eingangssignals festzustellen. Dabei muß man jedoch den Nachteil in Kauf nehmen, daß jede Bezugsspannungsquelle unabhängig von den anderen Drifterscheinungen unterworfen ist, die das ümsetzergebnis direkt im Sinne einer fehlerhaften Umsetzung beeinflussen können. Zusätzlich zu dem Erfordernis weiterer Bezugsspannungsquellen weisen diese Umsetzer ausgesprochen nachteilige "tote Zonen" bzw. Unsicherheitsbereiche in ihrem jeweiligen Nullpunktsbereich auf. Weiterhin stellt sich das Problem, daß lediglich bezüglich ihres Vorzeichens unterschiedliche, jedoch betragsmäßig gleiche Eingangssignale infolge der durch Verwendung mehrerer Bezugsspannungsquellen bedingten Unsymmetrie der Umsetzschaltung in ihrer digitalen Form auch betragsmäßig ungleiche Ausgangswerte zugeordnet bekommen. Will man diese Fehlermöglichkeiten in befriedigender Weise reduzieren, ist dazu regelmäßig ein hoher schaltungsmäßiger Aufwand erforderlich. Als Beispiel dafür sei der in der US-Patentschrift 3 493 958 vorgeschlagene A/D-Umsetzer genannt.

Ferner wurde für die Umsetzung bipolarer Eingangssignale bereits vorgeschlagen, in die Umsetzschaltung eine so hohe Nullpunkt-Verlagerungsspannung (offset voltage) einzuführen, daß die an sich bipolaren Eingangssignale für ihre Verarbeitung im Umsetzer als unipolare Signale, d. h. als Signale mit stets derselben Polarität, auftreten. Das aber erfordert zwangsläufig die schaltungsmäßige Auslegung des Umsetzers für einen relativ großen Spannungsbereich, was sich insbesondere bei A/D-Umsetzern nach dem Integrationsprinzip als störend erweist. Schließlich ist der US-Patentschrift 3 234 544 ein A/D-Umsefzer für bipolare

BC 970 009 209843/102?

Eingangssignale zu entnehmen, bei dem sieh jedoch die Vorzeicheninformation in komplizierter Weise aus den Gewichten der übrigen Registerstellen für die digitale Entsprechung des Eingangssignals dem Betrage nach ergibt.

Die Aufgabe der Erfindung besteht darin, einen verbesserten A/D-Umsetzer für bipolare Eingangssignale anzugeben/ der nicht für einen an sich unnötig hohen Spannungsbereich ausgelegt sein muß und insbesondere Nullpunktsfehler zuverlässig und in einfacher Weise vermeidet. Dabei soll der A/D-Umsetzer bezüglich der Eingangssignale unterschiedlicher Polarität weitestgehend symmetrisch arbeiten.

Ausgehend von einem A/D-Umsetzer für bipolare Eingangssignale, bei dem bezüglich ihrer Polarität und betragsmäßigen Größe unbekannte analoge Eingangssignale während eines durch digitale Zeitmarkierungen festgelegten Zeitraumes einem Integrator zugeführt, mit mindestens einer Bezugsspannung verglichen werden und das Umsetzergebnis in einer während der Vergleichszeit.abgeleiteten in einem digitalen Register bzw. Zähler festgehaltenen Binärfolge nach Betrag und Vorzeichen festgehalten wird, ist die Erfindung gekennzeichnet durch eine vor Beginn des jeweiligen Uirisetzvorganges wirksam werdende Polaritätsabfühlschaltung, einer eingangsseitigen zugehörigen Auswerteschaltung -derart, daß dem eigentlichen A/D-Umsetzer bzw. Integrator je nach der erkannten Polarität das Eingangssignal direkt oder über einen Inverter mit Verstärkungsfaktor i zugeführt wird, sowie einer ausgangsseitigen Auswerteschaltung derart, daß das in digitaler Form als Register- bzw. Zählerinhalt vorliegende Umsetzergebnis in Abhängigkeit von dem durch die eingangsseitige Polaritätsabfühlschaltung gelieferten Ausgangssignal in hinsichtlich der Vorzeicheninformation ergänzter Form zur Verfügung steht. In vorteilhafter Ausgestaltung der Erfindung ist vorgesehen, daß das Ausgangssignal der eingangsseitigen Polaritätsabfühleinrichtung zumindest bis zum Abschluß des unmittelbar anschließenden Umsetzvorganges gespeichert ist. Damit ergibt sich die Möglichkeit,

BC97OOO9 209843/1022

bei dem anfänglich sowohl nach Betrag als auch Vorzeichen unbekannten Eingangssignal die anfängliche Polaritätsabfühlung dann für den gesamten anschließenden Umsetzvorgang zu verwerten, wenn andererseits bekannt ist, daß es sich um ein Signal mit zwar anfänglich unbekannter aber dann ständig gleichbleibender positiver oder negativer Polarität handelt.

Als besonders vorteilhafte weitere Ausgestaltung der Erfindung ist vorgesehen, daß die Bezugsspannung am Integrator des A/D-Umsetzers so gewählt ist, daß der mögliche Fehlerspannungsbereich der Polaritätsabfühlschaltung dadurch überdeckt ist und daß in dem im A/D-Urasetzer vorgesehenen ausgangsseitigen Zählregister die dieser Bezugsspannung digital entsprechende Zählereinstellung bei der Feststellung der Größe der umzusetzenden analogen Eingangsspannung, vorzugsweise durch Subtraktion um die digitale Entsprechung der Bezugsspannung, kompensiert wird. Gerade diese Maßnahme ist geeignet, die sog. Nullpunktsfehler auszuschalten. Selbst wenn die Polaritätsabfühlschaltung, was nicht auszu- . schließen ist, bei Signalen um den Nullpunkt herum eine fehlerhafte Polaritätsentscheidung ergibt, ist durch die Erfindung sichergestellt, daß durch die überlaufsignale in den entsprechend der Bezugsspannung voreingestellten Zählern diese anfängliche Fehlerkennung zuverlässig korrigiert wird.

Die Erfindung wird im folgenden an Hand von Ausführungsbeispielea unter Zuhilfenahme der Zeichnungen näher erläutert.

Es zeigen:

Fig. 1 das Blockschaltbild eines erfindungsgemäß verbesserten A/D-Umsetzers;

Fig. 2 die Anwendung der Erfindung auf einen mit dreier

Rampen arbeitenden A/D-Umsetzer;

Fig. 3 den Verlauf des Ausgangssignals am Integrator BC 97O OO9 20 9843/102 2

— C —

des A/D-Umsetzers in Abhängigkeit von der Zeit für verschiedene fcinqanqsaiqnale VX und

Fig. 4 die Anwendung-, da ν Erfindung auf einen mittels

sukzessiver Approximation arbeitenden A/D-Umsetzer. .';,■

Im Blockschaltbild der Fig. i i?;t die Erfindung im Zusammenhang mit einem mittels mehrerer Rampenspannunjen arbeitenden integrierenden A/D-Umsetzer dargestellt. Das zu erfassende unbekannte Analogsignal VX am Eingang 10 kann beispielsweise von bestimmten Abfühlelementen, die über eine Auswahlschaltung. (Multiplexor) ausgewählt worden sind, stammen. Natürlich Kann es 3ich auch um das Ausgangssignal eines einzelnen Abfühlölementes handeln. Wie bereits bei A/D-Umsetzern mit mehreren Rampenspannungen bekannt ist, leitet die Steuerschaltung 11 einen Umsatzzyklus ein, indem in der Schaltermatrix 12 der zugehörige Sch ilter geschlossen und somit VX der Integratorschaltung 13 zugeführt wird. Diese Eingangsintegration erstreckt sich über eine bestimmte Zeitperiode, die durch die vom Taktgeber 14 in den Zähler 15 und über die Steuerschaltung 11 geleitete Taktimpulse bestimmt ist. Nachdem der Zähler 15 einen vorbestimmten Zählstand erreicht hat, wird über die Steuerschaltung 11 die Schaltermatrix 12 derart beeinflußt, daß VX nicht mehr länger am Integrator 13 anliegt, sondern von der Bezugsspannungsquelle 16 eine entsprechende Standardbezugsspannung auf den Integrator 13 gekoppelt wird. Diese Bezugsspannung weist eine gegenüber VX in der weitergeleiteten Form entgegengesetzte Polarität auf, so daß die Spannung am Ausgang des Integrators 13 in Richtung auf ihren ursprünglichen,Eingangspegel abklingt.

Wenn die Ausgangsspannung am Integrator 13 den anfanglichen Schwellwertpegel erreicht hat, wird diese Tatsuche von der Vergleichsschaltung 17andie Steuerschaltung11 gemeldet. Die Steuerschaltung 11 leitet dazu während der Zeit, in der über die Bezugsspannung integriert wird, /o-n Taktgeber 14 stammende Takt-

209843/10??

970 OO )

BAO ORIGINAL

impulse in den Zahler 15, und aufgrund der abschließenden Zählerstellung erscheint am Ausgang der /ergleichsschaltung 17 ein in seinem Wert der Eingangsspannung Vi entsprechendes digitales Signal. EUn lediglich ein einsijes Bazugspotentiai von der BezugsapannunjaqueLlti 16 benutzender A/D-Umsetzer soll als mittels zweier R;impen arbeitender integrierender A/D-Umsetzer bezeichnet werden, l/erden von der Bezugnspannungsquelle 16 zwei Bezugsspannungssignale zur aufeinanderfolgenden Integration herangezogen, soll von einem mittels dreier Rampen arbeitenden A/D-Umsetzer gesprochen werden, dar im folgenden an Hand der Fig. 3 beschrieben wird. Die vorliegende Erfindung ist jedoch gleichermaßen auf alle solche Schaltungen anwendbar.

Wie bereits oben erwähnt wurde, kann das analoge Eingangssignal VX entweder einen positiven, negativen oder auch Null-Pegel aufweisen. Da zum Betrieb des Integrators 13 die von 16 gelieferte Bezugsspannung eine gegenüber der Eingangsspannung VX entgegengesetzte Polarität aufweisen muß, sind Schaltungsmittel zur Anpassung der bipolaren Signale VX erforderlich. Zu diesem Zwecke fühlt die Vergleichsschaltung 18 bereits vor der Einleitung eines Umsetzzyklusses die Polarität von VX ab und leitet ein diese Polaritätsinformation enthaltendes Signal an die Steuerschaltung 11 weiter. In der Steuerschaltung 11 wird diese Information, z. B. durch Setzen eines zugehörigen Verriegelungskreises, gespeichert und ggf. die Schaltermatrix 12 so beeinflußt, daß statt des direkten Anschlusses von VX an den Integrator 13 während der ersten Abfühlzeitperiode der Ausgang eines Inverters ,19., mit einer Einheitsverstärkung durchverbunden wird. Auf diese _; Weise liegt am Eingang des Integrators 13 stets ein umzusetzendes Signal gleicher Polarität an, und zwar unabhängig von der speziellen gerade vorliegenden Polarität von VX.

Für ein€:ii Verstärkungsfaktor 1 ausgelegte Verstärker bzw. Inverter 1⁽) gohören zum Stand der Te hnik. Schwierigkeiten <;rge~ ben sich dagegen m Zusammenhing mit Vergleichsschaltung«: η, z.B. Ιο, bei dtaen Dxifterscheinungen, tote Zonen usw. zu einen

_{c 9/u tJ}<

209843/

^ßAD

Ausgangssignal führen können, das eine gegenüber der tatsächlichen Polarität am Anschluß 10 entgegengesetzte Polarität aufweist. Eine solche Situation entsteht lediglich für einen relativ kleinen Signalbereich um den Null-Pegel herum. Die vorliegende Erfindung löst dieses Problem dadurch, daß für den Integrator 13 ein Differentialeingang vorgesehen ist und VX bzw. der Inverterausgang 19 in der Schaltmatrix 12 mit einem konstanten Bezugsspannungspegel kombiniert wird, der die in der als Polaritätsabfühlschaltung wirkende Vergleichsschaltung 18 u. U. auftretende tote Zone überschreitet. Zur Kompensation wird für die einen Eingang des Integrators 13 bildende Bezugsspanriung der Zähler 15 in der Weise eingestellt, daß auf jeden Fall vor Beginn des eigentlichen Umsetzzyklusses ein negativer Zählwert vorliegt. Der Zähler 15 muß also vom Taktgeber 15 in einen ersten überlaufzustand inkrementiert werden, bevor solche eine positive Polarität anzeigende Zählimpulse gespeichert werden. Das bedeutet, daß eine fälschliche Polaritätsangabe durch die Vergleichseinrichtung 18 automatisch durch die Tatsache korrigiert wird, daß im Zähler 15 eine kleine negative zZahl aus dem Ausbleiben eines Überlaufs resultiert und somit der Zählerinhalt in Verbindung mit der ursprünglichen Polaritätsanzeige sowohl die Polarität als auch die Größe der Eingangsspannung VX ergibt.

Nachdem ein Umsetzzyklus beendet ist, enthält der Zähler 15 in Abhängigkeit von der Polaritätsanzeige durch die Vergleichsschaltung 18 die entsprechende digitale Darstellung, sei sie positiv oder negativ, in entweder Zweier- oder Einerkomplementform. Im letzteren Fall wird der Inhalt des Zählers 15 vor dem Auslesen durch eine über die gespeicherte Polaritätsanzeige gesteuerte Logik komplementiert.

Die Darstellung in Fig. 2 stellt die vorliegende Erfindung im Zusammenhang mit einem mittels dreier Rampen arbeitenden integrierenden A/D-Umsetzer für bipolare Eingangssignale dar.. Die Schaltung enthält die Vergleichseinrichtung 28, welche die jeweilige Polarität des analögen Eingängssignals VX am Anschluß

BC 970 009 209843/1022

20 abfühlt und bestimmt. Der mit einem Verstärkungsfaktor 1 ausgelegte Inverter 29 kehrt das Eingangssignal entsprechend dem in der Beschreibung zu Fig. 1 dargestellten Inverter 19 um. Die Schalter 22A und 22B für das analoge Eingangssignal werden von den Ausgangssignalen 31 bzw. 32 der Steuerschaltung 21 gesteuert. Während des AbfühlintervalIs wird über die Steuerschaltung 21 entweder 22A geschlossen, um VX direkt auf den Integrator 23 zu koppeln, oder der Schalter 22B wird geschlossen, um VX in seiner invertierten Form auf den Integrator 23 zu koppeln, und zwar je nach der durch das Ausgangssignal der Vergleichseinrichtung angezeigten Polarität. An den Anschluß 24 des Integrators 23 ist ferner eine Spannung +VO angelegt, deren Wert größer als die größte Fehlertoleranz der Vergleichsschaltung 28. Die Steuerschaltung 21 umfaßt weiterhin Mittel, um den Zähler 25 (in der Figur als Zähler 1 und Zähler 2 aufgespalten dargestellt) auf einen negativen Wert voreinzustellen, wobei diese Voreinstellung in Zweierkomplementform entsprechend der Größe der Spannung VO vorgenommen ist. Die Exklusiv-NOR-Glieder 35 und 36 komplementieren das Ausgangssignal des Zählers 25, wenn die Vergleichsschaltung 28 eine Polaritätsumkehr einer negativen Eingangsspannung VX anzeigt. Als Erweiterung des Zählers 25 sind zwei Flipflopschaltungen ST und UT vorgesehen, die über den Decoder 38 zur Anzeige des Vorzeichens (S) und des Überlaufs (U) dienen.

Bekanntermaßen erzeugen mit mehreren Rampen arbeitende A/D-Umsetzer in einen oder mehreren Zählern Ausgangssignale, die proportional zu dem analogen Eingangssignal sind. Der Ausgang des mit drei Rampen arbeitenden Umsetzers wird an den beiden Zählern 1 und 2 erhalten, die kombiniert als einzelnes Register am Ende der Umsetzung ausgelesen werden.

Zu Beginn des Umsetzvorgangs werden die Zähler 1 und 2 auf ein Bitmuster voreingestellt, das in Zweierkomplementform der Größe der Integratorspannung VO entspricht, die nach dem Teilfaktor bzw. der Bereichsabstufung des A/D-Umsetzers bestimmt ist. Es soll beispielsweise angenommen werden, daß die Zähler 1 und 2 mit ihren

BC 970 009 209843/1022

„ Q _

Bitpositionen ST und UT ein 16-Bit-Register 25 darstellen, wobei die Bitpositionen des Zählers 2 die Bitpositionen höherer Ordnung und die Bitpositionen des Zählers 1 die Positionen niederer Ordnung repräsentieren. Diese Voreinstellung wird am Ende der Abfühlperiode von VX durch Plazierung von Einsen in ST, UT und in die Positionen höherer Ordnung des Zählers 2 bewirkt. Der Zähler 2 wird durch Taktimpulse unter Ausschluß des Zählers 1 während der Integration der größeren Bezugsspannung VR2 inkrementiert, während der Zähler 1 während der Integration von VRl fortgeschaltet wird. Obwohl ein Oberlauf vom Zähler 2 nach der Voreinstellung die Flipflopschaltungen ST und UT löscht, wirken die Überläufe vom Zähler 1 als zusätzliche Inkremente für die Positionen niederer Ordnung des Zählers 2. Auf diese Weise entspricht die Anzahl von Taktimpulsen, die dem Zähler 1 oder Zähler 2 zugeführt werden müssen, um einen anfänglichen überlauf vom Zähler 2 nach dessen Voreinstellung zu vollenden, der Größe der Spannung VO.

Die Vergleichsschaltung 28 fühlt die Polarität des analogen Eingangssignals VX ab und setzt entsprechend den Zustand des die Polarität anzeigenden Flipflips in der Steuerschaltung 21. Der Zustand dieses Flipflops wird während des Umsetzvorganges beibehalten, ungeachtet möglicher anschließender am Ausgang der Vergleichsschaltung 28 angezeigter Wechsel, und bestimmt auf diese Weise, welche der beiden Umsetzoperationen ablaufen. Zur. Verdeutlichung soll angenommen werden, daß die Anzeige eines positiven Eingangssignals am Ausgang der Vergleichsschaltung 28 das die Polaritätsinformation speichernde Flipflop setzt, während die Anzeige eines negativen Eingangssignals es zurücksetzt bzw. in den Nullzustand bringt. Der Spannungspegel auf der Leitung 30 repräsentiert den logischen Zustand dieses Polaritätsflipflops derart, daß eine binäre 1 der Erkennung eines positiven Eingangssignals durch die Vergleichseinrichtung 28 entspricht. Dabei ist zu beachten, daß infolge von SchwellenverSchiebungen in der Vergleichsschaltung 28 auf der Leitung 30 durchaus ein 1-Zustand angezeigt werden kann, auch wenn der Eingang tatsächlich negativ ist. Ein solcher Fehler wird automatisch im Rahmen der im

BC 970 009 - 209843/1022

folgenden beschriebene bipolare Umsetzung kompensiert.

In Abhängigkeit von dem Spannungszustand auf der Leitung 30 kann das Eingangssignal VX im Inverter 29 umgekehrt werden. Das würde dadurch geschehen, daß auf der Leitung 32 ein den Schalter 22B schließendes Signal von der Steuerschaltung 21 erzeugt würde. Es wird angenommen, daß dies immer dann auftritt, wenn die Leitung 30 den Spannungszustand 1 aufweist, so daß der tatsächliche Eingang am Summierknoten des Integrators 23 infolge VX als stets negativ angenommen wird. Weiterhin ist die Flanke des Integratorausgangs entsprechend der Integration von VX oder dessen invertierten Wertes stets positiv oder ansteigend. Im folgenden ist eine Wahrheitstafel angegeben, welche die Ergebnisse jeder möglichen Kombination der Indikatorbitstellen ST und SU sowie der Eingangspolaritat umfaßt und die als Ausgangsgrößen das Vorzeichenbit S sowie das überlaufbit U als Funktion des Leitungszustandes 30 sowie der Flipflopzustände ST und UT angibt.

TABELLE I
30 ST UT SU Ausgang

0 0 0 0 0 1 0 11 10 0 10 1 111

Aus der Tabelle I ergeben sich die logischen Bestimmungsgleichungen für U und S wie folgt:

S = 3Ö . ST + 30 . ST . U = ST . UT

1	0	negativ
1	1	neg. überlauf
0	0	positiv
0	0	positiv^
0	1	pos. überlauf
1	0	negativ

970 009 209843/1022

Solange Sättigungseinflüsse der A/D-Umsetzerelemte, z. B. des Integrators 23, zumindest geringfügig unterhalb dem Zweifachen der vollen Bereichsspannung (full scale voltage VPS) bleiben, kann ein dritter überlauf des Zählers 2 nicht eintreten. Da der zweite überlauf anzeigt, daß der A/D-Umsetzer seinen Bereich überschritten hat und die resultierende Information fehlerhaft ist, müssen lediglich Mittel zum Speichern eines solchen zweiten Überlaufereignisses und zur Anzeige eines Fehlers vorgesehen werden. Folgedessen kann ein dritter überlauf/ selbst wenn er eintreten sollte, ignoriert werden.

Wenn die Vergleichsschaltung 28.einen negativen Eingang VX zu Beginn eines Umsetzzyklusses anzeigt, wird das Potential der Leitung 30 auf Null, zurückgestellt. Im folgenden werden die möglicherweise auftretenden Potentialzustände erläutert:

1. VX = 0. In diesem Fall ist das effektive Eingangssignal am Integrator 23 gleich -VO und der Umsetzvorgang dieses Wertes löscht exakt die entsprechend voreingestellte negative Zahl im Zähler 25. Folgedessen ist der Endwert im Zähler bei Abschluß des ümsetzvorganges 0, was der Größe von VX entspricht.

2. VX ist infolge eines Fehlers in der Vergleichsschaltung 28 geringfügig positiv. Dann ist die effektive Eingangsspannung am Integrator 23 geringer als VO, so daß der Endwert des Zählers eine negative Zahl darstellt, die bezüglich ihrer Größe gleich dem Bereichswert der positiven Eingangsspannung VX ist.

3. VX ist negativ. Die effektive Eingangsspannung ist dann größer als VO. Beim Umsetzvorgang wird die anfänglich voreingestellte negative Zahl gelöscht und im Zähler eine endgültige positive Zahl erhalten, die in ihrer Größe dem Bereichswert des negativen Eingangssignals entspricht.

4. VX ist negativ und hat einen überlauf zur Folge. Unter diesen Umständen erfolgt tatsächlich ein zweimaliger überlauf des

BC 970009 209843/1022

Zählers. Der erste Überlauf ergibt sich als Resultat des Auslöschens der voreingestellten negativen Zahl und der zweite Überlauf ergibt sich als Resultat der Tatsache, daß das Eingangssignal die Zählerkapazität überschreitet. In dem zweiten Fall werden die temporären Vorzeichen- und Überlaufbits ST und UT decodiert, um ein Überlaufsignal vorzusehen. Dieser Fall ist in der oben angegebenen Wahrheitstafel (Tabelle ί in der zweiten Zeile) dargestellt.

Am Ende des Umsetzvorganges wird jede Bitstelle des Zählers 25 über die Exklusiv-NOR-Glieder 35 und 36 ausgelesen, die den Zählerwert komplementieren, falls der Spannungszustand auf der Leitung 30 gleich 0 ist. Auf diese Weise wird die im Zähler in Zweierkomplementform als Ergebnis eines positiven Eingangssignals erscheinende Zahl, wie oben unter 2. beschrieben, komplementiert und als positive Zahl ausgelesen, während die als Ergebnis einer negativen Zahl, wie oben unter 3. beschrieben, im Zähler erscheinende positive Zahl in Zweierkomplementform als negative Zahl ausgelesen wird. Die Komplementierung durch die Exklusiv-NOR-Glieder erzeugt in Einer-Komplementform die Zählerstellung. Der Unterschied zwischen der Einer- und Zweierkomplementform stellt lediglich einen durch Verschiebung verursachten Einzelbitfehler dar, der in konventioneller Weise durch entsprechende Justierung des A/D-Umsetzers und des Inverters ausgeglichen werden kann. Die Exklusiv-üiOR-Glieder 35 und 36 tragen der Tatsache Rechnung, daß die Leitung 30 im Nullzustand ist und invertieren jede Bitstelle des Zählers 25 vor dem Auslesen im Gegensatz zu dem Fall, daß auf der Leitung 30 der 1-Zustand herrscht, wo der tatsächliche Inhalt in unveränderter Form wiedergegeben wird. Die folgende Gleichung definiert den Zustand jeder Ausgangsbitstelle Z der Exklusiv-NOR-Logik in Abhängigkeit von der entsprechenden Zählerausgangsbitstelle Q und dem Zustand auf der Leitung 30.

Z = IÖ . Q + 30 . Q

Die folgende Tabelle erläutert diese Beziehung in Form einer BC 970 009 209843/1022

- 13 zugehörigen Wahrheitstafel.

TABELLE II
30 Q Z

0 0 1

0 1 0

1 0 0
1 11

Wenn die Vergleichsschaltung 28 zu Anfang einen positiven Eingang mit der Folge einer binären 1 auf der Leitung 30 anzeigt, wird die Eingangsspannung vor ihrer Integration über die Steuerschaltung 21, ein entsprechendes Steuersignal auf der Leitung 32 und damit durch Schließung des Schalters 22B invertiert. Für den Fall, daß die Werte invertiert werden, ergibt sich die gleiche Fallunterscheidung wie oben. In diesem Fall stellen jedoch die endgültigen Zählerwerte die wahre Entsprechung der Eingangsspannung VX dar und werden demzufolge vor ihrem Auslesen nicht mehr komplementiert. Ist beispielsweise die Polaritätsanzeige fehlerhaft, wird das kleine negative Eingangssignal invertiert und erscheint am Umsetzer als positives Eingangssignal, wie in der zweiten Zeile der oben angegebenen Tabelle dargestellt, wenn nämlich der Zustand auf der Leitung 30 Null ist. Dadurch erscheint im Zähler 25 das Ergebnis in Zweierkomplementform, welches direkt als korrekte Darstellung des negativen Eingangswertes ausgelesen wird, selbst wenn die von der Vergleichsschaltung zu Anfang vorgenommene Polaritätsfeststellung fehlerhaft war. Wie bereits im Zusammenhang mit der obigen Tabelle I gesagt worden ist, wird durch die Decodierung der ST- und UT-Anzeige Bitstellen zusammen mit der Feststellung des Zustandes auf der Leitung 30 in allen Fällen die korrekte Vorzeichen- und überlaufanzeige . festgelegt.

Die Arbeitsweise eines mit drei Rampen arbeitenden A/D-Umsetzers gemäß Fig. 2 wird noch einmal wie folgt zusammengefaßt. Zu Anfang

209843/1022

BC 970 009

liegt das analoge Eingangssignal VX am Anschluß 20 an und wird je nach dem Vergleichsergebnis der Vergleichsschaltung 28 entweder direkt über den durch die Steuerschaltung 21 und Steuerleitung geschlossenen Schalter 22A oder in invertierter Form über den geschlossenen Schalter 22B auf den Integrator 23 gekoppelt. Zum Abfühlen dieses Eingangssignals wird von der Steuerschaltung 21 eine bestimmte Zeitperiode T festgelegt. Dazu kann beispielsweise der Zähler 2 direkt von einem Taktgeber fortgeschaltet werden und beim Auftreten eines Überlaufs der Schalter 22A oder 22B wieder geöffnet werden. Dadurch ist das Ende der Abfühlperiode T in Fig. 3 festgelegt. In Fig. 3 ist in Abhängigkeit von der Zeit der Ausgang des Integrators 23 für zwei verschiedene Fälle dargestellt, einmal für VX = 0 und zum andern für VX gleich der vollen positiven oder negativen Bereichsspannung VFS.

Nach Ablauf der"Abfühlzeit T wird von der Steuerschaltung über die Steuerleitung 33 der Schalter 26A geschlossen, so daß die hohe Bezugsspannung VR2 an den Eingang des Integrators 23 angelegt wird. Diese Bezugsspannung weist gegenüber der in der Abfühlzeit am Integrator 23 anliegenden Spannung die entgegengesetzte Polarität auf. Folgedessen nimmt die Ausgangsspannung linear mit einer relativ steilen Flanke ab, wie in Fig. 3 zu ersehen ist. Gleichzeitig mit der Betätigung des Schalters 26A wird über die Steuerschaltung 21 die negative Voreinstellung des Zählers 25 und der Bitstellen ST und UT zur Berücksichtigung der Vergleichsspannung VO vorgenommen. Schließlich sinkt die Ausgangsspannung EO des Integrators 23 unter den Schwellenwert VT. Von diesem Zeitpunkt an wird über die Steuerschaltung wiederum der Zähler 2 mit Taktimpulsen fortgeschaltet, und zwar in der gleichen Weise wie bei der vorherigen Festlegung der Abfühlzeit T, und der Zähler 25 wird in Abhängigkeit von der Größe des Eingangssignals VX gegebenenfalls ein überlaufsignal erzeugen. Der Zähler 2 war am Ende des Abfühlzeit T, die er durch sein Überlaufsignal festlegte, gelöscht und voreingestellt. Er wird nun durch die Taktimpulse weitergeschaltet, die während des Anliegens der Bezugsspannung VR2 am Integrator 23 auftreten. Diese Fort-

BC 970 009 209843/1022

schaltezeit ist in Abhängigkeit von dem ursprünglichen Wert der Eingangsspannung VX unterschiedlich. Aus der obigen Tabelle I ist ersichtlich, daß der erste Oberlauf des Zählers 25 die Flipflops UT und ST zurückstellt und als Polaritätshinweis gewertet wird, während ein zweiter überlauf, durch den das Flipflop UT erneut gesetzt wird, anzeigt, daß VX den zugelassenen Spannungsbereich des A/D-Umsetzers überschreitet.

Nachdem das Erreichen der durch VT definierten Schwelle von der Vergleichsschaltung 40 am Ausgang festgestellt worden ist, öffnet die Steuerschaltung 21 über ihren Ausgang 34 den Schalter 26A und schließt den Schalter 26B, so daß eine kleinere Bezugsspannung VRl anschließend auf den Integrator 23 gekoppelt wird« Ab diesem Zeitpunkt wird anstelle des Zählers 1 der Zähler 2 durch Taktimpulse weitergeschaltet. Auch hier können die gleichen überlauferscheinungen auftreten, die oben für den Zähler 2 beschrieben worden sind, es bedeutet jedoch in diesem Fall ein überlauf des Zählers 1 lediglich, daß die niedrigste Wertstelle im Zähler 2 inkrementiert wird. Demgemäß arbeiten die Zähler 1 und 2 als einheitliche Zählstufe, bei der lediglich ein überlauf des Zählers 2 eine besondere Bedeutung aufweist. In der Darstellung nach Fig. 3 entsprechen die flacheren Abfallflanken von EO an den Stellen 41 und 42 der geringeren Größe der Bezugsspannung VRl₄ Wenn schließlich das Ausgangssignal EO den .ursprünglichen Bezugspunkt beim Start (in diesem Fall Nullpotential) erreicht,, wird "dieser Zustand durch die Vergleichsschaltung 45 abgefühlt und ein entsprechendes Signal an die Steuerschaltung 21-gegeben, woraufhin über die Steuerleitung 34 der Schalter 26B geöffnet wird» Dadurch wird weiterhin angezeigt, daß der Umsetzzyklus beendet ist und die Inhalte der Zähler 1 und 2 sowie der Flipflops ST und UT die Kombination das Umsetzergebnis darstellen» Dabei ist zu beachten, daß das Umschalten von VR2 auf VRl mit dem nach Durchsehreiten der Schwelle VT auftretenden nächsten Zählimpuls in den Zähler 2 erfolgt, so daß die Integrationszeit für die Flankenteile 41 und 42 nicht notwendig gleich sind. Diese zusammenfassende Funktionsbeschreibung macht deutlich,, daß tatsächlich der gesamte

_{BC 97OOO9} _ 209843/1022 . ___ \ ",

Zählerstand des Zählers 25 der Größe der effektiven Eingangsspannung entspricht.

Unter Berücksichtigung der Tatsache, daß die nach dem Stande der Technik übliche Methode zur Umsetzung bipolarer Signale mittels einer Nullpunkts-Verlagerungsspannung die Umsetzzeit verdoppelt, ergibt sich für die vorliegende Erfindung der besondere Vorteil in ihrer Anwendung für die mit Rampenspannungen arbeitenden Umsetzern. Die Erfindung läßt sich jedoch gleichermaßen praktisch auf alle Arten von A/D-Umsetzern anwenden. An Hand der Darstellung in Fig. 4 soll verdeutlicht werden, daß mit der erfindungsgemäßen Methode die Umsetzung bipolarer Signale auch durch sukzessive Approximation vorgenommen werden kann. Es soll angenommen werden, daß der grundsätzliche A/D-Umsetzer 55 unipolarer Art ist und ein Ausgangssignal in einem binären digitalen Register erzeugt, das als Dekrement-, d. h. Rückwärts-Zähler arbeiten kann. Zur sukzessiven Approximation kann unter Einsatz bekannter Maßnahmen eine Nullpunkts-Verlagerungsspannung VO hinzugefügt werden. Dazu kann beispielsweise ein Differentialverstärker oder ein einfaches Summiernetzwerk Verwendung finden.

Der einzige grundsätzliche Unterschied zwischen diesem und dem mit Rampenspannungen arbeitenden A/D-Umsetzertyp besteht in der Anordnung zur Subtraktion der Verlagerungsspannung VO. Beim Rampenspannungsumsetzer wird diese Subtraktion durch Voreinstellung des Zählers auf einen negativen Wert vor Beginn des Umsetzzyklusses erreicht. Bei einem mit sukzessiver Approximation arbeitenden A/D-Umsetzer ist diese Methode nicht allgemein anwendbar, weil das Ausgangssignal wiederholt mit dem Eingang zur Erzielung eines dem Eingangssignal entsprechenden Endwertes im Ausgangsregister verglichen werden muß. Der Inhalt des Ausgangsregisters des A/D-Umsetzers 55 darf daher vor Abschluß der sukzessiven Approximation nicht geändert werden.

Es ist jedoch möglich, diese Subtraktion am Ende eines solchen sukzessiven Approximationszyklusses vorzunehmen. Dazu kann die

BC 970 009 2098^3/1022

Subtrahierschaltung oder das Ausgangsregister 58 als Dekrementzähler ausgelegt sein, so daß ein Impuls mit entsprechendem Pegel den gleichen Effekt zeigt wie das Subtrahieren einer binären äquivalenten Größe zur jeweiligen Bit- oder Registerflipflopstelle, dem die Rückzählimpulse zugeführt werden. Beispielsweise würde ein der drittniedrigsten Stelle zugeführter Impuls gleichbedeutend mit dem Subtrahieren der Zahl 4 vom Endwert sein oder ein Hinzufügen zur nächsthöheren Bitstelle würde eine Subtraktion der Zahl 8 darstellen usw. Auf diese Weise würde für einen 10-Bit-Umsetzer mit einer Auflösung von 1 : 1024 und einer vollen Bereichsspannung von 10,24 Volt die geringste signifikante Bitstelle einem Wert von 10 mV entsprechen. Würde man für VO = 160 mV wählen, was zum Ausgleich der Ungenauigkeiten der Vergleichsschaltung ausreichte, könnte dieser Wert durch Einführung eines Dekrement-Impulses in der fünften Bitstelle korrigiert werden.

Die zur Abfühlung der Polarität dienende Vergleichsschaltung 50 in Fig. 4 arbeitet in der gleichen im Zusammenhang mit den Fign. 1 und 2 beschriebenen Weise. In gleicher Weise reagiert die Steuerschaltung 51 auf diese Polaritätsabfühlung, um zu entscheiden, ob VX direkt über den geschlossenen Schalter 52 oder nach vorherigem Durchgang durch den Inverter 53 und den geschlossenen Schalter 54 dem eigentlichen A/D-Umsetzer 55 zugeführt wird. Diese zu Anfang vorgenommene Polaritätsabfühlung legt ferner fest, ob die Flipflopschaltung 56 je nach der erkannten Polarität gesetzt oder nicht gesetzt wird. Wie bei den oben beschriebenen Ausführungsbeispielen wird der digitale Ausgang über die Exklusiv-NOR-Glieder 59 in Abhängigkeit von dem Zustand des Flipflops 56 ausgelesen und interpretiert.

Die Erfindung kann ferner bei solchen A/D-Umsetzern Anwendung finden, bei denen ein erster Umsetzvorgang vorgenommen wird zur Bestimmung eines geeigneten Abschwächungs- oder Verstärkungsgrades, so daß für ein gegebenes unbekanntes analoges Eingangssignal im zweiten Umsetzvorgang ein optimales Auflösungsschema

Be 97O 009 209843/1022

zugrunde gelegt werden kann. Bei solchen Systemen kann die anfängliche Polaritatsbestiinmung dann für beide ümsetzvorgänge ausgenützt werden. Weiterhin kann die Polariätsbestimmung direkt für mehrere ümsetzzyklen gespeichert werden, wenn von vornherein von einer Gruppe von Multiplexorausgangen bekannt ist, daß sie eine zwar anfänglich unbekannte, jedoch einheitliche Polarität aufweisen.

BC 970 009 209843/1022

Claims

PATEN TANS P RÜCHE

l/ A/D-Umsetzer für bipolare Eingangssignale, bei dem bezüglich ihrer Polarität und betragsmäßigen Größe unbekannte analoge Eingangssignale während eines durch digitale Zeitmarkierungen festgelegten Zeitraumes einem Integrator zugeführt, mit mindestens einer Bezugsspannung verglichen werden und das Umsetzergebnis in einer während der Vergleichszeit abgeleiteten in einem digitalen Register bzw. Zähler festgehaltenen Binärfolge nach Betrag und Vorzeichen dargestellt, wird, gekennzeichnet durch eine vor Beginn des jeweiligen ümsetzvofganges wirksam werdende Polaritätsabfühlschaltung, einer eingangsseitigen zugehörigen Auswerteschaltung derart, daß dem.eigentlichen A/D-Umsetzer bzw. Integrator je nach der erkannten Polarität das Eingangssignal direkt oder über einen Inverter mit Verstärkungsfaktor 1 zugeführt wird, sowie einer ausgabeseitigen Auswerteschaltung derart, daß das in digitaler Form als Register- bzw. Zählerinhalt vorliegende Umsetzergebnis in Abhängigkeit von dem durch die eingangsseitige Polaritätsabfühlschaltung gelieferten Ausgangssignal in hinsichtlich der Vorzeicheninformatioh ergänzter Form zur Verfügung steht.
2. Schaltungsanordnung nach Anspruch"i, dadurch gekennzeichnet, daß das Ausgangssignal der eingangsseitigen-Polari-. tätsabfühlschaltung zumindest bis sum Abschluß des unmittelbar anschließenden Umsetzvorganges gespeichert ist.
3. Schaltungsanordnung nach den Ansprüchen 1 oder 2, gekennzeichnet durch eine logische Verknüpfungsschaltung als ausgangsseitige Auswerteschaltung, welche die gespeicherte Polaritätsinformation mit dem in digitaler Form vor-

BC 970 009 209843/1022

liegenden Umsetzergebnis zu dem nach Betrag und Größe vollständigen Ausgangssignal verbindet.
4. Schaltungsanordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Bezugsspannung am Integrator des A/D-Umsetzers so gewählt ist, daß der mögliche Fehlerspannungsbereich der Polaritätsabfühlschaltung dadurch überdeckt ist, und daß in dem im A/D-ümsetzer vorgesehenen ausgangsseitigen Zählregister die dieser Bezugsspannung digital entsprechende Zählereinstellung bei der Feststellung der Größe der umzusetzenden analogen Eingangsspannung kompensiert wird.
5. Schaltungsanordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß zur Berücksichtigung bzw. Kompensation des Bezugsspannungspegels am Integrator das Zählregister in der Weise voreingestellt ist, daß vor Beginn des eigentlichen UmsetzVorganges ein entsprechender negativer Zählwert vorliegt, und daß aus dessen Überlaufsignalverhalten die Vorzeicheninformation gewonnen bzw. bei falsch erkannter Polarität durch die Polaritätsabfühlschaltung dieser Fehler korrigiert wird.
6. Schaltungsanordnung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß in dem im A/D-Umsetzer vorgesehenen Zählregister zur Darstellung der digitalen Entsprechung des analogen Eingangssignals mittels einer Subtrahiereinrichtung die Reduzierung des RegisterInhalts und die digitale Entsprechung der Bezugsspannung vorgenommen wird.
7. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die einer negativen Eingangsspannung digital entsprechende Zählregistereinstellung durch eine über die gespeicherte Polaritätsinformation

BC 970 009 209843/1022

gesteuerte Logik in komplementierter Form zur Auslesung gelangt.
8. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß dem Zählregister weitere Registerstellen zur Speicherung der Vorzeicheninformation zugeordnet sind, deren Zustand aus den überlaufSignalen der vorhergehenden Zählstufen beeinflußt wird.
9. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das erste überlaufsignal, des Zählregisters die Flipflops für die Vorzeichen- und Überlaufinformation zurücksetzt und als Polaritätshinweis ausgewertet wird, und daß ein zweiter Überlauf die Überschreitung des zulässigen Spannungsbereichs des A/D-Umsetzers bedeutet.
10. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Zählregister mit Dekrementzählereigenschaft ausgestattet ist und zur Subtraktion der digitalen Entsprechung der am Integrator anliegenden Bezugsspannung am Ende des Umsetzvorgangs ein Zählimpuls der in ihrer Wertigkeit der Bezugsspannung entsprechenden Zählregisterstufe zugeführt wird.

ac 9"o 009 . 2 0 9843/1022

Leerseite