DE2216349C3 - Analog-Digital-Umsetzer für bipolare Eingangssignale - Google Patents
Analog-Digital-Umsetzer für bipolare EingangssignaleInfo
- Publication number
- DE2216349C3 DE2216349C3 DE2216349A DE2216349A DE2216349C3 DE 2216349 C3 DE2216349 C3 DE 2216349C3 DE 2216349 A DE2216349 A DE 2216349A DE 2216349 A DE2216349 A DE 2216349A DE 2216349 C3 DE2216349 C3 DE 2216349C3
- Authority
- DE
- Germany
- Prior art keywords
- converter
- polarity
- counter
- reference voltage
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung betrifft einen A/D-Umsetzcr für bipolare Eingangssignale unter Verwendung eine? unipolar
arbeitenden A/D-Umsetzers mit einer ehgangsseifigen Schaltung zur Feststellung und gegebenenfalls
Änderung der Polarität der Eingangssignale derart, daß dem eigentlichen unipolaren Umsetzer stets
Signale derselben Polarität zugeführt werden, weiche Signale auf einen Integrator geleitet, mit mindestens
einer Bezugsspannung verglichen werden und in einer während der Vergleichszeit abgeleiteten in einem
digitalen Register bzw. Zähler festgehaltenen Binärfolge nach Betrag und Vorzeichen dargestellt werden.
Viele Zustandsgrößen von elektrisch auszuwertenden Vorgängen fallen originär in Form von analogen
Signalen an, die zum Zweck einer geeigneten Weiterbehandlung und Auswertung in den häufig dafür vorgesehenen
digitalen Schaltungsanordnungen in entsprechende digitale Signale umgesetzt werden müssen.
Dazu bedient man sich allgemein sogenannter A/D-Umsetzer, die bereits in vielfältiger Form bekanntgeworden
sind. Es gibt solche A/D-Umsetzer für die Umsetzung unipolarer Signale, d. h. solcher analoger
Signale, die während der Zeit ihres Auftretens stets ein und dieselbe Polarität aufweisen. Die Erfindung
betrifft demgegenüber das Problem der Umsetzung bipolarer analoger Eingangssignale.
Zur Verarbeitung von bipolaren Eingangssignalen
sind A, D-Umscuer der eingangs genannten Art bereits
bekannt (vgl. den in der deutschen Auslegeüchrift
1 274 179 beschriebenen Stand der Technik). Die bisher bekanntgewordenen A/D-Umsetzer für
bipolare Analogsignale weisen jedoch spezifische Nachteile auf. So bestftht bei A/D-Umsetzem der
oben bezeichneten Art das Problem, daß die Betriebs- ?uverlässigkei{ in bezug auf mögliche fehlerhafte
Polaritätsentscheidungen, insbesondere bei kleinen Eingangssignalen um den Nullpunktbereich herum,
heraogesetzt ist, d. h., daß hierbei keine Möglichkeit besteht, eine anfänglich falsch getroffene Polaritätsentscheidung
später zu berücksichtigen bzw. zu korrigieren. Andere A/D-Umsetzer für bipolare Eingangssignale
benutzen mehrere Bezugsspannungen entgegengesetzter Polarität, um eingangsseitig durch
Vergleich die aktuelle Polarität des Eingangssignal*
festzustellen. Dabei muli nvui jedoch den Nachteil in
Kaut nehmen, daß jede L vugs,pannungsquelle uiiaibhängig
von den anderen Drifierscheinungen unterworfen ist, die das Umsetzergebnis direkt im Sinne
tiner fehlerhaften Umsetzung beeinflussen können. Zusatzlich zu dem Erfordernis weiterer Bezugsspan
nungsquellen weisen diese Umsetzer ausgesprochen
nachteilige »tote Zonen« bzw. UiiMcherheitsbereiehe
in ihrem jeweiligen Nullpunktsbereich auf. Weiterhin stellt sich das Problem, daß lediglich bezüglich ihres
Vorzeichens unterschiedliche, jedoch betragsmäßig gleiche Eingangssignale infolge der durch Verwendung
mehrerer Bczugsspannungsquellen bedingten Unsymmetrie der Umsetzschaltung in ihrer digitalen
Form auch betragsmäßig ungleiche Ausgangswerte zugeordnet bekommen. Will man diese Fehlermöglichkeiten
in befriedigender Weise reduzieren, ist dazu regelmäßig ein hoher schaltungsmäßiger Aufwand
erforderlich. Als Beispiel dafür sei der in der USA.-latentschrift 3 493 958 vorgeschlagene A D-IInisetzer
genannt.
Ferner wurde für die Umsetzung bipolarer Eingangssignale bereits vorgeschlagen. In die Umsetzschaltung
eine so hohe Nullpunkt-Verlagerungsspannung (offset voltage) einzuführen, daß die an sich bipolaren
Eingangssignale für ihre Verarbeitung im Umsetzer als unipolare Signale, d. h. als Signale mit
stets derselben Polarität auftreten. Das aber erfordert zwangläufig die schaltungsmäßige Auslegung des
Umsetzers für eine.1 relativ großen Spannungsbereich, was sich insbesondere bei A/D-Umsetzern nach dem
Intcgrutionsprinzip als störend erweist. Schließlich
ist der USA.-Patentschrifl 3 234 544 ein A/D-Umsetzer tür bipolare Eingangssignale zu entnehmen, bei
dem sich jedoch die Vorzeicheninformation in komplizierter Weise aus den Gewichten der übrigen Registerstellen
für die digitale Entsprechung des Eingangssignals dem Betrage nach ergibt.
Die Aufgabe der Erfindung besteht darin, einen verbesserten A'Ü-Umsetzer für bipolare Eingangssignale anzugeben, der nicht für einen an sich unnötig
hohen Spannungsbereich ausgelegt sein muß und insbesondere Nullpunktsfehler zuverlässig und in
einfacher Weise vermeidet bzw. eine etwaig falsch getroffene Polarilätsentscheidung /u korrigieren gestattet.
Gemäß der ErLndtmg ist vorgesehen, daß die Bezugsspannung
am Integrator des A/D-Umsetzers so gewählt ist. daß ό,τ mögliche Fehlerspannungsbereich
der Polaritätsabfühlschaltung dadurch überdeckt ist und daß in dem im A/D-Umsetzer vorgesehenen ausgangssdtjgen Zählregister die diessr Bezugsspannung
digital entsprechende Zählereinstellung bei de.· Feststellung der Größe der umzusetzenden analogen Eingangsspannung, vorzugsweise durch Subtraktion um
die digitale Entsprechung der Bezugsspannung, kompensiert wird. Gerade diese Maßnahme ist geeignet,
die sogenannten Nullpunktsfehler auszuschalten. Selbst wenn die Polaritätsabfühlschaltung, was nicht
auszuschließen ist, bei Signalen um den Nullpunkt
»o herum eine fehlerhafte Polaritätsentscheidung ergibt,
ist durch die Erfindung sichergestellt, daß durch die Überlautsignale in den entsprechend der Bezugsspannung voreingestellten Zählern diese anfänglich fehlerhaft festgestellte Polarität korrigiert wird. In vorteil-
hafter Ausgestaltung der Erfindung ist vorgesehen, daß das Ausgangssignal der elngangsseitigen Polaritätsnbfühleinrichtung
zumindest bis zum Abschluß iles unmittelbar anschließenden Umsetzvorganges gespeichert
ist. Damit ergibt si·.·'-· die Möglichkeit, bei
dem anfänglich sowohl nach Betrag als auch Vorzeichen unbekannten Eingangssignal die anfängliche
Polaritätsabfühlung dann für den gesanvm anschließenden
Uinsetzvorgang zu verwerten, wenn anderersei -, bekannt ist, daß es sich um ein Signal mit zwar
;-.nf:-nglich unbekannter aber dann ständig glcichblei-IcmV'r
positiver oder negativer Polarität handelt. ,■i'.cre vorteilhafte Ausgestaltungen der Erfindung
Mnd in den Unteransprüchen gei.ennzcichnet.
Die Erfindung wird im folgenden an Hand von
Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen
näher erläuteit. Es zeigt
fI g. I das Blockschaltbild eines erfindungsgemäß
verbesserten A D-Umsetzers.
Fig. 2 die Anwendung der Erfindung auf einen mittels dreier Rampen arbeitenden A/D-Umsctzcr.
F i g 3 den Verlauf des Ausgai.gssignals am Integrator
des A D-Umsetzers in Abhängigkeit von der Zeit für verschiedene Eingangssignale VX und
Fig. 4 die Anwendung der Erfindung auf einen
mittels sukzessiver Approximation arbeitenden AD-Umsetzer.
im Blockschaltbild der F i g. 1 ist die Erfindung im Zusammenhang mit einem mittels mehrerer Rampenspannungen
arbeitenden integrierenden A/D-Umsct-
/er dargestellt. Das zu erfassende unbekannte Analogsignal
F,Y am Eingang 10 kann beispielsweise von bestimmten Abfühlelemcnten, die über eine Auswahlschaltung
(Multiplexor) ausgewählt worden sind, stammen. Natürlich kann es sich auch um das Aus-
5" gangssignal eine? einzelnen Abfühlelementes handeln.
V/ie bereits bei A/D-Umsetzcrn mit mehreren Rampenspanntngen
bekannt ist, leitet die Steuerschaltung 11 einen Umsetzzyklus ein, indem in der Schaltcrmatrix
12 der zugehörige Schalter geschlossen und
somit VX der Integratorschaltung 13 zugeführt wird Diese Eirigangsintegration erstreckt sich üb:r eins,
bestimmte Zcilpcriodc, die durch die vom Taktgehei
14 in den Zähler 15 und über die Steuerschaltung 11 geleitete Taktimpuls bestimmt ist. Nachdem dei
Zähler 15 einen vorbestimmten Zählstand erreich hr.t, wird i-ber die Steuerschaltung ti die Schalter
matrix 12 derart beeinflußt, daß VX nicht mehr lan gcr am Integrator 13 anliegt, sondern von der Be
zugsspannimgsquellc 16 eine entsprechende Standard
fir, bezugsspannung auf den Integrator 13 gekoppel wird. Diese Bezugsspannung weist eine gegenübe
VX in der weitergeleiteten Form entgegengesetzt Polarität auf. so daß die Spannung am Ausgang de
5 6
Integrators 13 in Richtung auf ihren ursprünglichen geber IS in einen ersten Überlaufzusland inkremen-Eingangspegel
abklingt. ticrt werden, bevor solche eine positive Polarität anWenn
die Ausgangsspannung am Integrator 13 den zeigende Ziihlimpiilsc gespeichert werden. Das beanfänglichen
Schwellwertpegel erreicht hat. wird deutet, daß eine falschliche Polaritätsangabc durch
diese Tatsache von der Vergleichsschaltung 17 an 5 die Verglcichseinrichliing 18 automatisch durch die
die Steuerschaltung 11 gemeldet. Die Steuerschaltung Tatsache korrigiert wird, daß im Zähler 15 eine
11 leitet dazu während der Zeit, in der über die He- kleine negative Zahl aus dem Ausbleiben eines Überzugsspannung
integriert wird, vom Taktgeber 14 laufs resultiert und somit der Zählerinhalt in Verstammcndc
Taktimpulse in den Zähler 15. und auf bindung mit der ursprünglichen Polaritätsanzeige so-Grund
der abschließenden Zählerstellung erscheint io wohl die Polarität als auch die Größe der Eingangsam
Ausgang der Vergleichsschaltung 17 ein in seinem spannung VX ergibt.
Wert der Eingangsspannung VX entsprechendes digi- Nachdem ein Umsetzzyklus beendet ist, enthält der
talcs Signal. Ein lediglich ein einziges Bezugspotential Zähler 15 in Abhängigkeit von der Polaritätsanzeige
von der Bezugsspannungsquelle 16 benutzender A/D- durch die Vergleichsschaltung 18 die entsprechende
Umsetzer soll als mittels zweier Rampen arbeitender 15 digitale Darstellung, sei sie positiv oder negativ, in
integrierender A/D-Umsetzer bezeichnet werden. entweder Zweier- oder Einerkomplementform. Im
Werden von der Bezugsspannungsquelle 16 zwei Be- letzteren Fall wird der Inhalt des Zählers 15 vor dem
zugsspannungssignale zur aufeinanderfolgenden In- Auslesen durch eine über die gespeicherte Polaritätstegration
herangezogen, soll von einem mittels dreier anzeige gesteuerte Logik komplementiert.
Rampen arbeitenden A D-Umsetzer gesprochen wer- " Die Darstellung in Fig. 2 stellt die vorliegende
den, der im folgenden an Hand der Fi g. 3 beschrie- Erfindung im Zusammenhang mit einem mittels dreier
ben wird. Die vorliegende Erfindung ist jedoch glei- Rampen arbeitenden integrierenden A/D-Umsetzer
chermaßen auf alle solche Schaltungen anwendbar. für bipolare Eingangssignale dar. Die Schaltung ent-
Wie bereits oben erwähnt wurde, kann das analoge hält die Vergleichseinrichtung 28, welche die jewei-
Eingangssignal VX entweder einen positiven, nega- 25 lige Polarität des analogen Eingangssignals VX am
tiven oder auch Null-Pegel aufweisen. Da zum Be- Anschinß 20 abfühlt und bestimmt. Der mit einem
trieb des Integrators 13 die von 16 gelieferte Be- Verstärkungsfaktor I ausgelegte Inverter 29 kehrt das
zugsspannung eine gegenüber der Eingangsspannung Eingangssignal entsprechend dem in der Beschrei-
VX entgegengesetzte Polarität aufweisen muß, sind bung zu F i g. 1 dargestellten Inverter 19 um. Die
Schaltungsmittel zur Anpassung der bipolaren Signale 30 Schalter 22 A und 22 B für das analoge Eingangssignal
VX erforderlich. Zu diesem Zweck fühlt die Ver- werden von den Ausgangssignalen 31 bzw. 32 der
gleichsschaltung 18 bereits vor der Einleitung eines Steuerschaltung 21 gesteuert. Während des Abfühl-
Umsetzzyklus die Polarität von VX ab und leitet ein Intervalls wird über die Steuerschaltung 21 entweder
diese Polaritätsinformation enthaltendes Signal an die HA geschlossen, um VX direkt auf den Integrator
Steuerschaltung 11 weiter. In der Steuerschaltung 11 35 23 zu koppeln, oder der Schalter 22 B wird geschlos-
wird diese Information, z. B. durch Setzen eines zu- sen. um VX in seiner invertierten Form auf den Inte-
gchörigen Verriegelungskreises, gespeichert und ge- grator 23 zu koppeln, und zwar je nach der durch das
gebcnenfalls die Schaltermatrix 12 so beeinflußt, daß Ausgangssignal der Vergleichseinrichtung 28 ange-
statt des direkten Anschlusses von VX an den Inte- zeigten Polarität. An den Anschluß 24 des Integra-
gra1orl3 während der ersten Abfühlzeitperiode der 40 tors 23 ist ferner eine Spannung + VO angelegt, deren
Ausgang eines Inverters 19 mit einer Einheitsverstär- Wert größer als die größte Fehlertoleranz der Ver-
kung durchverbunden wird. Auf diese Weise liegt gleichsschaltung 28. Die Steuerschaltung 21 umfaßt
am Eingang des Integrators 13 stets ein umzusetzen- weiterhin Mittel, um den Zähler 25 (in der Figur als
des Signal gleicher Polarität an, und zwar unabhän- Zähler 1 und Zähler 2 aufgespalten dargestellt) auf
gig von der speziellen gerade vorliegenden Polarität 45 einen negativen Wert voreinzustellen, wobei diese
von VX. Voreinstellung in Zweierkomplementform entspre-
Für einen Verstärkerfaktor 1 ausgelegte Verstär- chend der Größe der Spannung VO vorgenommen ist.
ker bzw. Inverter 19 gehören zum Stand der Tech- Die Exklusiv-NOR-Glieder 35 und 36 komplemen-
nik. Schwierigkeiten ergeben sich dagegen im Zu- tieren das Ausgangssignal des Zählers 25, wenn die
sammenhang mit Vergleichsschaltungen, z. B. 18, bei 50 Vergleichsschaltung 28 eine Polaritätsumkehr einer
denen Drifterscheinungen, tote Zonen usw. zu einem negativen Eingangsspannung VX anzeigt Als Erwei-
Ausgangssignal führen können, das eine gegenüber terung des Zählers 25 sind zwei Flipflopschaltungen
der tatsächlichen Polarität am Anschluß 10 entge- 57" und UT vorgesehen, die über den Decoder 38 zur
gengesetzte Polarität aufweist. Eine solche Situation Anzeige des Vorzeichens (S) und des Überlaufs (V)
entsteht lediglich für einen relativ kleinen Signal- 55 dienen.
bereich um den Null-Pegel herum. Die vorliegende Bekanntermaßen erzeugen mit mehreren Rampen
Erfindung löst dieses Problem dadurch, daß für den arbeitende A/D-Umsetzer in einen oder mehreren
Integrator 13 ein Differentialeingang vorgesehen ist Zählern Ausgangssignale, die proportional zu dem
und VX bzw. der Inverterausgang 19 in der Schalt- analogen Eingangssignal sind. Der Ausgang des mit
matrix 12 mit einem konstanten Bezugsspannungs- 60 drei Rampen arbeitenden Umsetzers wird an den bei-
pegel kombiniert wird, der die in der als Polaritäts- den Zählern 1 und 2 erhalten, die kombiniert als
abfühlschaltung wirkende Vergleichsschaltung 18 einzelnes Register am Ende der Umsetzung ausgele-
unter Umständen auftretende tote Zone überschreitet. sen werden.
Zur Kompensation wird für die einen Eingang des Zu Beginn des Umsetzungsvorgangs werden die
Integrators 13 bildende Bezugsspannung der Zähler 65 Zähler I und 2 auf ein Bitmuster vöreingestcllt, das
15 in der Weise eingestellt, daß auf jeden Fall vor in Zweierkomplementform der Größe der Inüegrator-Beginn
des eigentlichen Umsetzzyklus ein negativer spannung VO entspricht, die nach dem Teilfaktor
Zählwert vorliegt. Der Zähler 15 muß also vom Takt- bzw. der Bereichsabstufung des A/TWJmsetzers be-
stimmt ist. Hs soll beispielsweise angenommen werden,
daß die Zähler 1 und 2 mit ihren Bitpositionen .ST und UT ein !6-Bit-Register 25 darstellen, wobei
die Bitpositionen des Zählers 2 die Bitpostionen höherer Ordnung und die Bitpositionen des Zählers
die Positionen niederer Ordnung repräsentieren. Diese '''oreinstellung wird am Ende der Ahfühlperiode
von VX durch Plazierung von Einsen in 57", VT und in die Positionen höherer Ordnung des Zählers!
bewirkt. Der Zähler 2 wird durch Taktimpulse unter Ausschluß des Zählers 1 während der Integration
der größeren Bezugsspannung VR1 inkrementiert,
während der Zähler 1 während der Integration von VR 1 fortgeschaltet wird. Obwohl ein Überlauf
vom Zähler 2 nach der Voreinstellung die Flipflopschaltungen 57* und UT löscht, wirken die Überläufe
vom Zähler I als zusätzliche Inkremente für die Positionen niederer Ordnung des Zählers 2. Auf diese
Weise entspricht die Anzahl von Taktimpulsen, die dem Zähler 1 oder Zähler 2 zugeführt werden müs- ao
sen, um einen anfänglichen Überlauf vom Zähler 2 nach dessen Voreinstellung zu vollenden, der Größe
der Spannung VO.
Die Vergleichsschaltung 28 fühlt die Polarität des analogen Eingangssignals VX ab und setzt entsprechcnd
den Zustand des die Polarität anzeigenden Flipflips in der Steuerschaltung 21. Der Zustand
dieses Flipflops wird während des Umsetzvorganges bcibe'ijlten, ungeachtet möglicher anschließender am
Ausgang der Vergleichsschaltung28 angezeigter Wechsei, und bestimmt auf diese Weise, welche der beiden
Umsctzopti-r.i.-.jcn i-blaufcn. Zur Verdeutlichung
soll angenommen werden, daß die Anzeige eines positiven Eingangssignals am Ausgang der Vergleichsschaltung
28 das die Polaritätsinformation speichernde Flipflop setzt, während die Anzeige eines negativen
Eingangssignals es zurücksetzt bzw. in den Nullzustand bringt. Der Spannungspegel auf der Leitung
30 repräsentiert den logischen Zustand dieses Polaritätsflipflops derart, daß eine binäre 1 der Crkennung
eines positiven Eingangssignals durch die Ver-Vergleichseinrichtung 28 entspricht. Dabei ist zu beachten,
daß infolge von Schwellen verschiebungen in Vergleichseinrichtung 28 entspricht. Dabei ist zu beaus
ein 1-Zustand angezeigt werden kann, auch wenn der Eingang tatsächlich negativ ist. Ein solcher Fehler
wird automatisch im Rahmen der im folgenden beschriebenen bipolaren Umsetzung kompensiert.
In Abhängigkeit von dem Spannungszustand auf der Leitung 30 kann das Eingangssignal VX im Inverter
29 umgekehrt werden. Das würde dadurch geschehen, daß auf der Leitung 32 ein den Schalter
22 B schließendes Signal von der Steuerschaltung 21 erzeugt würde. Es wird angenommen, daß immer
dies dann auftritt, wenn die Leitung 30 den Spannungszustand
1 aufweist, so daß der tatsächliche Eingang am Summierknoten des Integrators 23 infolge
VX als stets negativ angenommen wird. Weiterhin ist die Flanke des Integratorausganges entsprechend der
Integration von VX oder dessen invertierten Wertes stets positiv oder ansteigend. Im folgenden ist
eine Wahrheitstafel angegeben, welche die Ergebnisse jeder möglichen Kombination der Indikatorbitstellen
ST und SU sowie der Eingangspolarität umfaßt und die Eingangspolarität umfaßt die Ausgangsgrößen das
Vorzeichenbit S sowie das Uberlaufbit U als Funktion
des Leistungszustandes 30 sowie der Flipflopzustände ST und UT angibt.
30 | ST | UT | S | U | Ausgang |
0 | 0 | 0 | I | 0 | negativ |
0 | 0 | I | I | I | negativer |
Überlauf | |||||
0 | I | I | 0 | 0 | positiv |
I | 0 | 0 | 0 | 0 | positiv |
1 | 0 | 1 | 0 | I | positiver |
Überlauf | |||||
1 | I | I | I | 0 | negativ |
Aus der Tabelle 1 ergeben sich die logischen Bestimmungsgleichungen
für U und 5 wie folgt:
5 = 30 · ST (- 30 · 57.
U = ST UT
Solange Sättigungseinflüsse der A/D-Umsetzerelemente, z. B. des Integrators 23, zumindest geringfügig
unterhalb dem Zweifachen der vollen Bereichsspannung (full scale voltage VFS) bleiben, kann ein
dritter Überlauf des Zählers 2 nicht eintreten. Da der zweite Überlauf anzeigt, daß der A/D-Umsetzer seinen
Bereich überschritten hat, und die resultierende Information fehlerhaft ist, müssen lediglich Mittel
zum Speichern eines solchen zweiten Überlaufereignisses und zur Anzeige eines Fehlers vorgesehen
werden. Folgedessen kann ein dritter Überlauf, selbst svenn er eintreten sollte, ignoriert werden.
Wenn die Vergleichsschaltung 28 einen negativen Eingang VX zu Beginn eines Umsetzzyklus anzeigt,
wird das Potential der Leitung 30 auf Null zurückgestellt. Im folgenden werden die möglicherweise auftretenden
Potentialzustände erläutert:
1. VX = 0. In diesem Fall ist das effektive Eingangssignal
am Integrator 23 gleich -KO, und der Umsetzvorgang dieses Wertes löscht exak;
die entsprechend voreingestellte negative Zahl im Zähler 25. Folgedessen ist der Endwert im
Zähler bei Abschluß des Umsetzvorganges 0, was der Größe von VX entspricht.
2. VX ist infolge eines Fehlers in der Vergleichsschaltung 28 geringfügig positiv. Dann ist die
effektive Eingangsspannung am Integrator 23 geringer als VO, so daß der Endwert des Zählers
eine negative Zahl darstellt, die bezüglich ihrer Größe gleich dem Bereichswert der positiiven
Eingangsspannung VX ist.
3. VX ist negativ. Die effektive Eingangsspannung ist dann größer als VQ. Beim Umsetzvorgang
wird die anfänglich voreingestellte negative Zahl gelöscht und im Zähler eine endgültige positive
Zahl erhalten, die in ihrer Größe dem Bereichswert des negativen Eingangssignals entspricht.
4. VX ist negativ und hat einen Überlauf zur Folge. Unter diesen Umständen erfolgt tatsächlich ein
zweimaliger Überlauf des Zählers. Der erste Überlauf ergibt sich als Resultat des Auslöschens
der voreingestellten negativen Zahl, und der zweite Überlauf ergibt sich als Resultat der
Tatsache, daß das Eingangssignal die Zählerkapazität überschreitet. In dem zweiten Fall werden
die temporären Vorzeichen- und Überlaufbits ST und UT decodiert, um ein Überlaufsignal
vorzusehen. Dieser Fall ist in der oben angegebenen Wahrheitstafel (Tabelle I in der
zweiten Zeile) dargestellt.
Am finde des Umsetzvorganges wird jede Bitstellc
des /älilers 25 über die Lxklusiv-NOR-C Wieder
.15 und 36 ausgelesen, die den Zählerwert komplementieren, falls der Spannungs/.iisland auf der
Leitung 30 gleich 0 ist. Auf diese Weise wird die im Zähler in Zweier/.omplcmentform ;ils Ergebnis eines
positiven liingaiigssignals erscheinende Zahl, wie
ohen unter 2. besehrieben, komplementiert und als positive Zahl ausgelesen, während die als lirgebnis
einer negativen Zahl, wie oben unter 3. besehrieben, im Zähler erscheinende positive Zahl in
Zweierkomplcmentform als negative Zahl ausgelesen wird. Die Komplcmentierung durch die Exklusiv-NOR-Glieder
erzeugt in Einer-Komplementform die Zählctsteilung. Der Unterschied zwischen der Einerund
Zwcierkomplementform stellt lediglich einen durch Verschiebung verursachten ninzel'oitfehlcr dar,
der in konventioneller Weise durch entsprechende Justierung des A/D-Umsetzers und des Inverters ausgeglichen
werden kann. Die Exklusiv-NOR-Glieder 35 und 36 tragen der Tatsache Rechnung, daß die
Leitung 30 Nullziistand ist und invertieren jede Bitsteile
des Zählers 25 vor dem Auslesen im Gegensatz zu dem Fall, dnß auf der Leitung 30 der !-Zustand
herrscht, wo der tatsächliche Inhalt in unveränderter Form wiedergegeben wird. Die folgende
Gleichung definiert den Zustand jeder Ausgangsbitstelle Z der Exklusiv-NOR-Logik in Abhängigkeit
von der entsprechenden Zählerausgangsbitstclle Q und dem Zustand auf der Leitung 30.
Z = 3D · ~Q -\ 30 · Q
Die folgende Tabelle erläutert diese Beziehung in Form einer zugehörigen Wahrheitstafel.
30 | Q | Z |
0 | 0 | I |
0 | 1 | 0 |
I | 0 | 0 |
1 | 1 | I |
Wenn die Vergleichsschaltung 28 zu Anfang einen positiven Eingang mit der Folge einer binären 1 auf
der Leitung 30 anzeigt, wird die Eingangsspannung vor ihrer Integration über die Steuerschaltung 21,
ein entsprechendes Steuersignal auf der Leitung 32 und damit durch Schließung des Schalters 22 B invertiert.
Für den Fall, daß die Werte invertiert werden, ergibt sich die gleiche Fallunterscheidung
wie oben. In diesem Fall stellen jedoch die endgültigen Zählerwerte die wahre Entsprechung der Eingangsspannung
VX dar und werden demzufolge vor ihrem Auslesen nicht mehr komplementiert. Ist beispielsweise
die Polaritätsanzeige fehlerhaft, wird das kleine negativ%, Eingangssignal invertiert und erscheint am Umsetzer als positives Eingangssignal,
wie in der zweiten Zeile der oben angegebenen Tabelle dargestellt, wenn nämlich der Zustand auf der
Leitung 30 Null ist. Dadurch erscheint im Zähler 25 das Ergebnis in Zweierkomplementfönn, welches direkt als korrekte Darstellung des negativen Ehigangswertes ausgelesen wird, selbst wenn die von der Vergleichsschaltung zu Anfang vorgenommene Polari-
lätsfcststellung fehlerhaft war. Wie bereits im Zusammenhang mit der obigen Tabelle I gesagt worden
ist, wird durch uic Decodierung der SI - und Ul-An.'eigebitstclleii
zusammen mit tier feststellung des j Zustiitidcs auf der Leitung 30 in allen Füllen die
korrekte Vor/eichen- und Uherlaufanzeigc festgelegt.
Die Arbeitsweise eines mit drei Rampen arbeitenden A/D-lJmselzers gemäß F i g. 2 wird noch einmal
wie folgt zusammengesetzt:
ίο Zu Anfang liegt das analoge Lingangssignal VX
am Anschluß 20 an und wird je nach dem Vcrgleichsergebms
der Vergleichsschaltung 28 entweder direkt über den durch die Steuerschaltung 21 und Steuerleitung
31 geschlosscnenen Schalter 22/1 oder in invertierter
Form über den geschlossenen Schalter 22/i ;im Integrator 23 gekoppelt. Zum Abfühlen dieses
Hingangssignals wird von der Steuerschaltung 21 eine bestimmte Zeitperiode 7' festgelegt. Dazu kann
beispielsweise der Zähler 2 direkt von einem Taktgeber fortgeschaltet werden und beim Auftreten
eines Überlaufs der Schalter 22 A oder 22 Ii wieder geöffnet werden. Dadurch ist das F.nde der Abfiihlperiode
T in F i g. 3 festgelegt. In Fig. 3 ist in Abhängigkeit
von der Zeit der Ausgang des Integrators 23 für zwei verschiedene Fälle dargestellt, einmal
für VX 0 und zum anderen für VX r gleich der vollen
positiven oder negativen Bercichsspannung VFS. Nach Ablauf der Abfühlzcit T wird von der
Steuerschaltung über die Steucrleitung 33 der Schal-3"
ter 26 A geschlossen, so daß die hohe Bezugsspannung VR 2 an den Eingang des Integrators 23 angelegt
wird. Diese Bezugsspannung weist gegenüber der in der Abfühlzeit am Integrator 23 anliegenden
Spannung die entgegengesetzte Polarität auf. Folgedessen nimmt die Ausgangsspannung linear mit einer
relativ steilen Flanke ab, wie in Fig. 3 zu ersehen ist. Gleichzeitig mit der Betätigung dos Schalters
26/1 wird über die Steuerschaltung 21 die negative Voreinstellung des Zählers 25 und der Bitstellen
ST und UT zur Berücksichtigung der Vergleichsspannung KO vorgenommen. Schließlich sinkt
die Ausgangsspannung £0 des Integrators 23 unter den Schwellenwert VT. Von diesem Zeitpunkt an
wird über die Steuerschaltung wiederum der Zähler 2 mit Taktimpulsen fortgeschaltet, und zwar in der
gleichen Weise wie bei der vorherigen Festlegung der Abfühfzeit T, und der Zähler 25 wird in Abhängigkeit von der Größe des Eingangssignals VX gegebenenfalls ein Überlaufsignal erzeugen. Der Zähler 2
war am Ende der Abfühlzeit T, die er durch sein Überlaufsignal festlegte, gelöscht und voreingestellt.
Er wird nun durch die Taktimpulse weitergeschaltet, die während des Anliegens der Bezugsspannung VR 2
am Integrator 23 auftreten. Diese Fortschaltezeit ist in Abhängigkeit von dem ursprünglichen Wert der
Eingangsspannung VX unterschiedlich. Aus der obigen Tabelle I ist ersichtlich, daß der erste Überlauf
des Zählers 25 die Flip-flops UT und ST zurückstellt und als Polaritätshinweis gewertet wird, während ein zweiter Überlauf, durch den das Flipflop
UT erneut gesetzt wird, anzeigt, daß VX den zugelassenen Spannungsbereich des Λ/D-Umsetzers überschreitet.
nierten Schwelle von der Vergleichsschaltung
am Ausgang; festgestellt worden ist, öffnet die
Schalter 26/4 und schließt den Scrtalter 26 B, so
11 12
daß eini kleinere Bczugsspannung VR 1 anschließend einem mit sukzessiver Approximation arbeitenden
auf den Integrator 23 gekoppelt wird. Ab diesem A/D-Umselzer ist diese Methode nicht allgemein anZeitpunkt
wird an Stelle des Zahlers 1 der Zähler 2 wendbar, weil das Ausgangssignal wiederholt mit
durch Taktimpulse weitergeschaltet. Auch hier kön- dem Eingang zur Erzielung eines dem Eingangssignal
neu die gleichen Überlauferscheinungcn auftreten. 5 entsprechenden Endwertes itr Ausgangsregister verdie
oben für den Zähler 2 beschrieben worden sind, glichen werden muß. Der Inhalt des Ausgangsregies
bedeutet jedoch in diesem Fall ein Überlauf des sters des A/D-Umsetzers 55 darf daher vor Abschluß
Zählers I lediglich, daß die niedrigste Wertstelle im der sukzessiven Approximation nicht geändert vverfcähler
2 inkrementicrt wird. Demgemäß arbeiten den.
tlic Zähler 1 und 2 als einheitliche Zählstufe, bei der l0 Es ist jedoch möglich, diese Subtraktion am Ende
lediglich ein Überlauf des Zählers 2 eine besondere eines solchen sukzessiven Approximationszyklus
tledeutunt> aufweist. In der Darstellung nach Fig. 3 vorzunehmen. Dazu kann die Subtrahierschaltung
tntspreehen die flacheren Abfallflanken von EO oder das Ausgangsregister 58 als Dckrementzähler
tin den Stellen 41 und 42 der geringeren Größe der ausgelegt sein, so daß ein Impuls mit entsprecheniBezugsspannung
VH 1. Wenn schließlich das Aus- 15 dem Pegel den gleichen Effekt zeigt wie das Subfeangssignal
EO den ursprünglichen Bezugspunkt trahieren einer binären äquivalenten Größe zur jebcim
Start (in diesem Fall Nullpotential) erreicht, weiligen Bit-oder Registerflipflopstelle, dem die Rückwird
dieser Zustand durch die Vergleichsschaltung zählimpulse zugeführt werden. Beispielsweise würde
45 abge'ühlt und ein entsprechendes Signal an die ein der drittniedrigsten Stelle zugeführter Impuls
Steuerschaltung 21 gegeben, woraufhin über die 20 gleichbedeutend mit dem Subtrahieren der Zahl 4 vom
Stcuerleitung 34 der Schalter 26/? geöffnet wird. Endwert sein oder ein Hinzufügen zur nächsthöhe-Dadurch
wird weiterhin angezeigt, daß der Umsetz- ren Bitstelle würde eine Subtraktion der Zahl 8
zyklus beendet ist und die Inhalte der Zähler 1 darstellen usw. Auf diese Weise würde für einen
und 2 sowie der Flipflops 57' und UT die Kombi- 10-Bit-Umsetzer mit einer Auflösung von 1 :1024
nation, das Umsetzergebnis darstellen. Dabei ist zu 15 und einer vollen Bereichsspannung von 10,24 Volt
beachten, daß das Umschalten von VR 2 auf VR 1 die geringste signifikante Bitstelle einem Wert von
mit dem nach Durchschreiten der Schwelle VT auf- !"■ mV entsprechen. Würde man für VO — 16OmV
tretenden nächsten Zählimpuls in den Zähler 2 er- wählen, was zum Ausgleich der Ungenauigkeiten der
folgt, so daß die Integrationszeit für die Flankenteile Vergleichsschaltung ausreichte, könnte dieser Wert
41 und 42 nicht notwendig gleich sind. Diese zusam- 30 durch Einführung eines Dekrement-Impulses in der
menfassende Funktionsbeschreibung macht deutlich, fünften Bitstelle korrigiert werden,
daß tatsächlich der gesamte Zählerstand des Zählers Die zur Abfühlung der Polarität dienende Ver-25 der Größe der effektiven Eingangsspannung ent- gleichsschaltung 50 in F i g. 4 arbeitet in der gleichen spricht. im Zusammenhang mit den in F i g. 1 und 2 bcschrie-
daß tatsächlich der gesamte Zählerstand des Zählers Die zur Abfühlung der Polarität dienende Ver-25 der Größe der effektiven Eingangsspannung ent- gleichsschaltung 50 in F i g. 4 arbeitet in der gleichen spricht. im Zusammenhang mit den in F i g. 1 und 2 bcschrie-
Unter Berücksichtigung der Tatsache, daß die nach 35 benen Weise. In gleicher Weise reagiert die Steuerdem
Stande der Technik übliche Methode zur Umset- schaltung 51 auf diese Polaritätsabfühlung, um zu
zung bipolarer Signale mittels einer Nullpunkts-Ver- entscheiden, ob VX direkt über den geschlossenen
lagerungsspannung die Umsetzzeit verdoppelt, ergibt Schalter 52 oder nach vorherigem Durchgang duich
sich für die vorliegende Erfindung der besondere den Inverter 53 und den geschlossenen Schalter 54
Vorteil in ihrer Anwendung für die mit Rampenspan- 40 dem eigentlichen A/D-Umsetzer 55 zugeführt wird,
nungen arbeitenden Umsetzern. Die Erfindung läßt Diese zu Anfang vorgenommene Polaritätsabfühlung
sich jedoch gleichermaßen praktisch auf alle Arten legt ferner fest, ob die Flipflopschalt/vig 56 je nach
von A/D-Umsetzern anwenden. An Hand der Dar- der erkannten Polarität gesetzt oder nicht gesetzt
stellung in F i g. 4 soll verdeutlicht werden, daß mit wird. Wie bei den oben beschriebenen Ausfuhrungsdcr
erfindungsgemäßen Methode die Umsetzung bi- 45 beispielen wird der digitale Ausgang über die Expolarer Signale auch durch sukzessive Approximation klusiv-NOR-Glieder 59 in Abhängigkeit von dem Zuvorgenommen
werden kann. Es soll angenommen stand des Flipflops 56 ausgelesen und inter -rewerden,
daß der grundsätzliche A/D-Umsetzer 55 tiert.
unipolarer Art ist, und ein Ausgangssignal in einem Die Erfindung kann ferner bei solchen A/D-Umbinären
digitalen Register erzeugt, das als Dekre- 50 setzern Anwendung finden, bei denen ein erster Um·
ment-, d. h. Rückwärts-Zähler arbeiten kann. Zur setzvorgang vorgenommen wird zur Bestimmung
sukzessiven Approximation kann unter Einsatz be- eines geeigneten Abschwächungs- oder Verstärkung*
kannter Maßnahmen eine Nullpunkts-Verlagerungs- grades, so daß für ein gegebenes unbekanntes anal»
spannu.ig FO hinzugefügt werden. Dazu kann bei- ges Eingangssignal im zweiten Umsetzvorgang eil
spielsweise ein Differentialverstärker oder ein ein- 55 optimales Auflösungsschema zugrunde gelegt werdei
faches Summiernetzwerk Verwendung finden. kann. Bei solchen Systemen kann die anfänglichi
Der einzige grundsätzliche Unterschied zwischen Polaritätsbestimmung dann für beide Umsetzvor
diesem und dem mit Rampenspannungen arbeiten- gänge ausgenützt werden. Weiterhin kann die Polari
den A/D-Umsetzertyp besteht in der Anordnung zur tätsbestimmung direkt für mehrere Umsetzzykien ge
Subtraktion der Verlagerungsspannung FO. Beim 60 speichert werden, wenn von vornherein von eine
Rampenspannungsumsetzer wird diese Subtraktion Gruppe von Multiplexorausgängen bekannt ist, da
durch Voreinstellung des Zählers auf einen negativen sie eine zwar anfänglich unbekannte, jedoch emheil
Wert vor Beginn des Umsetzzyklus erreicht. Bei liehe Priorität aufweisen.
Hierzu 3 Blatt Zeichnungen
Claims (10)
1. A/D-Umsetzer für bipolare Eingangssignale unter Verwendung eines unipolar arbeitenden
A/D-Umsetzers mit einer eingangsseitigen Schaltung
zur Feststellung und gegebenenfalls Änderung der Polarität der Eingangssignale derart, daß
dem eigentlichen unipolaren Umsetzer stets Signale derselben Polarität zugeführt werden, weiche
Signale auf einen Integrator geleitet, mit mindestens einer Bezugsspannung verglichen werden
und in einer während der Vergleichszeit abgeleiteten,
in einem digitalen Register bzw. Zähler festgehaltenen Binärfolge nach Betrag und Vorzeichen
dargestellt werden, dadurch gekennzeichnet,
daß die Bezugsspannung am Integrator des A/D-Umsetzers so gewählt ist, daß der mögliche P'ehlerspannungsbereich der Poiaritäisabfühlschahung
dadurch überdeckt ist und daß in dem im A/D-Umsetzer vorgesehenen ausgangsseitigen
Zählregister die dieser Bezugsspannung digital entsprechende Zählereinstellung bei der
Feststellung der Größe der umzusetzenden analogen Eingangsspannung kompensiert wird.
2. Schaltungsanordnung na-rh Anspruch I, dadurch
gekennzeichnet, daß das Ausgangssignal der eingangsseitigen Polaritätsabfühlschaltung zumindest
bis zum Abschluß des unmittelbar anschließenden Umsetzvorganges gespeichert
ist.
3. Schaltungsanordnung nac^i den Ansprüchen 1
oder 2, gekennzeichnet jurch iine logische Verknüpfungsschaltung
als ausgangsseitige Auswerteschaltung, weiche die gespeicherte Polaritätsinformation
mit dem in digitaler Form vorliegenden Umsetzergebnis zu dem nach Betrag und Größe
vollständigen Ausgangssignal verbindet.
4. Schaltungsanordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Bezugsspannung am Integrator des A/D-Umsetzers se
gewählt ist, daß der mögliche Fehlerspannungsbereich der Polaritätsabfühlschaltung dadurch
überdeckt ist und daß in dem im A/D-Umsetzer vorgesehenen ausgangsscitigen Zählregister die
dieser Bezugsspannung digital entsprechende Zählereinstellung bei der Feststellung der Größe
der umzusetzenden analogen Eingangsspannung kompensiert wird.
5. Schaltungsanordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß zur Berücksichtigung
bzw. Kompensation des Bezugsspannungspegels am Integrator das Zählregister in der
Weise voreingestellt ist, daß vor Beginn des eigentlichen Umsetzvorganges ein entsprechender negativer
Zählwert vorliegt und daß aus dessen Überlaufsignalverhalten die Vorzeicheninformation gewonnen
bzw. bei falsch erkannter Polarität durch die Polaritätsabfühlschaltung dieser Fehler korrigiert
wird.
6. Schaltungsanordnung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß in dem im
A/D-Umsetzer vorgesehenen Zählregister zur Darstellung der digitalen Entsprechung des analogen
Eingangssignals mittels einer Subtrahiereinrichtung die Reduzierung des Registerinhalts und
die digitale Entsprechung der Bezugsspannung vorgenommen wird.
7. Schaltungsanordnung nach einem der vnr
hergehenden Ansprüche, dadurch gekennzeich
net, daß die einer negativen Eingangsspannunj
digital entsprechende Zählregistereinstelluni
durch eine über die gespeicherte Polaritätsinfor mation gesteuerte Logik in komplementierte
Form zur Auslesung gelangt.
8. Schaltungsanordnung nach einem der vor hergehenden Ansprüche, dadurch gekennzeichnet
daß dem Zählregister weitere Registerstellen zu Speicherung der Vorzeicheninformation zugeord
net sind, deren Zustand aus den Uberlaufsignaler der vorhergehenden Zählstufen beeinflußt wird
9. Schaltungsanordnung nach einem der vor hergehenden Ansprüche, dadurch gekennzeich
net, daß das erste Überlaufsignal des Zählregisten die Flipflops für die Vorzeichen- und Überlauf
information zurücksetzt und als P:.-h;rffat5hinwer!
ausgewertet wird und daß ein zweiter Überlauf die Überschreitung des zulässigen Spannungsbereichs des A/D-Umsetzers bedeutet.
10. Schaltungsanordnung nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß das Zählregister mit Dekrementzähiereigenschaft
ausgestattet ist und zur Subtraktion der digitalen Entsprechung der am Integrator anliegenden
Bezugsspannung am Ende des Umsetzvorgangs ein Zählimpuls der in ihrer Wertigkeit
der Bezugsspannung entsprechenden Zählregisterstufc zugeführt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13174971A | 1971-04-06 | 1971-04-06 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2216349A1 DE2216349A1 (de) | 1972-10-19 |
DE2216349B2 DE2216349B2 (de) | 1974-03-07 |
DE2216349C3 true DE2216349C3 (de) | 1974-10-03 |
Family
ID=22450851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2216349A Expired DE2216349C3 (de) | 1971-04-06 | 1972-04-05 | Analog-Digital-Umsetzer für bipolare Eingangssignale |
Country Status (12)
Country | Link |
---|---|
US (1) | US3737893A (de) |
JP (1) | JPS5118301B1 (de) |
BE (1) | BE780803A (de) |
BR (1) | BR7202012D0 (de) |
CA (1) | CA974648A (de) |
DE (1) | DE2216349C3 (de) |
DK (1) | DK132358C (de) |
FR (1) | FR2131996B1 (de) |
GB (1) | GB1352276A (de) |
IT (1) | IT947669B (de) |
NL (1) | NL7204293A (de) |
SE (1) | SE392011B (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1455565A (en) * | 1972-12-22 | 1976-11-17 | Solartron Electronic Group | Anaologue to digital converters |
US3872466A (en) * | 1973-07-19 | 1975-03-18 | Analog Devices Inc | Integrating analog-to-digital converter having digitally-derived offset error compensation and bipolar operation without zero discontinuity |
US3967270A (en) * | 1974-07-08 | 1976-06-29 | Essex International, Inc. | Analog-to-digital converter |
FR2377062A1 (fr) * | 1977-01-11 | 1978-08-04 | Renault | Dispositif d'acquisition de donnees analogiques pour calculateur numerique pour vehicule automobile |
GB1601907A (en) * | 1977-03-22 | 1981-11-04 | Hitachi Ltd | Analogue-to-digital converter |
US4344067A (en) * | 1979-11-21 | 1982-08-10 | Motorola, Inc. | Analog to digital converter and method of calibrating same |
US4445111A (en) * | 1980-09-15 | 1984-04-24 | John Fluke Mfg. Co., Inc. | Bi-polar electronic signal converters with single polarity accurate reference source |
US4566110A (en) * | 1982-09-17 | 1986-01-21 | Coulter Electronics, Inc. | Auto-zeroing linear analog to digital converter apparatus and method |
US4528549A (en) * | 1983-01-27 | 1985-07-09 | The United States Of America As Represented By The Secretary Of The Air Force | Bipolar digitizer having compression capability |
GB2235344B (en) * | 1989-08-24 | 1993-08-04 | Schlumberger Technologies Ltd | Analogue-to-digital converter |
US5184128A (en) * | 1991-08-06 | 1993-02-02 | Harris Corporation | Integrating A/D converter with means for reducing rollover error |
US5315527A (en) * | 1992-01-03 | 1994-05-24 | Beckwith Robert W | Method and apparatus providing half-cycle digitization of AC signals by an analog-to-digital converter |
US5361866A (en) * | 1993-09-30 | 1994-11-08 | Michael Bell | Connector assembly for use on scaffolding to prevent a worker from falling |
US5410310A (en) * | 1994-04-04 | 1995-04-25 | Elsag International N.V. | Method and apparatus for extending the resolution of a sigma-delta type analog to digital converter |
US20020141568A1 (en) * | 2001-04-02 | 2002-10-03 | Acoustic Technologies, Inc. | Dual threshold correlator |
US9172364B2 (en) | 2013-10-23 | 2015-10-27 | Linear Technology Corporation | Isolated bootstrapped switch |
US8890577B1 (en) | 2013-10-29 | 2014-11-18 | Linear Technology Corporation | Bipolar isolated high voltage sampling network |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2824285A (en) * | 1956-08-01 | 1958-02-18 | Link Aviation Inc | Digital voltmeter |
US2999968A (en) * | 1959-10-19 | 1961-09-12 | Sperry Rand Corp Ford Instr Co | Switching circuit for nonlinear servo integral compensation |
US3436756A (en) * | 1965-12-30 | 1969-04-01 | Monsanto Co | Voltage to time-interval converter |
GB1099896A (en) * | 1966-08-02 | 1968-01-17 | Standard Telephones Cables Ltd | Encoder for sampled analogue signals |
US3564430A (en) * | 1968-10-30 | 1971-02-16 | Collins Radio Co | Linear rectifier with polarity detector |
US3603773A (en) * | 1969-08-28 | 1971-09-07 | Vernitron Corp | Digital pulse rate generator |
-
1971
- 1971-04-06 US US00131749A patent/US3737893A/en not_active Expired - Lifetime
-
1972
- 1972-02-18 IT IT20708/72A patent/IT947669B/it active
- 1972-02-21 GB GB785272A patent/GB1352276A/en not_active Expired
- 1972-02-29 FR FR7207623A patent/FR2131996B1/fr not_active Expired
- 1972-03-03 JP JP47021610A patent/JPS5118301B1/ja active Pending
- 1972-03-08 SE SE7202937A patent/SE392011B/xx unknown
- 1972-03-16 BE BE780803A patent/BE780803A/xx unknown
- 1972-03-27 CA CA138,128A patent/CA974648A/en not_active Expired
- 1972-03-30 NL NL7204293A patent/NL7204293A/xx not_active Application Discontinuation
- 1972-04-05 DK DK164872A patent/DK132358C/da active
- 1972-04-05 DE DE2216349A patent/DE2216349C3/de not_active Expired
- 1972-04-06 BR BR2012/72A patent/BR7202012D0/pt unknown
Also Published As
Publication number | Publication date |
---|---|
SE392011B (sv) | 1977-03-07 |
NL7204293A (de) | 1972-10-10 |
DK132358B (da) | 1975-11-24 |
GB1352276A (en) | 1974-05-08 |
CA974648A (en) | 1975-09-16 |
BR7202012D0 (pt) | 1973-06-14 |
DE2216349B2 (de) | 1974-03-07 |
DE2216349A1 (de) | 1972-10-19 |
IT947669B (it) | 1973-05-30 |
DK132358C (da) | 1976-04-26 |
JPS5118301B1 (de) | 1976-06-09 |
FR2131996B1 (de) | 1974-08-02 |
FR2131996A1 (de) | 1972-11-17 |
US3737893A (en) | 1973-06-05 |
BE780803A (fr) | 1972-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2216349C3 (de) | Analog-Digital-Umsetzer für bipolare Eingangssignale | |
DE3902313C3 (de) | Analog /Digitalwandler | |
DE69621068T2 (de) | Analog-Digitalwandler nach dem Verfahren der sukzessiven Approximation | |
DE2434517C2 (de) | ||
DE1914720C3 (de) | Analog/Digital-Umsetzer | |
DE68926734T2 (de) | Mit schrittweiser Annäherung arbeitendes Analog-Digitalwandlungsgerät | |
DE3041417T (de) | ||
DE3201297C2 (de) | ||
DE2315986B2 (de) | Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer | |
DE2602382C2 (de) | Reihen-Parallel-Analog-Digital-Umsetzereinrichtung | |
DE2129383B2 (de) | Pulscodemodulator mit knickkennlinien-amplitudenwandler | |
DE3329242A1 (de) | Schaltungsanordnung zum ueberpruefen des zeitlichen abstands von rechtecksignalen | |
DE3150215A1 (de) | "analog-digital-wandler" | |
DE3202437C2 (de) | Wiedergabeschaltung für ein Datensignal im Biphase -Mark-Format | |
DE3533467C2 (de) | Verfahren und Anordnung zum störsicheren Erkennen von in Datensignalen enthaltenen Daten | |
EP0019821B1 (de) | Verfahren und Anordnung zur Übertragung einer Binärfolge | |
DE2704756C2 (de) | Digital-Analog-Umsetzer | |
DE2845635C2 (de) | Analog/Digital-Wandler | |
DE2547725A1 (de) | Analog-digital-wandler | |
DE2718229A1 (de) | Digitale nachrichtenuebertragungsanlage | |
DE1300967B (de) | Rueckkopplungscoder fuer die Pulscodemodulation | |
DE3126380A1 (de) | "schaltungsanordnung zum umsetzen eines analogen wechselspannungssignals in ein digitales signal" | |
DE2734724A1 (de) | Digital-analog-wandler | |
DE2552369A1 (de) | Schaltungsanordnung zur digitalverarbeitung nichtlinearer pulskodemodulationssignale | |
DE2419642B2 (de) | Analog-Digital-Umsetzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |