DE3201297C2

DE3201297C2 -

Info

Publication number: DE3201297C2
Application number: DE3201297A
Authority: DE
Inventors: Kazuo Ibaraki Jp Kato; Takeshi Mito Jp Hirayama; Shigeaki Sayama Jp Yoshida; Yoshinori Mitaka Jp Sato
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1981-01-19
Filing date: 1982-01-18
Publication date: 1988-06-01
Also published as: JPH0345581B2; US4580126A; JPS57119259A; DE3201297A1

Description

Die Erfindung betrifft ein Prüfverfahren zur Messung der Umsetzgenauigkeit von zyklischen Analog/Digital-Umsetzern und für das Prüfverfahren geeigneter Analog/Digitalumsetzer gemäß den Obergriffen der unabhängigen Ansprüche 1, 3 und 7.

Ein bekanntes Analog- und Digital-Meßverfahren ist in dem Artikel von JIM R. NAYLOR, "Testing Digital/Analog And Analog/Digital Converters" in IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, Bd. CAS-25 (Juli 1978) Nr. 7 beschrieben.

Der daraus bekannte zyklische A/D-Umsetzer enthält einen Digital/Analog-Umsetzer (D/A-Umsetzer), einen Spannungs vergleicher und ein Register für aufeinanderfolgenden Ver gleich, kurz Folgevergleichsregister. Die Umsetzungsge nauigkeit eines solchen A/D-Umsetzers wird bisher mittels der bekannten Analog- bzw. Digital-Meßverfahren gemessen. Bei dem Analog-Meßverfahren wird eine monoton ansteigende Eingangsspannung dem zu prüfenden A/D-Umsetzer zur Um setzung in ein Digitalsignal zugeführt, das dann mittels eines Bezugs-D/A-Umsetzers, der genaue Umsetzungscharakte ristiken besitzt, zurück in ein analoges Signal umgesetzt wird. Die auf diese Weise zurückgewandelte Analogspannung wird mit der Eingangsspannung verglichen und auf der Grundlage einer möglichen Spannungsdifferenz die Um setzungscharakteristik des zu prüfenden A/D-Umsetzers gemessen. Bei dem Digital-Meßverfahren wird ein digitaler Istwert durch den Bezugs-D/A-Umsetzer in eine Analog spannung umgesetzt, die Analogspannung wieder in ein Digital signal durch den zu prüfenden A/D-Umsetzer umgesetzt. Das so erhaltene Digitalsignal wird dann mit dem ursprüng lichen digitalen Istwert verglichen und daraus die Um setzungsgenauigkeit des zu prüfenden A/D-Umsetzers bestimmt. Der bei diesen Prüfverfahren verwendete Bezugs-D/A-Umsetzer sollte selbstverständlich eine ausreichend hohe Umsetzungs genauigkeit im Vergleich zu der des zu prüfenden D/A-Umsetzers besitzen, um eine hohe Genauigkeit bei dem sich ergebenden Meßergebnis zu erzielen. Dies hat den Nachteil, daß erheb liche Zeit für die Messung erforderlich ist.

Wenn beispielsweise ein 10 Bit-A/D-Umsetzer unter Verwendung eines Bezugs-D/A-Umsetzers mit 14 Bit Länge durch die bisher üblichen Meß- oder Prüfverfahren geprüft werden soll, müssen die Messungen 2¹⁴mal, d. h. 16 384mal, durch Ändern des Ein gangspegels zu dem sich in Prüfung befindlichen 10-Bit-A/D- Umsetzer wiederholt werden, um die Messung oder die Prüfung über den gesamten Eingangsbereich durchzuführen. Auf diese Weise erfordert die Messung der Umsetzungsgenauigkeit des A/D- Umsetzers mit angemessen hoher Genauigkeit eine unzulässig lange Zeit. Die Meßgenauigkeit kann außerdem durch extern zugeführtes statisches Rauschen beeinträchtigt werden.

Weiterhin ist zu erwähnen, daß die bekannten Prüfverfahren einen Spannungsvergleicher zusätzlich zur externen Meßausrüstung erfordern, wie beispielsweise einen Rechner und den Bezugs- D/A-Umsetzer.

Es ist Aufgabe der Erfindung, ein Prüfverfahren für einen zyklischen Analog/Digital-Umsetzer anzugeben, das die Be stimmung der Umsetzgenauigkeit mit hoher Präzision inner halb kurzer Zeit ermöglicht. Es ist ferner Aufgabe der Erfindung, einen zyklischen Analog/Digital-Umsetzer anzu geben, der einen zur Anwendung des erfindungsgemäßen Prüf verfahrens geeigneten Aufbau besitzt.

Der erste Aufgabenteil wird bei einem Prüfverfahren gemäß dem Oberbegriff des Anspruchs 1 erfindungsgemäß durch die in seinem Kennzeichen angegebenen Merkmale gelöst. Der Anspruch 2 kennzeichnet eine vorteilhafte Weiterbildung da von.

Der zweite Aufgabenteil wird bei einem Analog/Digital-Um setzer gemäß dem Oberbegriff des Anspruchs 3 erfindungsgemäß durch die in seinem kennzeichnenden Teil angegebenen Merk male gelöst. Die Ansprüche 4 bis 6 kennzeichnen jeweils eine vorteilhafte Weiterbildung davon.

Eine weitere unabhängige Lösung des zweiten Aufgabenteils bei einem Analog/Digital-Umsetzer gemäß dem Obergriff des Anspruchs 7 ist durch die in dessen kennzeichnenden Teil angegebenen Merkmale gelöst. Der Anspruch 8 kennzeichnet eine vorteilhafte Ausbildung davon.

Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild zur Darstellung eines Prüfver fahrens für einen Analog/Digital-Umsetzer,

Fig. 2 ein Blockschaltbild des Schaltungsaufbaus eines Analog/Digital-Umsetzer mit einem Aufbau, der zur Messung der Umsetzungsgenauigkeit durch Anwendung des vorgeschlagenen Prüfverfahrens für Analog/Digi tal-Umsetzer geeignet ist,

Fig. 3 Kennlinien der Beziehung zwischen digitalen Bezugs werten und analogen Ausgangssignalen zur Darstellung des Prinzips des vorgeschlagenen Prüfverfahrens,

Fig. 4 ein Fließdiagramm zur Erläuterung des Ablaufes von Betriebsschritten, die durch einen externen Rechner beim Durchführen der vorgeschlagenen Prüfung eines Analog/Digital-Umsetzers ausgeführt werden,

Fig. 5 graphische Daten bezüglich der Umsetzungsgenauigkeit, die durch das Prüfverfahren eines vorgeschlagenen Analog/Digital-Umsetzers erhältlich sind,

Fig. 6 Kennlinien für ein weiteres Verfahren zum Messen der Umsetzungsgenauigkeit unter Verwendung des vorgeschlagenen Prüfverfahrens für Analog/Digital- Umsetzer.

Das vorgeschlagene Prinzip beruht auf der Tatsache, daß die Umsetzungszeit, d. h. die Zeit, die zur Digital/Analog- Umsetzung eines Digital/Analog-Umsetzers, kurz D/A-Umsetzer, wie er in einem Analog/Digital-Umsetzer, kurz A/D-Umsetzer, mit zyklischem Vergleich, kurz zyklischer A/D-Umsetzer, eingebaut ist, erforderlich ist, im allgemeinen außerordent lich kurz im Vergleich zur Umsetzungszeit des üblichen A/D- Umsetzers ist.

Gemäß Fig. 1 wird zum Durchführen des vorgeschlagenen Prüf verfahrens für den zyklischen A/D-Umsetzer einem Eingangs anschluß eines D/A-Umsetzers 4, der in dem zu prüfenden A/D- Umsetzer 2 enthalten ist, ein von einem extern vorgesehenen Rechner 6 ausgegebenes digitales Bezugssignal über eine Eingangssignalleitung 8 zugeführt. Das daraufhin erzeugte Analog-Ausgangssignal dieses D/A-Umsetzers 4 wird dem nega tiven Eingangsanschluß eines Spannungsvergleichers 10 zuge führt, der ebenfalls in dem zu prüfenden A/D-Umsetzer 2 ent halten ist. Das Ausgangssignal des Spannungsvergleichers 10 wird dem externen Rechner 6 über eine Signalleitung 12 zuge führt.

Weiter ist ein Bezugs-D/A-Umsetzer 14 vorgesehen, der an einem Eingangsanschluß das digitale Bezugssignal von dem externen Rechner 6 über eine Eingangssignalleitung 16 empfängt. Das analoge Ausgangssignal des Bezugs-D/A-Umsetzers 14 wird einem positiven Eingangsanschluß des Spannungsvergleichers 10 zugeführt, der in dem zu prüfenden A/D-Umsetzer 2 enthalten ist. In diesem Zusammenhang ist zu bemerken, daß die Bitzahl der dem Eingang des Bezugs-D/A-Umsetzers 14 zugeführten digi talen Bezugssignals ausreichend höher ist als die Bitzahl des D/A-Umsetzers 4, der in dem prüfenden zyklischen A/D- Umsetzer 2 enthalten ist.

Bei dem erläuterten Schaltungsaufbau wird das von dem Bezugs- D/A-Umsetzer 14 ausgegebene umgesetzte Analogsignal mit dem umgesetzten Analogsignal verglichen, das von dem D/A-Umsetzer 4 abgegeben wird, der in dem in Prüfung befindlichen A/D-Um setzer 2 enthalten ist. Dieser Vergleich wird vom Spannungs vergleicher 10, der ebenfalls in dem in Prüfung befindlichen A/D-Umsetzer 2 enthalten ist, durchgeführt. Auf diese Weise führt das Prüfverfahren eine Fehlermessung durch. Die Fehler entstehen sowohl durch den D/A-Umsetzer 4 als auch durch den Spannungsvergleicher 10, die die Hauptteile des Folge vergleichs-A/D-Umsetzers 2 bilden und die primäre Ursachen von Fehlern sind, die in den Ausgangscharakteristiken von letzterem auftreten.

Selbstverständlich ist der A/D-Umsetzer allgemein mit einem Analogsignal-Eingangsanschluß und einem Digitalsignal-Aus gangsanschluß zusätzlich zu einem Stromversorgungsanschluß versehen. Jedoch muß im Fall des A/D-Umsetzers 2, dessen Umsetzungsgenauigkeit durch das Prüfverfahren geprüft werden soll, eine Einrichtung die ein Digitalsignal dem eingebauten D/A-Umsetzer 4 zuführt, sowie eine Einrichtung vorgesehen sein, die das von dem eingebauten Spannungs vergleicher 10 erzeugte Ausgangssignal nach außen führt.

Ein Ausführungsbeispiel des zyklischen A/D-Umsetzers mit einem für die Durchführung des vorgeschlagenen Prüfverfah rens geeignete Aufbau ist im einzelnen in Fig. 2 darge stellt, wobei zur Bezeichnung gleicher oder ähnlicher Ele mente wie in Fig. 1 gleiche Bezugszeichen verwendet sind.

Gemäß Fig. 2 besitzt der zyklische A/D-Umsetzer 2 einen Eingangsanschluß 21 für ein analoges Eingangssignal. Dieser Anschluß 21 ist mit einem positiven Eingangsanschluß des Spannungsvergleichers 10 verbunden. Dessen Ausgangsanschluß ist so ausgebildet, daß er entwedet mit einem Register 23 für zyklischen Vergleich oder einem Ausgangsanschluß 24 mit der Bezeichnung "Prüfausgang" über einen Umschalter 22 verbindbar ist. Das Folge-Vergleichsregister 23 besitzt einen Takteingangsanschluß, der mit einem Eingangsanschluß 25 mit der Bezeichnung "Takt" verbunden ist.

Das Folge-Vergleichsregister 23 ist im allgemeinen durch Zähler, UND-Glieder und Register gebildet. Die Registerzahl entspricht der Bit-Zahl des umzusetzenden Signals. Jedoch ist die Registerschaltung 23 in Fig. 2 sehr vereinfacht dargestellt. Der Digitalausgang des Folge-Vergleichsregisters 23 ist über einen ersten Umschalter 26 mit einem Digital ausgangsanschluß 27 mit der Bezeichnung "Ausgang", der eine Anzahl einzelner Anschlüsse entsprechend der Bitzahl des digitalen Ausgangssignals aufweist und über einen zweiten Umschalter 28 mit dem Eingangsanschluß des D/A-Umsetzers 4 verbunden. Der Ausgangsanschluß des D/A-Umsetzers 4 ist mit dem negativen Eingangsanschluß des Spannungsvergleichers 10 verbunden. Ein Register 29 ist zwischen den Umschaltern 26 und 28 eingesetzt. Die Steuereingänge der drei Umschalter 22, 26 und 28 sind mit einem Eingangsanschluß 30 ge koppelt, der mit "Steuerung (Prüfung)" in Fig. 2 be zeichnet ist.

Der zyklische A/D-Umsetzer 2 mit dem er wähnten Aufbau besitzt zwei Betriebsarten, nämlich eine A/D-Umsetzungsbetriebsart und eine Prüfbetriebs art.

Zunächst wird die Arbeitsweise des A/D-Umsetzers 2 in der A/D-Umsetzungsbetriebsart erläutert. In die ser A/D-Umsetzungsbetriebsart nehmen die drei erwähnten Umschalter 22, 26 und 28, abhängig von einem Steuersi gnal, das dem Eingangsanschluß 30 zur Betriebsartwahl zu geführt ist, die jeweiligen mit Strichlinien dargestell ten Stellungen an. In diesem Zu stand wird das dem Eingangsanschluß 21 zugeführte Ana logsignal und das vom D/A-Umsetzer 4 abgegebene Aus gangssignal dem positiven bzw. dem negativen Eingangs anschluß des Spannungsvergleichers 10 zugeführt. Das Folgevergleichsregister 23 inkrementiert aufeinander folgend den Wert seines digitalen Ausgangssignals ab hängig vom Eingangssignal, das eine Wiedergabe des Vergleichsergebnisses ist, das von dem Spannungsver gleicher 10 über dem Umschalter 22 abgeleitet ist. Ins besondere wird, solange das analoge Eingangssignal, das dem Eingangsanschluß 21 zugeführt ist, größer als das analoge Ausgangssignal von dem D/A-Umsetzer 4 ist, das digitale Ausgangssignal vom Folgevergleichsregister 23 aufeinanderfolgend um ein Inkrement bzw. einen Schritt inkrementiert (vorwärtsgezählt), wodurch das dem analo gen Eingangssignal entsprechende digitale Ausgangssignal der Ausgangsanschlußanordnung 27 zugeführt wird. Diese Arbeitsweise setzt sich fort, bis die Beziehung zwischen dem analogen Eingangssignal und dem Ausgangssignal vom D/A-Umsetzer 4, die vorstehend erläutert ist, umgekehrt wird.

Im Fall der Prüfbetriebsart werden die drei Umschalter 22, 26 und 28 abhängig von dem dem Eingangsanschluß 30 zugeführten, die Prüfbetriebsart wählenden Steuersignale in die Vollinien dargestellten jeweiligen Stellungen geschaltet. In diesem Zustand wird ein von einem extern vorgesehenen Rechner (z. B. in Fig. 1) zugeführtes digitales Bezugssignal dem Ausgangsanschluß 27 zugeführt, und damit dem D/A-Umsetzer 4 über das Register 29 zugeführt. Andererseits wird ein von einem Bezugs-D/A-Umsetzer, entsprechend dem D/A-Umsetzer gemäß Fig. 1, zugeführtes Analogsignal dem Eingangsanschluß 21 und damit dem positiven Eingangsanschluß des Spannungs vergleichers 10 zugeführt. Der negative Eingangsanschluß des Spannungsvergleichers 10 erhält das analoge Ausgangssignal von dem D/A-Umsetzer 4. Das Ausgangssignal vom Spannungsverglei cher 10 wird dem externen, die Messung verarbeitenden Rechner (z. B. 6 in Fig. 1) über den Umschalter 22 und den Ausgangs anschluß 24 zugeführt.

Fig. 3 zeigt graphisch die Eingangs/Ausgangskennlinien des D/A-Umsetzers 4, der in dem zu prüfenden A/D-Umsetzer 2 ent halten ist, und des Bezugs-D/A-Umsetzer 14. In Fig. 3 gibt eine Strichlinien-Treppenkurve A die Umsetzungskennlinie des D/A-Umsetzers 4 wieder, der in dem zu prüfenden A/D-Um setzer 2 enthalten ist.

Eine Vollinien-Treppenkurve B stellt die Umsetzungskennlinie des Bezugs-D/A-Umsetzers 14 dar. Eine Gerade C stellt eine ideale Umsetzungs-Kennlinie dar. Wie sich aus der Kennlinie gemäß der Kurve A des D/A-Umsetzers 4, der in dem zu prüfenden A/D-Umsetzers 2 enthalten ist, ergibt, ist das niedrigstwertige Bit (LSB) des digitalen Bezugssignals üblicherweise mit einer Gewichtung versehen, die der Hälfte einer Einheits menge entspricht, derart, daß kein Null-Offset bezüglich der Geraden C erzeugt wird, die die ideale Umsetzungs-Kennlinie wiedergibt. Als Folge hat das erste analoge Ausgangssignal eine Größe, die der Hälfte der Einheitsmenge gleich ist, und die folgenden Ausgangssignale steigen aufeinanderfolgend um die Einheitmenge an, wodurch sie den treppenförmig ansteigenden Signalverlauf haben. Andererseits ist der Bezugs- D/A-Umsetzer 14 zur Annäherung an die ideale Kennlinie C mit einem Offset versehen, der einem halben Bit entspricht, so daß die Inkremente in dem analogen Ausgangssignal des Bezugs-D/A- Umsetzers 14 in Abhängigkeit zu dem digitalen Eingangssignal vollständig konstant bleiben. In der Praxis kann ein derartig ges Offset beispielsweise durch Verwendung eines Bezugs-D/A Umsetzers 14 erhalten werden, der eine um 1 Bit größere Bit kapazität als die Bitzahl, die bei der Messung verwendet wird, wobei das niedrigstwertige Bit stets auf "1" festgelegt ist. Andererseits kann auch eine Größe, die dem halben Bit ent spricht, mittels einer zusätzlichen analogen Einrichtung addiert werden, obwohl diese in der Zeichnung nicht dargestellt ist. Wenn jedoch die Bitzahl des Bezugs-D/A-Umsetzers 14 aus reichend groß gegenüber der Bitzahl des zu prüfenden A/D- Umsetzers 2 ist, kann die erwähnte Addition zum Bezugs-D/A- Umsetzer weggelassen werden.

In dem Idealfall, in dem keine Fehler in beiden D/A-Umsetzern 4 und 14 sowie in dem Spannungsvergleicher 10 auftreten, er gibt sich, daß die erfaßten Ausgangsspannungssignale, d. h. die Vergleichsergebnissignale des Spannungsvergleichers 10, die abhängig von den digitalen Bezugswerten A _i des zu prü fenden D/A-Umsetzers 4 und den digitalen Bezugswerten B _i des Bezugs-D/A-Umsetzers 14 erzeugt sind, Pegeln entsprechen, die durch Punkte α in Fig. 3 dargestellt sind. Folglich genügt es, die Abweichungen der von der tatsächlichen A/D- Umsetzung erhaltenen Signale bezüglich der eingestellten Punkte α der idealen Umsetzungs-Kennlinie C, bei denen die Umsetzungs-Kennlinie A des D/A-Umsetzers 4 die ideale Kennlinie C schneiden sollte. Insbesondere ergibt sich unter der Annahme, daß die Auflösung des Bezugs-D/A-Umsetzers 14 um 2 Bit höher ist als die des zu prüfenden D/A-Umsetzers 4, das digitale Bezugssignal B _i des Bezugs-D/A-Umsetzers 14, das dem i-ten Bezugssignal A _i des zu prüfenden D/A-Umsetzers 4 entspricht zu B _i = 4 A _i - 2 unter der Voraussetzung, daß kein Fehler vorliegt. Folglich kann, wenn eine Abweichung oder eine Differenz zwischen dem Idealwert von B _i und dem entsprechenden Bezugswert B _i, für den das Ausgangssignal des Spannungsvergleichers 10 abhängig von dem gleichzeitigen eingestellten Wert von A _i invertiert wird, diese Abweichung oder Differenz als der Fehler angesehen werden.

Die Bestimmung der Differenz zwischen den Bezugswerten der beiden D/A-Umsetzer 4 und 14 und des idealen eingestellten Wertes wird durch den externen Rechner durchgeführt. Aus Fig. 4 ergibt sich ein Fließdiagramm zur Darstellung des Betriebes, der durch den externen Rechner durchgeführt wird, um die betrachtete Differenz zu bestimmen. Wie sich aus Fig. 4 ergibt, wird der digitale Bezugswert B _i des Bezugs-D/A-Um setzers 14 anfänglich auf "0" gesetzt, während der digitale Bezugswert A _i des D/A-Umsetzers 4, der sich in der Prüfung befindet, auf "1" gesetzt wird. Weiter wurden die Anzahl i der Prüfschritte, die Anzahl M, die die Einzelbitbreite des D/A-Umsetzers 4 in bezug auf die Bit des Bezugs-D/A- Umsetzers 14 wiedergibt und die Differenz D auf Null gesetzt. In diesem Zustand wird das Ausgangssignal des Bezugs-D/A- Umsetzers 14 mit dem Ausgangssignal des zu prüfenden D/A-Um setzers 4 verglichen. Es sei angenommen, daß das Ausgangs signal des Bezugs-D/A-Umsetzers 14 durch REF wiedergegeben wird, während dasjenige des D/A-Umsetzers 4 durch DUT wiedergegeben wird. Solange REF kleiner als DUT bleibt (d. h. REF < DUT), wird das Eingangssignal B _i zum Bezugs-D/A- Umsetzer 14 aufeinanderfolgend um eine Einheit oder "1" erhöht, wobei die Anzahl M weitergezählt wird. Wenn das Aus gangssignal REF größer als DUT wird (d. h. REF < DUT), wird die Differenz zwischen dem Zählwert M und dem theoretischen Wert N bestimmt, der diesem Zählwert M entspricht, und der gegeben ist durch 2 · (Biltlänge von REF)/(Bitlänge von DUT). Die so bestimmte Differenz wird als Fehler gespeichert. Diese Vorgehensweise wird wiederholt, bis die Anzahl i der Prüfschritte bis auf K erhöht ist, was den vollen Maß stabsfaktor wiedergibt. Die für jeden der Prüfschritte i erhaltenen Differenzen werden gespeichert und als Fehler kurve ausgezeichnet, die den Nichtlinearitätsfehler oder den Quantisierungsfehler darstellt, wie das in Fig. 5 dar gestellt ist.

Wie sich aus der vorstehenden Erläuterung ergibt, ist, da die Ausgangssignale des D/A-Umsetzers, der in dem D/A-Um setzer enthalten ist, und des Bezugs-D/A-Umsetzers durch den Spannungsvergleicher miteinander verglichen werden, ledig lich ein Vergleichsbetrieb erforderlich für ein digitales Bezugssignal, unabhängig von der Bitlänge des sich in der Prüfung befindlichen A/D-Umsetzers, wodurch die für die Messung oder Prüfung erforderliche Zeit im Vergleich zu den bisher bekannten Prüfverfahren erheblich verkürzt wird.

Bei dem bekannten Prüfverfahren wird die Prüfung in folgenden drei Schritten durchgeführt.

1. Ein Bezugsdigitalsignal wird einem Bezugs-Digital/Analog- Umsetzer zugeführt, der daraus ein Bezugsanalogsignal erzeugt;
2. das Bezugsanalogsignal wird dem zu prüfenden zyklischen A/D-Umsetzer zugeführt, der aus diesem Bezugsanalogsignal ein Digitalausgangssignal erzeugt, und
3. das Digitalausgangssignal des zu prüfenden A/D-Umsetzers wird mit dem Bezugs-Digitalsignal verglichen.

Mit der Annahme, daß ein A/D-Umsetzer, der eine Auflösung von n-Bit hat, unter Verwendung eines Bezugs-D/A-Umsetzers der eine Auflösung von 2^{n + m}mal wiederholt werden, d. h., daß die drei Prüfschritte für jedes der 2^{n + m} unterschiedlichen digitalen Eingangssignale des Bezugs-D/A-Umsetzers durchge führt werden. Mit der weiteren Annahme, daß der erste Schritt eine Zeitdauer Ts hat und der zweite Schritt n · Tc dauert, (A/D-Umsetzung durch zyklische A/D-Umsetzer von n-Bit be stimmt den Wert n , weshalb es insgesamt eine Zeitdauer n · Tc dauert, wenn Tc die Bestimmung jedes Bits benötigte Zeit ist),
wird die Gesamtprüfzeit beim bekannten Verfahren

T _test = 2^{n + m} (Ts + n Tc).

(Die für andere Prüfschritte benötigte Zeit wird vernach lässigt.)

Beim vorgeschlagenen Prüfverfahren ist dagegen die zur Prüfung benötigte Zeit lediglich von der Auflösung des zu prüfenden A/D-Umsetzers bestimmt und unabhängig von der Auflösung des Bezugs-D/A-Umsetzers. Somit ist die Prüfzeit des vorgeschlagenen Verfahrens gegeben durch

T′ _text = 2 · 2ⁿ (Ts + Tc)

Wenn man beispielsweise annimmt, daß n = 10, n + m = 14, Ts = 5 µs; Tc = 10 µs ist, dann wird beim bekannten Prüfverfahren

T _test = 2¹⁴(5 + 10 · 10)µs = 1,72 sec

und beim vorgeschlagenen Prüfverfahren:

T′ _test = 2 · 2¹⁰ · (5 + 10)µs = 0,03 sec

Weil weiter externe Schaltungen wie Operationsverstärker u. dgl., die zur Durchführung herkömmlicher Verfahren erforder lich sind und mögliche Fehlerquellen darstellen, bei der Er findung unnötig werden, kann die Messung oder die Prüfung mit höherer Genauigkeit durchgeführt werden.

Weiter kann aufgrund einer Anordnung, bei der die Abweichung oder die Differenz als Digitalsignal mittels eines extern vorgesehenen Rechners verarbeitet wird, die Speicherung und die Umsetzung der relevanten Daten in außerordentlich vereinfachter Weise als weiterer Vorteil erreicht werden.

Anhand Fig. 6 wird erläutert, wie die Entscheidung: "gültig" oder "ungültig" anhand der Kennlinien des sich in der Prüfung befindlichen A/D-Umsetzers durchgeführt wird. In Fig. 6 gibt ein Kurve A die ideale Umsetzungs-Kennlinie des in dem sich in Prüfung befindlichen A/D-Umsetzer enthaltenen D/A-Umsetzers wieder, während eine Kurve B die Umsetzungs- Kennlinie des Bezugs-D/A-Umsetzers wiedergibt. Als Kriterium für die Entscheidung "gültig" (GO) oder "ungültig" (NO GO) sei angenommen, daß dieses auf ±1 LSB (niedrigstwertiges Bit) beruht, wobei die zulässige obere und untere Grenze für den in dem in Prüfung befindlichen A/D-Umsetzer ent haltenen D/A-Umsetzer derart ist, wie sie durch die Geraden C bzw. D wiedergegeben sind. Unter diesen Bedingungen kann die Schaltungsanordnung derart sein, daß für jeden der Bezugswerte A _i des sich in Prüfung befindlichen D/A- Umsetzers der Bezugs-D/A-Umsetzer die Spannungen erzeugt, die den oberen und unteren Grenzwerten des analogen Spannungsausgangssignals von dem eingebauten D/A-Umsetzer entsprechen, wobei Vergleiche zwischen den Ausgangsspannungen vom Bezugs-D/A-Umsetzer und jedem eingebauten D/A-Umsetzer durch den eingebauten Spannungsvergleicher durchgeführt werden. Bei dem in Fig. 6 dargestellten Beispiel ist ange nommen, daß die Ausgangsspannung des zu prüfenden D/A-Um setzers durch V _a ₃ für den digitalen Bezugswert A _i = 3 wie dergegeben ist. Dann ist der Bezugs-D/A-Umsetzer auf B _i = 13 entsprechend dem oberen Grenzwert der analogen Ausgangsspannung V _a ₃ eingestellt. Dadurch wird eine entsprechende Bezugs spannung erzeugt, die durch V _b ₃ (UPP) wiedergegeben ist. Wenn sich aus dem Vergleich ergibt, daß V _a ₃ V _b ₃ (UPP) ist, wird die Entscheidung "gültig" (GO) getroffen. Andernfalls wird die Entscheidung: "ungültig" (NO GO) getroffen. In ähnlicher Weise wird für den unteren Grenzwert der analogen Ausgangs spannung V _a ₃ der Bezugs-D/A-Umsetzer auf B _i = 6 eingestellt. Dadurch wird die Bezugsspannung für die untere Grenze V _b ₃ (LOW) erzeugt. Wenn V _a ₃ V _b ₃ (LOW) ist, wird die Entscheidung "gültig" (GO) getroffen. Andernfalls wird die Entscheidung: "ungültig" (NO GO) getroffen. Daher wird, wenn die Gültigkeitsentscheidung sowohl für den oberen als auch den unteren Grenzwert getroffen ist, bestimmt, daß der Fehler, der möglicherweise von dem betrachteten /AD-Umsetzer eingeführt wird, kleiner als ±1 LSB ist.

Die Bezugswerte für die obere Grenze B _i (UPP) und die untere Grenze B _i (LOW) des Bezugs-A/D-Umsetzers sind abhängig von jedem der digitalen Bezugswerte A _i des zu prüfenden D/A- Umsetzers bestimmt. Im Fall des in Fig. 6 dargestellten Beispiels ergibt sich der Bezugswert der oberen Grenze des Bezugs-A/D-Umsetzers zu B _i (UPP) = 4 A _i + 1 für den i-ten digi talen Bezugswert A _i, während der Bezugswert für die untere Grenze sich ergibt zu B _i (LOW) = 4 A _i - 6. Auf diese Weise kann die Umsetzungsgenauigkeit aller Umsetzungspunkte des D/A- Umsetzers mit n Bit vollständig mittels 2 · 2ⁿ Vergleichen ge prüft werden, unabhängig von der Auflösung des für die Prüfung verwendeten Bezugs-D/A-Umsetzers.

Claims

1. Prüfverfahren zur Messung der Umsetzgenauigkeit von zyklischen Analog/Digital-Umsetzern, bei denen eine analoge Ausgangsspannung eines Digital/Analog-Um setzers aufeinanderfolgend mit einer analogen Eingangs spannung durch einen Spannungsvergleicher verglichen wird, dessen analoge Ausgangsspannung eine digitale Ausgangsspannung des zyklischen Analog/Digital-Umsetzers bestimmt, dadurch gekennzeichnet,
daß ein digitales Bezugssignal zur Prüfung des Analog/Digital- Umsetzers erzeugt wird,
daß das digitale Bezugssignal dem Eingang des in dem zu prüfenden Analog/Digital-Umsetzers eingebauten Digital/Ana log-Umsetzer zugeführt wird und in ein erstes Analogsignal umgesetzt wird,
daß das digitale Bezugssignal dem Eingang eines Bezugs- Digital/Analog-Umsetzers, dessen Umsetzgenauigkeit größer als die des im zu prüfenden Analog/Digital-Umsetzer ent haltenden Digital/Analog-Umsetzers ist, zugeführt wird und in ein zweites Analogsignal umgesetzt wird, daß das von dem Digital/Analog-Umsetzer im zu prüfenden Analog/Digital- Umsetzer ausgegebene erste Analogsignal mit dem von dem Bezugs-Digital/Analog-Umsetzer abgegebenen zweiten Analogsignal von dem im Analog/Digital-Umsetzer einge bauten Spannungsvergleicher verglichen wird und
daß die Umsetzungscharakteristik des Analog/Digital- Umsetzers auf der Grundlage der Vergleichergebnisse bestimmt wird.

2. Prüfverfahren für Analog/Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Bitzahl des digitalen Bezugssignals, das dem Bezugs-Digital/Analog-Umsetzer zugeführt wird, größer ist als die Bitzahl des digitalen Bezugssignals, das dem im zu prüfenden Analog/Digital-Umsetzer eingebauten Digital/Analog-Umsetzer zugeführt wird.

3. Analog/Digital-Umsetzer, dessen Aufbau zur Messung seiner Umsetzgenauigkeit nach Anspruch 1 und 2 geeignet ist, mit
einem Eingangsanschluß, dem ein umzusetzendes analoges Spannungssignal zugeführt ist,
einem Spannungsvergleicher, dem an einem ersten Eingang, die dem Eingangsanschluß zugeführte Analogspannung anliegt,
einem Folgevergleichsregister, das ein dem analogen Spannungssignal entsprechendes Digitalsignal durch aufeinanderfolgendes Ändern des Digitalsignals auf der Grundlage des durch den Spannungsvergleicher erhaltenen Vergleichsergebnisses bildet,
einem Digital/Analog-Umsetzer, der das von dem Folgever gleichsregister ausgegebene Digitalsignal empfängt und ein Analogsignal erzeugt, das einem zweiten Eingang des Spannungsvergleichers zugeführt wird, und
einem Ausgangsanschluß, dem das Digitalsignal zugeführt ist, das von dem Folgevergleichsregister abgegeben ist,
gekennzeichnet durch
eine Einrichtung, die ein extern erzeugtes Digitalsignal zu einem digitalen Eingangsanschluß des Digital/Analog-Umsetzers (4) während der Prüfung führt, und
eine Einrichtung zum Herausführen des Ausgangssignals vom Spannungsvergleicher (10) während der Prüfung.

4. Analog/Digital-Umsetzer nach Anspruch 3, dadurch gekennzeichnet, daß die Einrichtung zum Herausführen des Ausgangssignals vom Spannungsvergleicher (10) durch eine steuerbare Schalt einrichtung (22) gebildet ist, die zwischen dem Spannungsvergleicher (10) und dem Folgevergleichs register (23) vorgesehen ist.

5. Analog/Digital-Umsetzer nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Einrichtung, die das Digitalsignal zum Eingangsanschluß des Digital/Analog-Umsetzers (4) führt, durch eine steuerbare Schalteinrichtung (26, 28) ge bildet ist, die zwischen dem Ausgangsanschluß (27) und dem Digital/Analog-Umsetzer (4) vorgesehen ist.

6. Analog/Digital-Umsetzer nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Schalteinrichtung (22, 26, 28) bezüglich ihrer Schaltstellungen durch extern zugeführte Schaltsteuer signale steuerbar sind.

7. Analog/Digital-Umsetzer, dessen Aufbau zur Messung seiner Umsetzungsgenauigkeit nach Anspruch 1 und 2 geeignet ist, mit
einem Eingangsanschluß, dem ein umzusetzendes analoges Spannungssignal zugeführt ist,
einem Spannungsvergleicher, dem an einem ersten Eingang die dem Eingangsanschluß zugeführte Analogspannung anliegt,
einem Folgevergleichsregister, das ein dem analogen Spannungssignal entsprechendes Digitalsignal durch aufeinanderfolgendes Ändern des Digitalsignals in Abhängigkeit von dem zugeführten Eingangssignal bildet,
einem Digital/Analog-Umsetzer, der abhängig vom digitalen Eingangssignal ein entsprechendes analoges Spannungssignal für den anderen Eingangsanschluß des Spannungsvergleichers erzeugt, und
einem digitalen Ausgangsanschluß zum Herausführen des durch die Analog/Digital-Umsetzung gebildeten Digital signals,
gekennzeichnet durch
einen Prüfausgang (24), der das Prüfausgangssignal, herausführt,
einen Prüfeingang (30), dem Steuersignale während der Prüfung von außen angelegt werden,
eine erste Schalteinrichtung (22), die abhängig von den Steuersignalen an dem Prüfeingang (30) das Aus gangsspannungssignal vom Spannungsvergleicher (10) entweder dem Folgevergleichsregister (23) oder dem Prüfausgang (24) zuführt,
eine zweite Schalteinrichtung (28), die abhängig von dem an dem Prüfeingang (30) auftretenden Steuersignal ent weder das digitale Ausgangssignal des Folgevergleichs registers (23) oder das dem Eingang der zweiten Schaltein richtung (28) zugeführten Digitalsignal dem Digital/Analog- Umsetzer (4) zugeführt, und
eine dritte Schalteinrichtung (26), die abhängig von dem an dem Prüfeingang (30) auftretenden Steuersignal entweder das digitale Ausgangssignal von dem Folge vergleichsregister (23) dem digitalen Ausgangsanschluß (27) zuführt oder das an dem digitalen Ausgangsanschluß (27) auftretende Digitalsignal dem Digital/Analog-Umsetzer (4) über die zweite Schalteinrichtung (28) zuführt.

8. Analog/Digital-Umsetzer nach Anspruch 7, gekennzeichnet durch ein Register (29) zwischen der zweiten Schalteinrichtung (28) und der dritten Schalteinrichtung (26).