DE2706928A1 - Analog-digital-umwandlungsverfahren und -system - Google Patents

Description

United States Department of Commerce, Washington, D.C, U.S.A. Analog-Digital-Umwandlungsverfahren und -system

Die Erfindung betrifft ein Analog-Digital-Umwandlungsverfahren für einen weiteren Dynamikbereich mit einer Vielzahl von getrennten Analog-Digital-Konvertern mit X-Bit-Auflösung, wobei
jeder Konverter eine Vielzahl von Ausgangsbereichen mit Y-Bit-Auf lösung besitzt sowie ein entsprechendes" Umwandlungssystem.

In einer Vielzahl von Anwendungen werden nicht vorherbestimmte Signale in einem breiten dynamischen Bereich mit Frequenzkomponenten bis 100 kHz gezählt. Die Verarbeitung dieser Signale zur späteren Untersuchung in digitalen Systemen ist problematisch, da Analog-Digital-Umwandler gewöhnlich auf eine Auflösung von
10 oder 12 Bits beschränkt sind. Daher muß die Signalamplitude genau vorausgesagt werden, selbst wenn nur 1% Auflösung erhalten

709836/0675

717

Büro Bremen:

Postfach 10 7127, Feldstraße 24 D-2800 Bremen 1 O Telefon: (0421)* 74044 Telex :244958bopatd Tolcjtr. : Diagramm, Bremen

Konten Bremen: Bremer Bank, Bremen (BLZ 290 80010) 1001449

cM Hamburg (BLZ 20010020) 126083-202

Büro München: Schlotthauer Straße D-8000 München Telefon: (089) 632321

Telegr. : Telepaient, München

BOEHMERT & BOEHMERT

-Γ

werden soll. In vielen Fällen ist dies nicht möglich.

Der .Erfindung liegt die Aufgabe zugrunde, ein schnelles Analog-Digital-Umwandlungsverfahren in einem weiten dynamischen Bereich und ein ebensolches Analog-Digital-Umwandlungssystem zu entwickeln, bei denen Komponenten benutzt werden, die nur relativ geringe Kosten verursachen.

Als Lösung dieser Aufgabe ist bei dem erfindungsgemäßen Verfahren vorgesehen, daß X eine Zahl größer als Y ist; daß ein Eingangssignal geliefert wird, das einem der Analog-Digital-Konverter zugeführt wird; daß das Eingangssignal verstärkt und dann einem anderen der Analog-Digital-Konverter zugeführt wird, der einen geringeren Ausgangsbereich besitzt; daß der signifikanteste Ausgangs-Bit der Konverter bestimmt wird; daß eine erste digitale Ausgangsdarstellung von einem Satz von Bits geliefert wird, wobei der Satz aus dem signifikantesten Bit und den (Y-i)-Bits besteht, die sukzessive numerisch unter dem signifikantesten Bit liegen; und daß eine zweite digitale Ausgangsdarstellung eines mit dem der ersten digitalen Ausgangsdarstellung verbundenen Ausgangsbereiches zugeordneten Skalenfaktors ausgegeben wird.

Gemäß der erfindungsgemäßen Umwandlungstechnik werden sehr preiswerte Analog-Digital-Konvertar benutzt, um einen breiten Dynamikbereich ohne signifikante Geschwindigkeitsverluste zu erfassen. Die Auflösung wird durch die Benutzung .einer Vielzahl von überlappenden Konvertern in Verbindung mit Meßverstärkern vergrößert, um so eine Vielzahl von Ausgangsbereichen zu erhalten. Das Resultat ist analog der numerischen Fließpunktdarstellung, die in Datenverarbeitungsmaschinen benutzt wird, indem eine Zahl von Bits verwendet wird, um die gewünschte Auflösung und die gewünschten Zeichen zu geben. Wenig mehr Konverter warden hinzugefügt, um den Skalenfaktor

709836/0675

BOEHMERT & BOEHMERT

zu ergeben.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus den Ansprüchen und der nachfolgenden Beschreibung, in der ein Ausführungsbeispiel anhand der Zeichnung im einzelnen erläutert ist. Dabei zeigt, bzw. zeigen:

Fig. 1 ein Ausführungsbeispiel des erfindungsge- und 2 mäßen Analog-Digital-Umwandlungssystem;

Fig. 3 das Diagramm eines weiteren Ausführungsbeispiels des erfindungsgemäßen Analog-Digital-Umwandlungssystems mit einem größeren Bereich als das Ausführungsbeispiel der Fig. 1 und 2;

Fig. 4· ein schematisches Diagramm einer in dem erfindungsgemäßen System genutzen Verstärkungsstufe; und

Fig. 5 ein Diagramm eines vereinfachten Zweier-Zuordnungssystems .

Die Fig. 1 und 2 stellen ein Ausführungsbeispiel des erfindungsgemäßen Analog-Digital-Umwandlungssystems dar. Genauer gesagt, Fig. 1 zeigt ein Überlappsystem der Analog-Digital-Konverter zur Sicherstellung von Vielfachbereichen und Fig. 2 ein Ausgangssystem zur Wahl eines geeigneten Satzes von benachbarten Bits des Konverters der Fig. 1 für den Ausgang.

Analog-Digital-Konverter zu üblichen Preisen mit einer Umwandlungszeit von einer Mikrosekunde sind heute auf zehn Bits Auflösung begrenzt, wobei vielleicht 12 Bits nutzbar sind, wenn eine Umwandlungszeit von zwei Mikrosekundeη verwendbar " ist. Mittels des erfindungsgemäßen Analog-Digital-Umwandlungssystems der Fig. 1 erhält man eine größere Auflösung durch die Benutzung von mehr als einem Analog-Digital-Konverter mit einem Meßverstärker oder Verstärkern. Sie Konverter 3 und 4 überschneiden sich, wobei das Eingangssignal durch den Verstärker 5 verstärkt

709836/0675

— 3 —

BOEHMERT & BOEHMFRT

wird, bevor es dem Analog-Digital-Konverter 4· mit geringem Ausgangsbereich zugeführt wird.

In dem dargestellten Ausführungsbeispiel ist jeder der Analog-Digital-Konverter 3, 4- ein unipolarer 10-Bit-Konverter. Auflösebereiche von 10 Bit sind ausgewählt, was insgesamt sechs Bereiche ergibt, die in Fig. 1 mit den Ziffern O bis 5 bezeichnet sind. Jeder zusätzliche Konverter stellt zusätzliche Bitbereiche zur Verfügung. Im gezeigten Ausführungsbeispiel ist das Eingangssignal mit 8 multipliziert, bevor es in den Konverter 4 mit geringem Bereich eingespeist wird. Jedem Ausgangsbit des Konverters 3 ist ein Gewicht von 8 mal dem des korrespondierenden Bits des Konverters 4- zugeordnet.

Das Eingangssignal wird dem Netzwerk 1, das verstärkte Ausgangssignal dem Netzwerk 6 zugeführt. Beide Netzwerke 1,6 verarbeiten Absolutwerte. Die Netzwerte 1 und 6 wandeln die bipolaren Eingangesignale in bekannter Weise in unipolare Signale. Die Ausgänge der Netzwerke 1 und 6 werden jeweils Prüf- und Haltenetzwerken 2 und 7 zugeführt, die konstante Eingangssignale für die Konverter während der Umwandlungszeit gewährleisten, um Fehler aufgrund von Zeitschwankungen auszuschalten. Im dargestellten Ausführungsbeispiel sind diese Kreise so angeordnet, daß sie alle 2 Mikrosekunden eine Probe nehmen. Da Probleme aufgrund des begrenzten Dynamikbereichs bestehen, müssen die Netzwerte 2, 7 direkt vor den elementaren Analog-Digital-Konvertern benutzt werden, wo der erforderliche dynamische Bereich der gleiche ist wie der der zugeordneten Konverter. Das Vorzeichen des Eingangssignals wird durch den Vorzeichendetektor 8 aufgrund des verstärkten Signals bestimmt.

Die gesamte Verstärkung des Verstärkers 5 nuß genauer sein als die erforderliche Systemgenauigkeit, die in dem dargestellten Ausführungsbeispiel besser als 0,5% ist. Weiter

709836^/0675

BOEHMERT & BOEHMFRT

muß beim Übergang von einem Signal der vollen Skala beim nicht verstärkten Umwandler der Verstärker den neuen Wert innerhalb i 0,1% der gesamten Skala des Verstärkers während einer Probenperiode erhalten und weitergeben. Deswegen werden vom Verstärker Überlastkontrolle, schnelle Überlastrückbildung, hohe Nachführraten und schnelle Verarbeitungszeiten erfordert. Eine schematische Darstellung einer geeigneten Verstärkerstufe ist in Fig. 4 dargestellt und weiter unten beschrieben.

Am Ende jeder Zwei-Mikrosekunden-Prüfperiode ist eine digitale Darstellung der Eingangsspannung durch die Ausgangsbits jedes der Konverter verfügbar. Die weitere Aufgabe besteht darin, die mit dem Ausgang des Systems zu verbindenden benachbarten 8 Bits auszuwählen. Hierzu ist der in Pig. 2 gezeigte geeignet angeordnete Schaltkreis vorgesehen. Wenn eine Fließkommadarstellung mit geeigneter Zeichengröße gewählt wird, ist der höchste Wert "1" de3 Systems in jedem Falle der signifikanteste Ausgangsbit. Es braucht also nur der signifikanteste Bit aller möglichen Ausgangssätze geprüft zu werden, um den Bit mit dem höchsten Wert "1" zu finden.

Bei der Anordnung der Fig. 2 wird ein Prioritätskodiergerät 14 in integrierter Schaltweise benutzt, um den signifikantesten Bit zu bestimmen. Ein solches Kodiergerät liefert funktionsgemäß einen binärkodierten Ausgang, um den aktiven Höchstwerteingang anzuzeigen. Dieser Ausgang ist der Skalenfaktor des Fließkommaausgangs und wird auch dazu benutzt, die Adresseneingänge der Date !multiplexer zu treiben, um die geeigneten 8-Bit-Gruppen der Größenbits auszuwählen.

Wie die Figur zeigt, werden die Eingänge de3 Prioritätskodiergeräts 14 mit den 4096; 2048- und 1024-Ausgangen de3 oberen Bereichs des Analog-Digital-Konverters 3 und mit den

709836/0676

— 5 —

BOEHMERT & BOEHMrRT

512-, 256- und 128-Ausgängen des unteren Bereichs, des Analog-Digital-Konverters 4 verbunden. Acht Digitalmultiplexer, von denen vier 9» 10, 11, 12 gezeigt sind, sind vorgesehen. Drei benachbarte Ausgänge jedes Konverters sind mit den Eingängen jedes Multiplexers verbunden, wobei der mit jedem Multiplexer verbundene höchstgewichtete Bitausgang eine Stufe tiefer ist als der oberhalb diesem mit dem Multiplexer verbundene höchstgewichtete Bit. So werden mit Bezug auf Fig. die 4096-, 2043- und 1024-Ausgänge des Analog-Digital-Konverters 3 mit den Eingängen des Multiplexers 9 zusammen mit den 512-, 566- und 128-Ausgängen des Analog-Digital-Konverters 4 verbunden. Dem nächst niedrigeren Digitalmultiplexer 10 werden die 1048-, 1024- und 512-Ausgänge des Analog-Digital-Konverters 4 zusammen mit den 256-, 128- und 64-Ausgängen des Analog-Digital-Konverters 4 eingespeist. Dies wird in gleicher Weise für die weiteren sechs digitalen Multiplexer fortgesetzt.

Das Prioritätskodiergerät bestimmt den signifikantesten Bit des Systems und adressiert so in geeigneter Weise den digitalen Multiplexer. Bestimmt z.B. das Prioritätskodiergerät 14 als signifikantesten Bit den 2043-Bit, dann adressiert es jeden der Digitalmultiplexer mit dem Code für den zweiten Bit von der oberen Eingangslinie. Dies ist dann das Signal, das von jedem Digitalmultiplexer ausgelesen wird. Der Ausgang des Systems ist also ein 8-Bit-Code, der die Größe des Eingangs repräsentiert.

Das Priorität3kodiergerät 14 gibt weiter anordnungsgemäß den dem signifikantesten Bit entsprechenden Skalenfaktor aus. Der Größencode in Verbindung mit dem Skalenfaktorcode bezeichnet die Größe des Eingangssignals. Beispielsweise werden mit dem Kreis der Fig. 2 die folgenden Größen- und Skalencodes angezeigt:

709836/0675

BOEHMERT & BOEHMERT

Eingang Ausgangscode (Basis 2)

(beliebige Einheiten) Skalenfaktor Größe

0 000 0000 00Q0

512 010 1000 0000

1024 011 1000 0000

8191 101 1111 1111

Die Pig. 3 zeigt im wesentlichen dasselbe System, wie es in den Fig. 1 und 2 dargestellt ist. Das System ist nur ausgeweitet, um einen größeren dynamischen Bereich zu umfassen. In diesem System werden vier Analog-Digital-Konverter 32, 33, 34- und 35 benutzt anstatt der zwei, die im Ausführungsbeispiel der Fig. 1 und 2 benutzt werden. Außerdem wird ein Teiler 20 benutzt. Weiter werden wie im vorherigen Ausführungsbeispiel acht Digitalmultiplexer verwendet, von denen jeder 12 Eingänge hat. Die Eingänge des Prioritätskodiergeräts 40 sind mit den drei signifikantesten Bits jedes Analog-Digital-Konverters 32, 33, 34, 35 verbunden.

Wenn Gleichspannungskopplung für schnellen Überlastabbau verlangt wird, können aufgrund der Gleichspannungsdrift und des Rauschens in den empfindlichsten Bereichen beim Ausführungsbeispiel der Fig. 3 Probleme auftreten. Die gesamte Skala ist in diesem Ausführungsbeispiel mit 80 Volt bestimmt, aber da Analog-Digital-Systeme typischerweise einen Gesamtskalenbereich von 10 Volt besitzen, ist ein 8:1-Schwächer in den höchstwertigen Kanal eingefügt. Somit ist der gesaate Verstärkungsgrad 64 (8x8) statt 512 (8x8x8), was bei einer 10-Volt-Eingangsempfindlichkeit erforderlich wäre. Gleichspannungsstabilität ist besser als eine I*3B im empfindlichsten Bereich bei Systemen, die integrierte Verstärkerkreise mit schnellschaltenden Breitband-FET-Eingängen benutzen·

Eine Prüfung der Fig. 3 zeigt, daß abhängig vom Amplitudenbereich die Signale durch verschiedene Anzahlen von Verstärkern

709836/0675

— 7 —

BOEHMERT & BOEHMERT

~ eigenen. Wenn der Eingang klein ist, wird der Ausgang von dem Analog-Digital-Konverter übernommen, der über zwei Verstärker gespeist wird. Wenn der Eingang groß ist, wird der Ausgang aus einem nicht verstärkten Kanal genommen. In den Verstärkern besteht eine signifikante Zeitverzögerung. Daher müssen die Halteanweisungen für die verschiedenen Proben und die Haltekreise zeitverzögert sein, so daß die Ausgänge die Eingänge zu einer bestimmten Zeit darstellen, unabhängig davon, von welchem Kanal der Eingang genommen wurde. Eine Zeitverzögerung von 200 Nanosekunden pro Verstärker ist in diesem Bandbreitensystem typisch. Der Datenausgang der Multiplexer wird nur während der Zeitspanne geprüft, in der alle elementaren Analog-Digital-Konverter die Umwandlung vollendet haben und bevor jeder Konverter wieder beginnt.

Fig. 4- ist ein schematiscb.es Diagramm einer Verstärkungsstufe, die in dem erfindungsgemäßen Analog-Digital-Konversionssystem nutzbar ist. Die Verstärkerstufe enthält mehrere Merkmale zur Verbesserung von Überlasteffekten. Das Eingangssignal wird mit zwei Schaltdioden eingeklemmt, die mit durch Dioden regulierte 2 Volt-Potentiale verbunden sind. Um die Austauschbarkeit der Systemkomponenten zu erhöhen, sind die Verstärker ohne Signalumkehrung ausgelegt. Die Verstärkung ist an die gewünschte Zahl angepaßt (acht im dargestellten Ausführungsbeispiel), indem das Verhältnis der Widerstände R3 zu R4 von su 7 im Bereich eine3 annehmbaren Fehlers sorgfältig eingestellt wurde (0,2% wurde gewählt). Die Ausgangsspannung des Verstärkers wird durch die Verbindung von Vorspannungsdioden über den Sückkopplungswiderstand R4- begrenzt. Die fließenden Vorspannungen werden von zenerdioden erhalten, die auf die Verstärkerausgangsspannung ausgelegt sind. Der Kreis schließt nicht wirklich ein Überladen der Verstärker aus, so daß Verstärker nach Art des LH0062 benutzt werden müssen, der eine

709836/0676

BOEHMERT & BOEHMF.RT

' ft-

Wiederherstellung in einer Mikrosekunde ermöglicht.

Fig. 5 zeigt ein Analog-Digital-Umwandlungssystem mit zwei Zuordnungen, das für Anwendungen geeignet ist, die nicht den großen Bereich und die Bandweite der oben beschriebenen Ausführungsbeispiele benötigen. Das speziell in Fig. 5 gezeigte Ausführungsbeispiel ist für einen Fall dargestellt, bei dem eine 8-Bit-Darstellung mit zwei Zuordnungen ausreichend genau ist, aber der Amplitudenbereich, über den die Darstellung erhalten werden muß, von 256 bis 1 geht.

Zwei 12-Bit-Analog-Digital-Konverter 48 und 49 in Zweier-Zuordnung überschneiden sich in 8 Bits (gleich Bitwertverzweigung bei 4—Bitstellungen), um für alle Werte die erforderliche Auflösung zu geben. Der unverstärkte Eingang beaufschlagt über ein Prüf- und H al tenet ζ werk 45 den Analog-Digital-Konverter 48, während der Eingang zum Analog-Digital-Konverter 49 über einen Verstärker 46 geht, der eine Verstärkung von 16 besitzt. Dies ist das Verhältnis des tatsächlichen GesamtSkalabereichs der zwei Analog-Digital-Konverter. Die Prüf- und Haltenetzwerke 45, 47 werden nacheinander von einem Zuordner 50 aktiviert.

Der Ausgang in Fig. 5 ist in für einen'fö-Bit-Computer geeigneter Weise angeordnet. Er ist geeignet zur Eingangsspannung im 16-Bit-Wort eingefügt, so daß keine Nachanpassung mehr notwendig ist. Der Ausgang wird vom Multiplexer 52 genommen, mit dem die überlappten und nicht überlappten Analog-Digital-Konverterausgänge verbunden sind, wie in der Figur gezeigt ist. Das Kriterium für die Auswahl der richtigen Digitalinformation von den Analog-Digital-Konverterausgängen ist, daß der Ausgang vom verstärkten Kanal nur genommen wird, wenn die ersten 5 Bits des unverstärkten Kanals die gleichen

709836/0675

BOEHMERT & BOEHMERT

sind. Der Vergleicher 51 in Fig. ? leistet diese Bestimmung und die Digitalausgänge werden demgemäß ausgewählt.

Die in der vorstehenden Beschreibung, in der Zeichnung sowie in den nachfolgenden Ansprüchen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebigen Kombinationen für die Verwirklichung der Erfindung in ihren verschiedenen Ausführungsformen wesentlich sein.

- 10 709836/0675

Claims (6)

1. BOEHMERT & BOFHMERT

   UX 105

   Ansprüche

   Analog-Digital-Umwandlungsverfahren für einen weiten Dynamikbereich mit einer Vielzahl von getrennten Analog-Digit al-Konvertern mit X-Bit-Auflösung, wobei jeder Konverter eine Vielzahl von Ausgangsbereichen mit Y-Bit-Auflösung besitzt, dadurch gekennzeichnet, daß X eine Zahl größer als Y ist; daß ein Eingangssignal geliefert wird, das einem der Analog-Digital-Konverter (3, 4; 32, 33, 34, 35; 48, 49) zugeführt wird; daß das Eingangssignal verstärkt und dann einem anderen der Analog-Digital-Konverter (3, 4; 32, 33, 34-, 35» 48, 49) zugeführt wird, der einen geringeren Ausgangsbereich besitzt; daß der signifikanteste Ausgangs-Bit der Konverter (3, 4; 32, 33, 34, 45; 48, 49) bestimmt wird; daß eine erste digitale Ausgangsdarstellung von einem Satz von Bits geliefert wird, wobei der Satz aus dem signifikantesten Bit und den (Y-I)-Bits besteht, die sukzessive numerisch unter dem signifikantesten Bit liegen; und daß eine zweite digitale Ausgangsdarstellung eines mit dem der ersten digitalen Ausgangsdarstellung eines mit dem dar ersten digitalen Ausgangsdarstellung verbundenen Ausgangsbereiche zugeordneten Skalenfaktors ausgegeben wird.
2. 2. Analog-Digital-Umwandlungssystein mit erweitertem Dynamikbereich, welches eine Vielzahl von Ausgangsb,ereichen mit Y-Bit-Auflösung aufweist, gekennzeichnet durch einen Eingang zur Aufnahme eines analogen Eingangssignals; eine Mehrzahl von getrennten Analog-Digital-Konvertern (3, 4; 32, 33, 34, 35; 43, 49) mit Y-Bit-Auflösung, wobei X eine Zahl größer als

   717 7 09836/067 5

   ORIGINAL INSPECTED

   BOEHMERT & BOEHMERT

   Y ist; einen einzigen Signalverstärkungsweg zwischen dem Eingang und einem der Analog-Digital-Konverter (3, 4; 32, 33» 34-, 35; 48, 49); Verstärkungsmittel (5, 46) zwischen dem Eingang und einem anderen der Analog-Digital-Konverter (3, 4; 32, 33, 34, 35; 48, 49), der geringeren Ausgangsbereichen entspricht als ein anderer der Konverter (3, 4;

   32, 33, 34, 35; 43, 49); Mittel (14, 40, 51) zur Bestimmung des signifikantesten Ausgangs-Bits der Konverter (3, 4; 32,

   33, 3^, 35; 48, 49); und Ausgangsmitteln (9, 10, 11, 12; 52), die Mittel zum Ausstoßen einer ersten digitalen Darstellung eines Satzes von Bits enthalten, wobei dieser Satz von Bits aus dem signifikantesten Bit und den (Y-1)-Bit besteht, die sich numerisch sukzessive unterhalb des signifikantesten Bits befinden, sowie außerdem Mittel zum Ausgeben einer zweiten Digitaldarstellung eines Skalenfaktors, wobei der Skalenfaktor dem mit der ersten Digitaldarstellung verbundenen Ausgangsbereich entspricht.
3. 3. Analog-Digital-Umwandlungssystem nach Anspruch 2, dadurch gekennzeichnet, daß die Mittel zum Ausgeben der ersten Digitaldarstellung Y Multiplexer (9, 10, 11, 12; 52) enthalten; daß eine Vielzahl von Ausgangsbits jedes Konverters (3, 4; 32, 33, 34, 35; 48, 49) mit den Eingängen jedes Multiplexers (9, 10, 11, 12; 52) verbunden sind; und daß die Mittel (14; 40) zur Bestimmung des signifikantesten Bits jedes Konverters (3, 4; 32, 33, 34, 35; 48, 49) so angeordnet sind, daß sie die Adressierung der Multiplexer (9» 10, 11, 12; 52) derart steuern, daß die Multiplexer (9, 10, 11, 12; 52) den Satz der Bits ausgeben.
4. 4. Analog-Digital-Umwandlungssystem nach Anspruch 3, dadurch gekennzeichnet, daß die Mittel zur Bestimmung des signifikantesten Ausgangs Prioritätskodiergeräte (14; 40) enthalten.

   709836/0676

   — 2 —

   BOEHMERT & BOEHMERT
5. 5- Analog-Digital-Umwandlungssystem nach Anspruch 2, gekennzeichnet durch eine Reihenkombination von Mitteln zum Erfassen des Absolutwerts des Eingangssignals (8) und Prüf- und Härtemitteln (6, 7; 45, 47), die zwischen dem Eingang und den Analog-Digital-Konvertern (3, 4·; 32, 33, 34, 35; 48, 49) eingefügt sind.
6. 6. Analog-Digital-Umwandlungssystem nach Anspruch 5, gekennzeichnet durch einen Zeichendetektor (8) zur Ausgabe eines für das Zeichen des Eingangssignals charakteristischen Signals.

   7· Analog-Digital-Umwandlungssystem nach einem der Ansprüche 2 bis 6, gekennzeichnet durch einen Eingang zur Aufnahme eines analogen Eingangssignals; eine Mehrzahl von sich überschneidenden Analog-Digital-Konvertern (48, 49) in Zweierzurodnung; einen Verstärkungsweg zwischen dem Eingang und einem der Analog-Digital-Konverter (48); einen Digital-Konverter (49),wobei der Verstärker (46) eine dem Verhältnis der gesamten Skala der beiden Konverter (48, 49) gleiche Verstärkung besitzt; Mittel (51) zur Auswahl eines der Analog-Digital-Konverter (48, 49) zur Lieferung des Ausgangssignals; und Mittel (52) zur Lieferung des vom gewählten Analog-Digital-Konverter (48, 49) kommenden Ausgangssignals.

   7098l6"/0676