DE3101837C2 - Schaltungsanordnung zur Untersuchung komplexer Signalformen - Google Patents
Schaltungsanordnung zur Untersuchung komplexer SignalformenInfo
- Publication number
- DE3101837C2 DE3101837C2 DE19813101837 DE3101837A DE3101837C2 DE 3101837 C2 DE3101837 C2 DE 3101837C2 DE 19813101837 DE19813101837 DE 19813101837 DE 3101837 A DE3101837 A DE 3101837A DE 3101837 C2 DE3101837 C2 DE 3101837C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- offset
- gain
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
- H03G3/3026—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being discontinuously variable, e.g. controlled by switching
Abstract
Der Dynamikbereich eines Signalform-Analysators kann mit einem Gerät voll genutzt werden, in dem ein wiederholtes Eingangssignal durch programmierte Änderung von Offset und Verstärkung modifiziert wird. Anfangswerte für Offset und Verstärkung werden in einer Speichervorrichtung abgelegt. Dann wird das Eingangssignal derart an einen Summierer angelegt, daß das Signal und der Offset-Anfangswert an einem digital programmierbaren Verstärker anliegen. Dessen Ausgangssignal wird dann durch einen Signalanalysator verarbeitet, mit dem eine Liste von Offset- und Verstärkungswerten für eine optimale Auflösung berechnet wird. Die Verstärkungs- und Offsetwerte werden in der Speichervorrichtung gespeichert. Weiterhin werden die Zeiten berechnet, zu denen die Offset- und Verstärkungswerte auf das Eingangssignal wirken sollen. Die Berechnung der Zeiten erfolgt durch Zählen von Taktimpulsen mit Impulsen von der Wiederholrate des Eingangssignals als Referenz. Diese Zeitdaten werden einer Steuereinheit zugeführt, die die in der Speichervorrichtung abgelegten Verstärkungs- und Offsetdaten adressiert. Die adressierten Daten sind Ausgangssignal und werden einem Digital-Analogwandler zur Erzeugung eines Offsetsignals und dem digital programmierbaren Verstärker zur Änderung seiner Verstärkung zugeführt.
Description
Die vorliegende Erfindung bezieht sich auf eine Schaltungsanordnung zur Untersuchung komplexer
Signalformen mit einem Signalanalysator.
Die Erfindung ist besonders für Anwendungen in der Fernsehsendetechnik nützlich, in der sie iur Untersuchung
komplexer Videosignale verwendet werden kann. Sie ist jedoch nicht darauf beschränkt, sondern kann
leicht an andere Testerfordernisse, beispielsweise etwa von Geräten, die im Hörfrequenzbereich arbeiten,
angepaßt werden.
Der Entwurf von Signalanalysatoren, die genaue,
wiederholbare Messungen komplexer Signale ermöglichen, ist ein schon seit langem angestrebtes Ziel in der
Konzeption sokfier Geräte. Je nach Art der Untersuchung
ist unter Umständen ein erheblicher apparativer Aufwand notwendig.
Bekannt ist ein Signalanalysator, mit dem die Scheitelwerte, Pulsdauern, Anstiegs- und Abfallzeiten
sowie die Verzögerungszeiten von Signalen gemessen werden können. Der Signalanalysator gibt die Meßwerte
als analoge Spannungen aus. die mit Voltmetern gemessen und mit Komparatoren überwacht werden.
Über einen programmierbaren Schalter, der wahlweise auf verschiedene Signalkanäle umschaltet, ist der
Signalanalysator an verschiedene Videosignalquellen anschließbar. Mit dem Signa-ljn^lysator lassen sich
komplexe Signalformen automatisch testen (electronics. April 12.1963. S. 56 bis 59).
Dem Gegenstand des Patentbegehrens liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur
Untersuchung komplexer Signalformen mit einem Signalanalysator dahingehend weiterzuentwickeln. daß
bei universeller Einsatzmöglichkeit der Dynamikbereich unabhängig von der zu untersuchenden Signalform
optimal ausgenutzt wird.
Diese Aufgabe wird erfindungsgemäß durch die im Anspruch 1 beschriebenen Maßnahmen gelöst. Mit der
im Anspruch I beschriebenen Schaltungsanordnung wird ein regelmäßig wiederholtes Eingangssignal durch
programmierte Änderung von Offset und Verstärkung derart beeinflußt, daß der dynamische Bereich eines
Signalform-Analysators mit größerer Effizienz genutzt werden kann. Man kann einen derartigen Analysator als
»Kompensations-(»Slide-Back-«)Analysator bezeichnen. Nennwerte für Offset und Verstärkung werden in
einem Anweisungsspeicher gespeichert. Das zu untersuchende Signal wird derart über einen Summierer
angelegt, daß es zusammen mit dem Offsetwert an einen digital programmierbaren Verstärker anliegt. Das
resultierende Ausgangssignal wird in einem Signalanalysator untersucht, in dem eine Reihe von für eine
optimale Auflösung nötigen Offset- und Verstärkungswerten mit einer Reihe der Zeitpunkte zusammengestellt
ist. an denen diese Werte wirken sollen. Die Daten
31 Ol 837
für Verstärkung und Offset werden im Anweisungsspeicher
abgelegt, die Zeitdaten werden durch Zählen von Taktimpulsen bezüglich Referenzimpulsen mit der
Wiederholrate des Eingangssignals berechnet.
Die Zeitdaten werden an eine Steuereinheit weitergeleitet, die durch Zählung von Taktimpuisen mit dem
Triggerimpuls als Referenz festlegt, wann die Adresse der optimalen Verstärkungs- und Offsetdaten an den
Anweisungsspeicher gesandt wird. Vom Anweisungsspeicher werden die adressierten Daten zur Erzeugung
des Offsetsigaals an einen Digital/Analog-Wandler
(DAC) und an den digital programmierbaren Verstärker zur Änderung von dessen Verstärkung geleitet. Das
resultierende Ausgangssigna! nützt den Dynamikbereich des Signalanalysators effektiver aus.
Es ist daher ein Vorteil der vorliegenden Erfindung, einen Signalanalysator verfugbar zu machen, der eine
Mehrzahl von Offset- und Verstärkungswerten zur dynamischen Vorbehandlung eines Analogsignals einsetzt.
Weitere Vorzüge liegen darin, daß ein Signalanalysator
gemäß der vorliegenden Erfindung auf einfache Weise eine komplexe Signalform verarbeiten kann und
dabei seinen dynamischen Arbeitsbereich voll ausnutzt.
Anhand der Zeichnung wird nun im folgenden ein Ausführungsbeispiel der Erfindung näher erläutert. Es
zeigt
F i g. 1 ein Blockschaltbild der erfindungsgemäßen Schaltungsanordnung;
Fig.2 die Verarbeitung eines typischen Videotestsignals
durch die erfindungsgemäße Schaltungsanordnung;
F i g. 3 ein Blockschaltbild einer Ausführungsform des Signalanalysators 30 von F i g. 1 und
F i g. 4 ein Blockschaltbild einer Ausführungsform der Steuereinheit 60 von F i g. 1 und F i g. 3.
Gemäß F i g. 1 wird das zu untersuchende Signal über
einen mit einem Summierer 10 verbundenen Eingang 5 an den Signal-Formanalysator gelegt. Der Summierer
10 kann einen Summierverstärker umfassen. Sein Ausgang ist an einen digital programmierbaren
Verstärker 20 gekoppelt. Ein derartiger Verstärker ist z. B. in der US-PS 40 16 557 beschrieben. Das verstärkte
Ausgangssignal wird dem Signalanalysator 30 zugeführt.
Der Signalanalysator 30 kann jeder konventionelle Signalalysa'.or einschließlich handbe*ätigter oder rechner-gestützter
Analysatoren sein. So kann ein Oszillograph für Monitorzwecke vorgesehen sein, und eine
Bedienungsperson gibt die Angaben über Verstärkung und Offset an den Anv/eisungsspeicher 50 sowie die
Zeit- und Steuerinformation an die Steuereinheit 60. Der Signahnalysator 30 empfängt Taktimpulse 45 und
Triggerimpulse 55. Die Triggerimpulse 55 können von einer externen Signalquelle erzeugt werden, jedoch muß
ihre Frequenz ein ganzzahliges Teilverhältnis der Wiederholrate des Eingangssignals oder dieser gleich
sein. Eine festgelegte Anzahl von Taktimpulsen 45 läuft nach jedem Triggerimpuls ab.
Der Anweisungsspeicher 50 ist vorzugsweise als Speicher mit freiem Zugriff (random access memory:
RAM) ausgeführt, in dem die vom Signalanalysator 30 erzeugten Verstärkungsdaten zur Programmierung des
digital programmierbaren Verstärkers 20 abgelegt werden.
Die Steuereinheit (>0 empfängt Zeit- und Steuerdaten vom Signalanalysator 30 und außerdem Takt- und
TriRKerimpulse 45 und 5"» für die Synchronisierung mit
dem Signalanalysator 30. Die Steuereinheit 60 verwendet diese Daten zum Auswählen der Adresse der
notwendigen Verstärkungs- und Offsetdaten, die im Anweisungcspeicher 50 abgelegt sind. Die adressierten
Verstärkungsdaten werden dem Steuereingang des Verstärkers 20 zugeführt, die Offsetdaten werden an
den Digital/Analog-Wandler (DAC) 40 gelegt und dort in den entsprechenden Analogwert umgewandelt Der
Wandler (DAC) 40 kann jeder für die spezielle Anwendung im Rahmen der vorliegenden Erfindung
geeignete Wandler sein. Beispielsweise umfaßt in einer bevorzugten Ausführungsform DAC 40 einen hociiauflösenden
Wandler (0,01% Genauigkeit). Das Ausgangssignal des Wandlers 40 ist an einen Eingang des
Summierers 10 gekoppelt, wo es algebraisch mit der nächsten Wiederholung des Eingangssignals kombiniert
wird.
Um das Verständnis des in Fig. 1 dargestellten Systems zu erleichtern, werden mehrere Anfangsbedingungen
angenommen, nämlich daß der Verstärker 20 auf minimaie Verstärkung programmiert ist und der
DAC 40 auf Bereichsmitte. Dies wi:.-. durch Nennverstärkungs- und Nennoffsetwerte err. icht. die im
Anweisungsspeicher 50 gespeichert sind. Die erste Wiederholung des Signals wird mit dem Nennoffsetwert
summiert und nachfolgend vom Signalanalysator 30 untersuc.n. Beispielsweise kann die Amplitude des
Signals zwischen zwei Scheitelwerten gemessen werden. Weitere Signalparameter können zur Bestimmung
der neuen Werte für Offset und Verstärkung untersucht werden. Typischerweise ist der Scheitel-Scheitelwert
(peak-to-peak) des Eingangssignals von einem Betrag, der keine vollständige Nutzung des Dynamikbereiches
des Signalanalysators 30 gestattet. Weiterhin kommt es häufig vor, daß das Eingangssignal auch einen
Gleichspannungspegel (Offset) aufweist.
Der Signalanalysator 30 gibt eine Liste von für eine optimale Nutzung des dynamischen Betriebsbereiches
nötigen Offset- und Verstärkungswerten aus. Zusätzlich enthält das Ausgangssignal des Signa>anal>sators
30 Daten, die den Zeitpunkt angeben, an dem die neuen Offset- und Verstärkungswerte an den DAC 40
beziehungsweise den Verstärker 20 angelegt werden sollten. Die Zeitdaten sind berechenbar durch Zählen
der Taktimpulse 45 in Beziehung zu den Trig^erimpulsen 55. Diese Zeit- und Steuerdaten werden zur
Steuereinheit 60 gesandt, die durch Zählung von Taktimpulsen 45 mit Triggerimpulsen 55 als Referenz
bestimmt, wann die Verstärkungs- und Offsetdaten im Anweisungsspeicher 50 adressiert werden und ob der
Speicher sich im Lese- oder Schreibzustand befindet. Die ausgewählten Verstärkungswerte werden an den
Verstärker 20 gegeben, um dessen Verstärkung zi-r
Kompensation des Gkichspannungspegels des Emg;ng!>jignals
einzustellen. Die ausgewählten Offsetdaten gehen zum Wandler (DAC) 40. wo sie in einen
entsprechenden Analogwert gewandelt werden, bevor sie mit der nächsten Wiederholung des Eingangssignals
summiert werden. Das Signal, das den Summierer 10 verläßt, ist das ursprüngliche Eingangssignal, jedoch mit
weggefallenem Gleichspannungspegel. Dieses »berichtigte« Signal wird entsprechend den Verstärkungsdaten
vom Anweisungsspeicher 50 durch den Verstärker 20 verstärkt. Das Signal am Ausgang des Verstärkers 20
nutzt nunmehr den dynamischen Betriebsbereich des Signalanalysators besser.
Der voranstehend beschriebene Ablauf ist in Fig. 2 anhand der Verarbeitung eines typischen Eingangssi-
31 Ol 837
giials graphisch verdeutlicht. Das dargestellte Signal ist
die wohlbekannte »I.incari ta ts-Treppensm fen «-Signalform, die zur Messung nichtlinearcr Verzerrungen eines
Videosystems entworfen wurde. Diese Signalform besteht im wesentlichen aus einer Reihe von sinusförmigen
Wellenzügen hoher Frequenz, die arithmetisch zu einem mil niedrigerer Frequenz variierenden Gleichspannungs-»Treppenstufen«-SignaI
addiert werden.
Die Eingangstestsignalform 300 wird im Summierer 10 mit dem Offsetsignal 310 summiert, das vom
Digital-Analogwandler (DAC) 40 aus im Anweisungsspeicher 50 gespeicherten Daten erzeugt wird, um so
schließlich die Signalforin 320 zu erzeugen. Es ist ersichtlich, daß trotz Entfernen der Glcichspannungskomponente
vom Eingangssignal der Dynamikbereich des Signals 320 kleiner ist als der des Signals 300. Daher
kann die Verstärkung in der Gegend der Hilfsträgerpakete (mit »A« in der Signalform 300 bezeichnet) erhöht
werden, in diesem Beispiel um einen Faktor 3.5 (wie mit A' in der Signaiiorm JJÖ angedeutet), ohne den
Dynamikbereich des Signalanalysators zu überschreiten. Die Verstärkungserhöhung wird durch den
Verstärker 20 zur Verfugung gestellt, der mit Verstärkungsdaten vom Anweisungsspeicher programmiert
wurde. Die resultierende Signalform kann nun mit vergrößerter Auflösung durch den Signalanalysator 30
untersucht werden.
F i g. 3 zeigt ein Ausführungsbeispiel des Signalanalysators 30. das im voranstehend beschriebenen System
Verwendung finden kann. Der Signalanalysator ist um einen Analog-Digitalwandler (ADC) 410 herum angeordnet.
Eine maximale Nutzung des dynamischen Betriebsbereiches von ADC 410 wird durch Anlegen
von dynamischem Offset und dynamischer Verstärkung an das Eingangssignal vor dessen Digitalisierung
erreicht.
In diesem Ausführungsbeispiel werden die Offsetda-
Adress- und Datenleitungsstrang (Bus) 405 in den Anweisungsspeicher (RAM) 50 geladen. Der Mikrocomputer
400 kann aus kommerziell erhältlichen Komponenten wie beispielsweise der Motorola M 6800-Serie
zusammengefügt werden. Eine ins Detail gehende Diskussion der internen Verbindungen, der Betriebsweise
und der Programmierung des Mikrocomputers erfolgt hier nicht, weil ausführliche Information über
solche Einheiten mit Zeitdiagrammen. Blockschaltbildern. Einzelheiten über das Ein- und Auslesen von
Daten in den und aus dem Speicher. Flußdiagramme und Beschreibungen von Signalen in der Schrift »M 6800
Mikroprocessor Applications Manual«. Copyright 1975. der Motorola Inc. enthalten ist. Dieser Mikroprozessor
ist ebenfalls in der US-Patentschrift 39 62 682 beschrieben. Unter Verwendung der voranstehend bezeichneten
Schriften kann ein auf diesem Gebiet tätiger Fachmann ohne übermäßige Versuche einen Mikrocomputer der
im Ausführungsbeispiel der F i g. 3 verwendeten Art konstruieren. Der Signalspeicher (RAM) 420, der
Lesespeicher (ROM) 430 und der Echtzeit-Takigeber (real time clock: RTC) 440 sind ebenfalls herkömmlicher
Art und werden daher nicht weiter beschrieben. Die Speichersteuervorrichtung 415 steuert den digitalen
Signalfluß durch die Festlegung, welche Signale im Signalspeicher (RAM) 420 gespeichert werden.
Ein analoges Offsetsignal wird durch Ausgabe der in Speicher (KAM) 50 abgelegten Daten an den Digiial-Analogwandler
(DAC) 40 erreicht, wo sie in ein analoges Signal umgewandelt werden. Der Speicher
(RAM) 50 speichert ebenfalls d\ flämische Verstiirkungswerte
für den l'rogrammierverstärker 20. Die Steuereinheit 60 legt fest, wann die Versiiirkiings- und
Offsetdaten ausgegeben werden.
Eine zur Verwendung in der vorliegenden Erfindung geeignete Steuereinheit ist in Fig.4 dargestellt. Die
Steuereinheit empfängt Zeitdaien vom .Signalanalysator
30 wie voranstellend beschrieben. Diese Daten werden in einem /.eit-Stapelregister abgelegt, das ein vor/ugs-
> weise nach dem Schema »first in. first out« arbeitender
Speicher ist. Die gespeicherten Zeitdaten sind digitale Wörter, die die Zeit darstellen, zu der auf die im
Anweisungsspeicher 50 abgelegten Verstärkungs- und Offsetdaten zugegriffen werden soll. Ferner empfängt
die Steuereinheit als Eingangssignaie auch Takt- und
Triggerimpulse 45 bzw. 55 zum Zweck der Synchronisierung mit den anderen Teilen des Signalanalysators.
Der Ausgang des Zeit-Stapelspeichers 500 ist mit einem Eingang des digitalen Komparators 510 verbun-
"■ den. dessen anderer Eingang zum Empfang des
Ausgangssignals des Zählers 520 geschaltet ist. Der Zähler 520 wird durch Taktimpulse 45 getrieben und
durch Triggerimpulse 55 zurückgesetzt. Der AusgangsanscU-iiiß
des Komparators 510 treibt den Takt-(CK)-
ii Eingang des Zählers 530 und den Tastimpulseingang des
Stapelspeichers 500. Der Zähler 530 wird ebenfalls durch Triggerimpulse 55 zurücKgesetzt. Das Ausgangssignal
des Zählers 530 ist die Adresse der zur Einstellung der Eingangssignalform nötigen Offset- und Verstärkungsdaten.
Im Betrieb wird die anfängliche Wiederholung des Eingangssignals vom Signalanalysator 30 untersucht, die
Vers'ärkungs ur.d Offsctdatcn werden im Ansveisungsspeicher
50 und die Zeitdaten im Zeit-Stapelspeicher
> 500 abgelegt. Der erste Zeitwert im Zeit-Stapelspeicher
wird an einen Eingang des Komparators 510 gelegt, an dessen anderem Eingang das Ausgangssignal des
Zählers 520 anliegt. Wenn der ausgegebene Zählerstand des Zählers 520 dem ersten Zeitwert gleich ist. wird vom
• Komparator 510 eine logische »Eins« erzeugt. Diese
»Eins« taktet den Zähler 530 und läßt seinen Ausgangszustand zur nächsten Adresse im Anweisungsspeicher 50 weitergehen. Die Verstärkungs- und
Offsetdaten, die an dem adressierten Platz gespeichert sind, werden an den programmierbaren Verstärker
beziehungsweise den Wandler (DAC) ausgegeben. Der Ausgangszustand von logisch »Eins« des Komparators
510 taktet ebenfalls den Zeit-Stapelspeicher und bewirkt, daß dieser den nächsten Zeitwert auf seine
> Ausgangsleitung (Bus) gibt. Die voranstehend beschriebene
Sequenz von Ereignissen wiederholt sich und die Verstärkungs- und Offsetwerte werden entsprechend
den Daten im Anweisungsspeicher 50 eingestellt.
Die voranstehende Beschreibung wurde nicht durch Einschluß übermaßig vieler Details und besonderer
Information über Schaltung, Zeitablauf und ähnliches belastet da solche Kenntnisse zum Stand der Technik
gehören.
Hierzu 2 Blatt Zeichnungen
Claims (8)
1. Schaltungsanordnung zur Untersuchung komplexer Signalformen mit einem Signalanalysator,
dadurch gekennzeichnet, daß das zu untersuchende komplexe Signal an einem Summierer
(10) angelegt ist, dessen Ausgangssignal einen programmierbaren Verstärker (20) beaufschlagt, an
dessen Ausgang der Signalanalysator (30) angekoppelt ist, der Verstärkungs- und Offsetdaten sowie iu
Zeit- und Steuerdaten erzeugt, daß die Verstärkungs- und Offsetwerte einem Anweisungsspeicher
(50) zugeführt und in diesem gespeichert werden, daß die Zeit- und Steuerdaten an eine Steuereinheit
(60) gelegt sind, die den jeweiligen Zeit- und !5 Steuerdaten zugeordnete Adressen an den Anweisungsspeicher
(50) ausgibt, dessen Ausgangssignale, die Verstärkungs- und Offsetdaten enthalten, an
Steuereingänge des programmierbaren Verstärkers (20) gelegt sind, und daß die Ausgangssignaie. die die μ
Offsetrtirten beinhalten, zusätzlich einen Digital/
Anaiog-Wandier (40) beaufschlagen, dessen Ausgangssignal
als zweites Eingangssignal an den Summierer (10) gelegt ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Summierer (10) einen
Summierverstärker aufweist.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der programmierbare
Verstärker (20) mit digitalen Steuersignalen einstellbar ist.
4. Scha' -jngsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß der Signalanalysator (30) einen durch einen Computer (4u0) unterstützten Digitalisierer
(410) aufweist, der dip komplexe Signalform digitalisiert und die Offset- Uiid die Verstärkungsdalen
erzeugt, wobei die Zeit- und Steuerdaten in Abhängigkeit von einer Computer-Untersuchung
der digitalisierten Signalform erzeugt werden.
5. Schaltungsanordnung nach Anspruch !,dadurch -»ο
gekennzeichnet, daß der Anweisungsspeicher (50) ein Speicher mit wahlfreiem Zugriff ist.
6. Schaltungsanordnung nach Anspruch l.da&irch
gekennzeichnet, daß die Steuereinheit folgende Teile umfaßt: -»5
einen Zwischenspeicher (500) mit spezieller Auslesevorschrift (FIFO-Speicher) und mit wahlfreiem
Zugriff, wobei im Zwischenspeicher (500) digitale Wörter abgelegt werden, die der Zeit entsprechen.
zu der die Verstärkungs- und Offsetdaten in dem Anweisungsspeicher (50) gespeichert wurden:
einen ersten Zähler (520) zur Erzeugung eines digitalen Zeitsignals, einen zum Empfang des Ausgangssignals des Zwischenspeichers (500) und des ersten Zählers (520) angekoppelten digitalen Komparator (510), der bei Gleichheit eines einzelnen digitalen Wortes mit dem digitalen Zeitsignal einen Ausgangsimpuls erzeugt, und
einen /weiten, zum Empfang des Ausgangsimpulses »ngeschlossenen Zähler (530), der aus dem Aus- *>< > gangsimpuls eine Adresse erzeugt,
einen ersten Zähler (520) zur Erzeugung eines digitalen Zeitsignals, einen zum Empfang des Ausgangssignals des Zwischenspeichers (500) und des ersten Zählers (520) angekoppelten digitalen Komparator (510), der bei Gleichheit eines einzelnen digitalen Wortes mit dem digitalen Zeitsignal einen Ausgangsimpuls erzeugt, und
einen /weiten, zum Empfang des Ausgangsimpulses »ngeschlossenen Zähler (530), der aus dem Aus- *>< > gangsimpuls eine Adresse erzeugt,
7. Schaltungsanordnung nach Anspruch I oder einem der folgenden Ansprüche, dadurch gekennzeichnet,
daß der Signalanalysator (30) eine Signalüberwachungsvorrichtung umfaßt und eine Bedie- ^
nungsperson die Rückkopplung vornimmt.
8. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Computer (400), der die
Verstärkungs- und Offsetdaten sowie die Zeit- und Steuerdaten aus der digitalisierten Signalfonn
bestimmt, mit einem bidirektionalen Datenbus (405) verbunden ist, und daß das Ausgangssignal des
programmierbaren Verstärkers (20) an einen Analog/Digital-Wandler
(410) gelegt ist, dessen Ausgangssginale eine Speicher-Steuervorrichtung (415) beaufschlagen, mit der die Speicherung oder
Nichtspeicherung der vom Analog/Oigital-Wandler
(415) ausgegebenen Wörter gesteuert wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11387780A | 1980-01-21 | 1980-01-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3101837A1 DE3101837A1 (de) | 1982-01-07 |
DE3101837C2 true DE3101837C2 (de) | 1983-09-08 |
Family
ID=22352049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813101837 Expired DE3101837C2 (de) | 1980-01-21 | 1981-01-21 | Schaltungsanordnung zur Untersuchung komplexer Signalformen |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS56108960A (de) |
CA (1) | CA1150842A (de) |
DE (1) | DE3101837C2 (de) |
FR (1) | FR2474174A1 (de) |
GB (1) | GB2068694A (de) |
NL (1) | NL8007018A (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4540974A (en) * | 1981-10-30 | 1985-09-10 | Rca Corporation | Adaptive analog-to-digital converter |
JPS58140473U (ja) * | 1982-03-16 | 1983-09-21 | アンリツ株式会社 | 陰極線管の管面目盛感度設定装置 |
US4495652A (en) * | 1983-02-28 | 1985-01-22 | General Electric Company | Control arrangement for radio apparatus |
US4553104A (en) * | 1984-03-01 | 1985-11-12 | Honeywell Inc. | Method of compensating an amplifier system having a variable gain amplifier to achieve a constant overall system signal gain and an apparatus utilizing the same |
US4849711A (en) * | 1987-09-04 | 1989-07-18 | Digital Equipment Corporation | Automatic gain control system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3604844A (en) * | 1969-05-28 | 1971-09-14 | Central Dynamics | Video signal processing amplifier with automatic gain control |
US3962682A (en) * | 1974-10-30 | 1976-06-08 | Motorola, Inc. | Split low order internal address bus for microprocessor |
US4016557A (en) * | 1975-05-08 | 1977-04-05 | Westinghouse Electric Corporation | Automatic gain controlled amplifier apparatus |
US4065664A (en) * | 1976-03-26 | 1977-12-27 | Norland Corporation | Floating point registers for programmed digital instruments |
DE2758154C3 (de) * | 1977-12-27 | 1980-09-04 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Meßeinrichtung für eine Frequenzanalyse von Signalpegeln innerhalb eines großen Dynamikbereiches |
-
1980
- 1980-12-23 NL NL8007018A patent/NL8007018A/nl not_active Application Discontinuation
- 1980-12-30 CA CA000367745A patent/CA1150842A/en not_active Expired
-
1981
- 1981-01-06 GB GB8100226A patent/GB2068694A/en not_active Withdrawn
- 1981-01-19 JP JP711781A patent/JPS56108960A/ja active Pending
- 1981-01-20 FR FR8101340A patent/FR2474174A1/fr active Granted
- 1981-01-21 DE DE19813101837 patent/DE3101837C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
NL8007018A (nl) | 1981-08-17 |
JPS56108960A (en) | 1981-08-28 |
DE3101837A1 (de) | 1982-01-07 |
FR2474174B1 (de) | 1985-02-08 |
FR2474174A1 (fr) | 1981-07-24 |
GB2068694A (en) | 1981-08-12 |
CA1150842A (en) | 1983-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69825204T2 (de) | Eigenkalibrierung eines Oszilloskops mittels eines Rechteck-Testsignals | |
DE2061483C2 (de) | Verfahren zur Durchführung des Verfahrens zum Prüfen elektronischer Einrichtungen und Vorrichtung | |
DE3640672C2 (de) | ||
DE3001263C2 (de) | Signalform-Erfassungsschaltungsanordnung | |
DE2849119C2 (de) | ||
DE3327139C2 (de) | Verfahren und Vorrichtung von für die Rekonstruktion einer Wellenform vorgesehenen Daten | |
EP0069398B1 (de) | Verfahren zur Prüfung von Analog-Digital-Wandlern und/oder von Digital-Analog-Wandlern oder von nachrichtentechnischen Übertragungsabschnitten, die solche Wandler enthalten oder mit ihnen in Reihe geschaltet sind, insbesondere zur Prüfung von Codecs für PCM-Geräte, sowie Vorrichtung zur Durchführung des Verfahrens | |
EP0440931B1 (de) | Wirbelstromprüfgerät | |
DE3201297C2 (de) | ||
DE2706928A1 (de) | Analog-digital-umwandlungsverfahren und -system | |
DE3101837C2 (de) | Schaltungsanordnung zur Untersuchung komplexer Signalformen | |
WO1985000257A1 (en) | Method and circuitry for reading the signal to be detected according to the signal value and independently from the frequency range | |
DE2912925C2 (de) | Verfahren und Anordnung zur schnellen hochauflösenden Analog/Digital-Umsetzung mit selbständiger Korrektur | |
EP0136591B1 (de) | Verfahren zum Messen niederfrequenter Signalverläufe innerhalb integrierter Schaltungen mit der Elektronensonde | |
DE3224836A1 (de) | Einrichtung zur messung und anzeige einer wellenform | |
EP0444234B1 (de) | Verfahren und Einrichtung zur Analog-Digital-Wandlung | |
DE112006001115T5 (de) | Dynamische Messung der Impedanz von Ultrahochfrequenz-Komponenten | |
DE4032714A1 (de) | Automatischer messbereichswaehler eines digitalen vielfach-messinstrumentes | |
DE3617936A1 (de) | Anordnung zur digitalen spannungsmessung | |
DE2806695C2 (de) | Verfahren zum Messen der Form von sich schnell ändernden periodischen elektrischen Signalen und Einrichtung zur Durchführung des Verfahrens | |
DE2065980C2 (de) | Einrichtung zur Aufnahme und Wiedergabe der zweidimensionalen Verteilung einer von einem zu untersuchenden Objekt ausgehenden Strahlung mit einer Szintillationskamera | |
DE2826314A1 (de) | Analog-digital-wandler | |
DE3240528C2 (de) | ||
DE2852802C2 (de) | ||
DE3245023C2 (de) | Einrichtung zur Messung und Umwandlung von Impulsen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8126 | Change of the secondary classification |
Free format text: H04N 7/02 G01R 13/22 G01R 31/28 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |