DE2912925C2 - Verfahren und Anordnung zur schnellen hochauflösenden Analog/Digital-Umsetzung mit selbständiger Korrektur - Google Patents

Description

a) das analoge Eingangssignal (x(o) wird von einem ersten Abtasthaltekreis (AHK X) abgetastet und in einem schnellen Hauptumsetzer (ADUY) analog/digital umgesetzt;

b) das analoge Eingangssignal (X₍,j) dient zeitweise als systeminternes Testsignal und wird dazu parallel zum Hauptumsetzer (ADUX) im Anschluß an den ersten Abtasthaltekreis (AHK X) in einem zweiten Abtasthaltekreis (AHK 2) sporadisch abgetastet und in einem hochgenauen, langsamen Referenzumsetzer (ADU 2) analog/digitai umgesetzt, dabei liegen die Triggerzeitpunkie der beiden Abtasihaltekreise in einem synchronen Raster zueinander;

c) der vom Hauptumsetzer (ADU X) gelieferte digitale Istwert des abgetasteten Eingangssignals wird in einem Register (Reg X) zwischengespeichert, um die lange Umsetzzeit des Referenzumsetzers (ADU 2) auszugleichen;

d) aus dem Istwert und dem vom Referenzumsetzer (ADU2) gelieferten Sollwert wird die Differenz gebildet;

e) Korrektui-verte für bestimmte Amplitudenwerte des umgesetzten Eingangssignal werden in einem Mittelwertrechner (MWR) gebildet durch gleitende Mittelwertbildung über zeitlich nacheinander eingelaufene ist/Süll wert-Differenzen des entsprechenden Amplitudenwertes;

f) die Korrekturwerte werden in einem RAM-Speicher (RAM) unter einer festgelegten Adresse eingeschrieben;

g) die vom Hauptumsetzer (ADUi) gelieferten Istwerte erhalten gemäß ihrer Amplitude ebenfalls eine Adresse, um die Zuordnung des entsprechenden Korrekturwertes zu gewährleisten (F i g. 2).

45

50

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Frequenzverhältnis zwischen den Abtasttakten der beiden Abtasthaltekreise zeitlich variabel ist.

3. Anordnung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, gekennzeichnet durch

einen ersten Abtasthaltekreis (AHK X), einen schnellen Hauptumsetzer (ADUX), der die Ausgangssignale (X(*j) des ersten Abtasthaltekreises (AHK X) analog/digital umsetzt (xif, einen zweiten Abtasthaltekreis (AHK 2), der den Ausgangssignalen (x/ffi des ersten Abtasthaltekreises (AHK 1) sporadische Proben entnimmt und einem hochgenauen, langsamen Referenzumsetzer (ADU2) zur analog/digital-Wandlung zuführt (yj),

ein erstes Register (Reg X), welches das digitale Ausgangssignal (x) des Hauptumsetzers (ADU 1) speichert, wenn über den zweiten Abtasthaltekreis (AHK 2) eine Signalprobe entnommen wird.

— einen ersten Digital-Addierer (I), welcher die Differenz (dj) bildet aus dem vom Referenzurosetzer (ADU2) gelieferten Sollwert (yj) und dem im ersten Register (Reg X) verzögerten Istwert (Xj),

— einen Mittelwertrechner (MWR). welcher aus den Differenzen (dj) die Korrekturwerte (wj) berechnet,

— i.iien RAM-Speicher (RAM), welcher die Korrekturwerte (wj) aufnimmt,

— einen Adressen-Multiplexer (MUX), welcher die Adressen zum Einlesen (bj) und Auslesen (a) der Korrekturwerte (wj) in bzw. aus dem RAM-Speicher (RAM) ansteuert,

— einen zweiten Digital-Addierer (II), welcher dem Istwert (xl) den entsprechenden Korrekturwert (wj) aufaddiert,

— ein zweites Register (Reg 2) zur Ausgabe des korrigierten Endwertes (z,),

— eine Ablaufsteuerung (AST), welche die Abtasthaltekreise (AHK 1, 2), die Register (Reg X, 2), den Mittelwertrechner (MWR), den Adressenmultiplexer (MUX), sowie den RAM-Speicher (RAM) ansteuert (F i g. 2).

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß der erste Digital-Addierer (I) durch einen Analog-Addicrer (III) ersetzt ist, daß zwischen diesen und das erste Register (Reg X) ein Digital/ Analog-Wandler (DAU) geschaltet ist, welcher den digitalen Istwert (xj) in einen analogen (V;) ^ruckwandelt, daß der Analog-Addierer (III) aus dem analogen Sollwert (y_(rj) und dem analogen Istwert (x(_rj) die analoge Differenz (d_(rj) bildet, welche wiederum ein nachgeschalteter Verstärker (V) verstärkt, und daß der Referenzumsetzer (ADU2) dem Verstärker (V) nachgeschaltet ist. die analoge Differenz (d_(rj) in eine digitale Differenz (dj) umsetzt und an den Mittelwertrechner (MWR)weitergibt (F i g. 5).

5. Anordnung nach Anspruch 2 oder 4, dadurch gekennzeichnet, daß parallel zum RAM-Speicher (RAM) mit dem zugehörigen Adressenmultiplexer (MUX) je ein weiterer RAM-Speicher (RAM 2) und Adressenmultiplexer (MUX2) geschaltet sind, und daß zwischen den Mittelwertrechner (MWR) und die RAM-Speicher sowie zwischen den zweiten Digital-Addierer (II) und die RAM-Speicher je ein Daten-Multiplexer (Daten-MUXX, 2) geschaltet ist (F ig. 6).

6. Anordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß der Mittelwertrechner (VWR)ein Mikroprozessor ist.

7. Anordnung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß vor den ersten Abtasthaltekreis (AHK X) eine Regelschleife geschaltet ist mit einem steuerbaren Verstärker zur Amplitudenregelung des Eingangssignals(x(,j),(Fig. 7).

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Anspruchs 1. Solche Verfahren sind bekannt (vgl. »Elektroniker« (CH), 1978. Heft 6, S. EL 14 EL 19; »Electronics«, 1976,2. Sept. S. 89-93).

Jeder reale Analog/Digital-Umsetzer (ADU) besitzt außer dem Quantisierungsrestfehler, der durch die quantisierungsbedingte Kennlinienstufung hervorgeru-

fen wird, noch weitere systematische und temperaturdriftabhängigc Kennlinienfehler. Ohne entsprechende Korrekturverfahren ist nun bei sehr schnellen und zugleich hochauflösenden Umsetzern, wie sie zur Signalverarbeitung im Hochfrequenzbereich — über 12 bit Auflösung bei Umsetzraten weit über 1 MHz — Anwendung finden, nicht auszukommen.

Bei den bekannten, adaptiven Verfahren werden während einer kurzen Betriebsunterbrechung deterministische Testsignale, z. B. Referenzspannungen oder lineare Testrampen, über ein Relais oder einen Halbleiterschalter an den zu prüfenden ADU gelegt, dort A/D-gewandelt und dann einem digitalen bzw. analogen Ist/Soll-Vergleich unterzogen. Au£ dem Ergebnis des Vergleichs werden dann durch eine weitere Signalverarbeitung Korrekturwerte gewonnen und abgespeichert Allgemein können die Korrekturwerte vor dem ADU über einen Analogaddierer zu dem analogen Eingangssignal (zeitkritisch) oder vorteilhafter nach dem ADU über einen Digitaladdierer zu dem digitalen Ausgangssignal hinzugefügt werden. Ein solches bekanntes typisches Korrekturverfahren mit einem Mikroprozessor (μΡ) ist in F i g. 1 dargestellt.

Bei diesem Verfahren sind zum Austausch der Testdaten zwischen μΡ und ADU über den Rück-DAU und über das Relais Unterbrechungen des ADU-Normalbetriebes notwendig. Während der Errechnung der Korrekturwerte Wj im μΡ kann im allgemeinen der Normalbetrieb wieder aufgenommen werden. Demnach fallen dem μΡ in einem solchen System drei Aufgaben zu:

1. Er generiert die Testdaten yj, die er über den bidirektionalen μΡ-Daten-Bus an den Rück-DAU liefert Durch die Rückwandlung erzeugt damit dann der DAU das gewünschte analoge Testsignal y(_ty

2. Die dann D/A- und A/D-gewandelten Daten y, holt der μΡ sich über Register 1 wieder vorn ADU zurück, berechnet jetzt daraus die Korrekturwerte w; und stellt sie im RAM für die späteren Korrekturadditionen im ADU-Normalbetrieb bereit

3. Über den Steuer-Bus und Status-Bus führt er die übergeordnete Steuerung aller am Korrektursystem beteiligten Funktionsgruppen aus. Dazu gehören auch die »Hand-Shake-Takte« für den Datentransfer auf dem bidirektionalen μΡ Daten-Bus.

Bei diesen Verfahren wird die erreichbare Genauigkeit und Stabilität der Korrektur nur durch den Rück-DAU begrenzt. Er ist das Genauigkeitsreferenzelemeni des Systems.

Außer dem nichtunterürechungsfreien Betrieb lasten diesen bekannten adaptiven Systemen noch weitere typische Nachteile an. Zur Gewinnung einer notwendig großen Zahl von Testwerten — hochauflösende ADUs besitzen einen entsprechend großen Kennlinienpunktesatz — sind für das System entweder wenige Unterbrechungen von langer Dauer oder sehr viele Betriebsunterbrechungen von kurzer Dauer notwendig. Die Normalbetriebszeit eines ADUs wird also durch die Summe der Anliegezeiten der Testsignale erheblich gekürzt. Für viele Anwendungen im HF-Bereich, die einen kontinuierlichen ADU-Betrieb erfordern, ist dieses Verfahren nicht brauchbar. Außerdem steigt hier der »Software-Aufwand« für den μΡ um eine genügend feinstrukturierte ADU-Korrektur zu ermöglichen, beträchtlich an.

Aufgabe der Erfindung ist es, ein Verfahren zur unterbrechungsfreien Selbstkorrektur von statischen Kennlinienabweichungen bei sc'iinellen A/D-Umsetzern anzugeben, das sich besonders durch seine Fähigkeit, Offset- und Verstärkungsfehler der Kennlinienfeinstruktur bis zum niederwertigsten Bit (LSB) des ADUs hinunter voll zu korrigieren, auszeichnet Jede durch einen Temper?- turgang oder Alterung hervorgerufene Änderung von Kennlinienparametern wird somit selbständig ausgeregelt Ebenfalls stellt gegenüber herkömmlichen, adaptiven Verfahren der unterbrechungsfreie Betrieb eine entscheidende Neuerung dar.

Die Erfindung ist im Anspruch ! beschrieben.

ίο Anspruch 2 beschreibt eine günstige Weiterbildung des erfindungsgemäßen Verfahrens.

Die Ansprüche 3 bis 7 beschreiben vorteilhafte Anordnungen zur Durchführung des erfindungsgemäßen Verfahrens.

Die Erfindung wird im folgenden anhand der Fig.2 bis 7, welche Anordnungen gemäß den Ansprüchen 3 bis 7 zeigen, näher erläutert

Gegenüber den bekannten Verfahren dient in F i g. 2 das analoge Eingangssignal *<■,; während des ADU-Betriebes zeitweise als systeminternes Testsignal. Dabei wird die Erfassung des EingangssigLils X(,) als statistisches Testsignal nach dem gemeinsamen Abtastkreis AHK1 durch einen Referenz-A/D-Umsetzer ADU2 vorgenommen.

Für die erreichbare Genauigkeit und Stabilität des Korrekiürverfahrens stellt dieser ADU 2 das Genauigkeitsreferenzelement des Systems dar. Dafür werden aber nur sehr geringe Anorderungen an seine Umsetzgeschwindigkeit gestellt. Während der Hauptumsetzer ADU1 z. B. mit Umsetzzeiten von wenigen 100 ns arbeitet, kann der Referenzumsetzer ADU2 mit nur einigen 10-Hz-Umsetzraten betrieben werden.

Der ADU 2 entnimmt mehr oder weniger sporadisch durch AHK1 über AHK 2 dem Eingangssignal Xf,) Amplitudenstichproben und setzt diese Proben in die Binärsollwerte yj um. Das Gleiche führt der ADU1 zum Zeitpunkt j ebenfalls aus und liefert somit die Binäristwerte

Damit beim Sammeln der Amplitudenstichproben durch AHK2 und ADU2 keine zufälligen Synchronis- mer. (Schwebungen) zwischen Eingangssignal x_(t) und dem Abtasttakt TS 2 auftreten können, sollte das Frequenzverhältnis zwischen TS1 und 75 2 zeitlich variabel gemacht werden.

Dagegen müssen die Triggerzeitpurkte der Takte TSi und TS 2 zueinander in einem synchronen Raster liegen, um die richtige zeitliche Zuordnung der Testdaten Xj von ADUl und yj von ADU2 für die weitere Verarbeitung zu gewährleisten. Ebenfalls aus diesem Grunde muß die lange Umsetzzeit von ADU 2 gegenüber ADU \ durch ein erstes Register, (REG 1) ausgeglichen werden.

Mit dem über das Register 1 gleichverzögerten Istwert Xj und dem Sollwert yj wird nun am ersten Digital-Addierer 1 die Differenz dj

gebildet und für anschließende, adressenspezifische, gleitende Mitteilu .g im Mittelwert-Rechner MWR der Adresse bj, (bj< Xj) zugeordnet. Unter Verwendung des Binärcodes χ der Länge A/[bit]

Λ- 1

χ = Σ 2"' · χ,

mit / = 0, 1, 2, ..., N-\ (Binärstellenindex)

werden die Adressen a den Werten χ zugeordnet und b den Werten ^zugeordnet und durch Abspalten von zusammenhängenden MSB-Stellen der Länge n< N

a = b = int (2" ■ x)

aus den Ausgangswerten x, bzw. at, des ADU1 gebildet, wobei die Abkürzung »int« für ganzzahlig steht. Diese Adressenindizierung ist nicht nur für die spezifische Mittelwertbildung aus der Differenz d zur Berechnung der Korrekturwerte w, sondern auch zum Lesen bzw. Schreiben der Korrekturwerte w in das RAM bzw. aus dem RAM notwendig.

Da die Differenz d, aus Werten erfolgt, die von zwei dynamisch völlig verschiedenen ADUs stammen, muß sich zur Unterdrückung von dynamischen Fehlern und von Rauschen sowie von Schwebungen des Korrekturwertes innerhalb des Adressenbereiches eine Glättung bzw. Mittelwertbildung anschließen. Diese gleitende Mittelwertbildung zur Gewinnung der Korrekturwerte Wj, j kann mittels der Gleichung

m'l-j \l

d_h „ {b = Adressenindex, j = Zeitindex)
oder der Rekursion

25

30

ausgeführt werden, wobei die Mittelung sich effektiv über Af-Werte erstreckt. Diese Mittelwertbildung ähnelt der Wirkung eines einfachen Tiefpasses, nur mit dem Unterschied, daß die Wertezugänge nicht regelmäßig erscheinen. Die Zugangshäufigkeit zu den einzelnen Adressenwerten bj hängt von der Amplitudenverteilung des zu wandelnden Signals X(,> ab. An den Rändern des KorrekturLereiches wird sie normalerweise geringer sein. Daher c auert das Einschwingen der Korrekturwerte nach dem Einschalten des A/D-Umsetzers an den Rändern langer.

Zur technischen Durchführung der Mittelwertbildung kann sowohl eine digitale Rechenschaltung als auch ein Mikroprozessor (ein chip) verwendet werden. Zum Speichern des Korrekturwertesatzes kommt man in der Regel mit einer RAM-Größe von <100 Bytes aus, da pro Adressenwert b bzw. a nur ein Korrektunvert Wb bzw. W₃ vorliegt Dagegen muß der Lese-Schreibzyklus des RAMs innerhalb der kurzen Abtastperiode von TS 1 des DAUi liegen.

Erfahrungsgemäß hat sich nun gezeigt, daß schnelle ADUs strukturbedingt vor allem ungenaue »Bitgewichte« besitzen, die von den höchstwertigsten Bitstellen (MSB-Stellen) ihres Ausgabecodes hervorgerufen werden. In F i g. 4 ist dieser Sachverhalt für die ersten drei hochwertigen Bits einer ADU-Kennlinie angenommen. In diesem Falle beschränkt sich die ADU-Kot rektur

ζ — χ + w

am zweiten Digital-Addierer Il nur auf n — Z binäre Adressenstellen und kann mit k< jVniederwertigen Bits ausgeführt werden. Das bedeutet, daß der im RAM abzulegende Korrekturwertesatz wesentlich kleiner ausseiest werden kann als dies dem Wertesatz des hochauflösenden ADUs entspricht. Damit ist für das RAM und für den Mittelwert-Rechner MWR eine entscheidende Aufwandreduzierung gegeben.

Fig.3 zeigt schematisch den Ablauf der Korrektur und Korrekturwertbereitstellung.

Bei dem Korrektursystem nach F i g. 2 (entsprechend Anspruch 3) wird ein langsamer Referenz-A/D-Umsetzer ADU2 mit einer Genauigkeit benötigt, die gleich oder besser ist als das Korrekturziel, den schnellen ADU \ bis auf LSB-genau zu linearisieren. Diese Schwierigkeit kann durch eine Variante, dargestellt in Fig. 5, mit einem zusätzlichen Verstärker und einem Rück-Digital/Analog-Wandler, DAU. umgangen werden.

Die Addition am Punkt III wird hier analog:

d(rl = Mr) - X(r.

(τ = Zeitvariable des Zweiges)

ausgeführt. Ein anschließender Verstärker verstärkt das Differenzsignal d(_r) soweit, daß damit ein nachfolgender, langsamer A/D-Urnsetzer ADU2 voll ausgesteuert werden kann. In diesem Fall benötigt der ADU2 nur eine Genauigkeit und Auflösung, die dem geringen Wortumfang von λ-Bits des Korrekturwertes w, entspricht. Dafür gilt jetzt als Bczugselement für die erreichbare Güte des Systems der neu hinzugekommene Rück-DAU und nicht mehr ADU2. Da in dem Korrekturzweig ü'aer AHK2, Summation III. Verstärker V. ADU2, MWR und RAM nur mit sehr geringen Taktraten gearbeitet wird, sind an den Rück-DAU auch keine besonderen GeschwindigkeitsanfonJerungen zu stellen. Der Rest des Systems nach F i g. 5 stimmt weiterhin mit dem Korrektursystem nach Fig. 2, einschließlich der digitalen, LSB-seitigen Korrekturaddition im Punkt Il des Korrekturwertes w,der Länge k< N[b\i] überein.

Einen technologisch bedingten Engpaß kann bei sehr schnellen A/D-Umsetzern, F i g. 2 und 5,der RAM-Speicher darstellen. Wenn der Zeitbedarf seines Schreibe-Lesevorganges größer wird als die Umsetzdauer bzw. Wortperiode des schnellen ADU 1, ist eine exakte Korrektur der Werte x, zeitweise nicht mehr gegeben. Die Anordnung nach Fig. 6 mit zwei RAMs im Multiplexbetrieb schafft Abhilfe. Hierbei wird durch den Multiplextakt TUX bzw. TUX jeweils nur eines der beiden RAMs während der langen Dauer der Korrekturwerte-Anliegezeit, die durch den MWR bestimmt wird, auf Lesen und das andere RAM auf Schreiben geschaltet. Für das Einschreiben eines Korrekturwertes wj in das entsprechende RAM steht unter Umständen fast die gesamte Zeitdauer von TS2 zur Verfugung. Dagegen muß das Auslesen eines Korrekturwertes w, aus aem anderen RAM innerhalb der Wandlungsdauer von ADU1 weiterhin geschehen.

Bei manchen Anwendungsfällen ist ein schnelles Erstellen des Korrekturwertesatzes w beim Einschalten des ADU-Systems erforderlich. Es wurde oben darauf hingewiesen, daß die Berechnungszeit der Werte W₁ durch die andressenspezifische, gleitende Mittelung im MWR nicht nur von der Länge M der Differenzwertfolge dj und der Umsetzrate des Referenzumsetzers ADUZ sondern auch von der Amplitudenstatistik des Eingangssignals ^abhängt.

Bei der Kennlinienmitte für den Adressenumfang 2" tritt die kürzeste Einschwingzeit auf. Für das Beispiel

mit 2ⁿ=64, M= 10 und = 50 Hz geht pro Adresse a etwa sekündlich ein d,-Wert der Mittelung zu. Daher

7 8

ist der eingeschwungene Zustand für die Kennlinienmit- ■

te nach ca. 10 s erreicht. ■■]

Dagegen kann das Einstellen der Korrekturendwerte
an den ADU-Aussteucrgrenzen wesentlich langer dauern. Um diese Einschwingzeiten zu verringern, wird in 5 ;. einer Weiterbildung der Erfindung eine Amplitudenre- ;\ gelung des Eingangssignals X(,j durch einen steuerbaren \ Vorverstärker vorgenommen. Durch diese Amplitudenregelung bleibt die Kurvenform des Eingangssignals er- j halten; der absolute Zusammenhang zwischen den Am- io l'i plitudcn des analogen und des digitalen Signals besteht ^:| jedoch nicht mehr. Gemäß F i g. 7 wird im folgenden die ';■ Funktionsweise beschrieben. ^fj

Ein Übersteuerungsdetektor, der z. B. aus einem be- J

tragsbildenden Verstärker und einem Komparator be- 15

stehen kann, liefert Impulse, die jeweils die momentanen <

Aussteuerbereichsüberschreitungen des Signals %i si- ,.j

gnalisieren. Zur Gewinnung der Regelspannung Ur^ ;j

werden diese Impulse durch einen Integratorverstärker ,'

in eine Gleichspannung u, umgesetzt und mit einer ein- 20 f!

stellbaren Sollwert-Referenzspannung Ur verglichen. ;

Mit der so gewonnenen Regelspannung UR_eg wird die ;

Verstärkung des Eingangssignals X(,) am steuerbaren
Verstärker derart geregelt, daß eine ausreichende Amplitudenhäufigkeit der Signalamplituden X(,) für die 25
ADU-Aussteuerung vorliegt. Das ADU-Korrektursystem kann jetzt unabhängig von den wahren ^Amplituden immer voll ausgesteuert werden. Die Integrationszeit r des Integrators muß natürlich für eine genügend lange Regelungszeit bemessen werden. 30

Für die Funktionsweise dieser Regelschleife ist die
technische Realisierungsari weitgehend belanglos. Hier
wurde eine Version mit analogen Baugruppen angenommen. Ebenfalls ist eine digitale Lösung mit Zählern,
Logikschaltungen und digitalprogrammierbaren Ver- 35
stärkern möglich. In diesem Fall kann die Signalisierung
von Aussteuerbereichsüberläufen zur Gewinnung der

Regelgröße ü'H_Cg auch selbst von dem ADu-Systcffi als ~

Digitalsignal geliefert werden. .

40

Hierzu 7 Blatt Zeichnungen

45

50

55

60

65

Claims (1)

1. Patentansprüche:

   t. Verfahren zur schnellen hochauflösenden Analog/Digital-Umsetzung mit selbständiger Korrektur, wobei mit Hilfe von Testsignalen aus einem ist/Soll-Vergleich Korrekturwerte gewonnen werden, g e kennzeichnetdurch folgende Merkmale: