DE102009009486B4 - Delta-Sigma-Modulator für einen Analog/Digital-Umsetzer - Google Patents

Delta-Sigma-Modulator für einen Analog/Digital-Umsetzer Download PDF

Info

Publication number
DE102009009486B4
DE102009009486B4 DE102009009486A DE102009009486A DE102009009486B4 DE 102009009486 B4 DE102009009486 B4 DE 102009009486B4 DE 102009009486 A DE102009009486 A DE 102009009486A DE 102009009486 A DE102009009486 A DE 102009009486A DE 102009009486 B4 DE102009009486 B4 DE 102009009486B4
Authority
DE
Germany
Prior art keywords
ramp
voltage
delta
slope
segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009009486A
Other languages
English (en)
Other versions
DE102009009486A1 (de
Inventor
Brian Jeffrey Galloway
Andrew Cole
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foveon Inc
Original Assignee
Foveon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foveon Inc filed Critical Foveon Inc
Publication of DE102009009486A1 publication Critical patent/DE102009009486A1/de
Application granted granted Critical
Publication of DE102009009486B4 publication Critical patent/DE102009009486B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1014Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56Input signal compared with linear ramp
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval
    • H03M1/58Non-linear conversion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/50Digital/analogue converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Verfahren zum Betreiben eines Analog/Digital-Umsetzers (ADU) mit Einrampenverfahren, das umfasst, dass: ein Rampengenerator bereitgestellt wird, um mindestens ein Spannungsrampensegment bereitzustellen; eine Delta-Sigma-Modulation an den Spannungsrampengenerator angelegt wird, um eine Delta-Sigma-modulierte Spannungsrampe zu erzeugen; ein digitaler Zähler synchron mit dem Spannungsrampengenerator betrieben wird; die Delta-Sigma-modulierte Spannungsrampe mit einer Eingangsspannung verglichen wird; und ein Zählerwert von dem digitalen Zähler gespeichert wird, wenn die Delta-Sigma-modulierte Spannungsrampe gleich einer Eingangsspannung ist.

Description

  • Die vorliegende Erfindung betrifft Analog/Digital-Umsetzer und Kompandierungs-Analog/Digital-Umsetzer mit einer Architektur, die allgemein als ”ADUs mit Einrampenverfahren” (engl. single slope ADC) bekannt ist. Insbesondere betrifft die vorliegende Erfindung einen Analog/Digital-Umsetzer mit digitaler Kalibrierung, der eine programmierbare Steuerung der Rampensteigung ermöglicht.
  • ”ADUs mit Einrampenverfahren” ist der geläufige Name, mit dem eine Familie von Analog/Digital-Umsetzern bezeichnet wird, die einen Rampenspannungsgenerator, einen digitalen Zähler, einen analogen Frontend-Abtastabschnitt, einen Komparator, der die analoge Eingangsspannung mit der erzeugten Rampenspannung vergleicht, und einen digitalen Signalspeicher verwenden.
  • Bei einem einfachen wohlbekannten Fall folgt die Rampenspannung einer linearen Funktion. Um die Umsetzungszeit zu verringern, kann die Rampenspannung ”beschleunigt” werden, indem eine segmentierte Rampenfunktion verwendet wird, wie sie in 1A gezeigt ist. Die Rampe in 1A läuft anfänglich in SEGMENT(1) mit einer Schrittgröße von Eins (SCHRITT(1) = 1·LSB oder 1X Rampenrate). Nach einer angegebenen Anzahl von Taktimpulsen wird in SEGMENT(2) die Rampenrate auf das Zweifache der Schrittgröße von Eins erhöht (SCHRITT(2) oder 2X Rampenrate). Der Zählerwert, bei dem der Übergang von SCHRITT(1) zu SCHRITT(2) auftritt, kann als Knie(1) bezeichnet werden. Nach dem Zählen einer gewissen Anzahl von Schritten mit einer 2X-Rampenrate wird in SEGMENT(3) die Rate auf SCHRITT(4) oder eine 4X-Rampenrate erneut verdoppelt. Dies tritt bei einem Zählerwert auf, der als Knie(2) bezeichnet werden kann. Eine weitere Verdopplung in SEGMENT(4) führt bei Zählerwert Knie(3) zu SCHRITT(8). An den gleichen Kniepunkten erhöht der Rampenzähler die Zählschrittgröße um 2X, so dass die ADU-Gesamtübertragungsfunktion linear ist. Ein Kompandieren wird auch in dem Stand der Technik durchgeführt, um die Tatsache auszunützen, dass der absolute Rauschpegel bei den meisten Signalen mit natürlicher Quelle mit dem Signalwert ansteigt, so dass ein erhöhtes ADU-Quantisierungsrauschen bei größeren Eingangssignalwerten durch das Eingangsrauschen maskiert wird und somit die ”Qualität” (SNR) der ADU-Umsetzung bei höheren Pegeln nicht abnimmt. Bildsensoren sind ein Beispiel einer derartigen Anwendung.
  • Fachleute werden leicht erkennen, dass die Beschleunigung der Rampenspannung nicht konstant sein muss (z. B. 2X), sondern dass sie auf nahezu beliebige Weise ausgestaltet sein kann, je nachdem, wie es durch die spezielle Anwendung gerechtfertigt ist. Ein derartiges alternatives Schema ist in 1B gezeigt, bei welchem die einzelnen Rampensegmente SEGMENT(1) bis SEGMENT(4) Steigungen aufweisen können, die keine ganzzahligen Vielfachen voneinander sind.
  • Bei Implementierungen in der Praxis verursachen nicht ideale Gegebenheiten, wie etwa eine Ladungsinjektion, ein Verstärkerversatz, ein endlicher Verstärkungsfaktor des Verstärkers und eine Komponentenfehlanpassung, dass jeder der SEGMENT(N)-Abschnitte nicht vorhersagbare Rampenraten aufweist Im allgemeinen Fall kann der Unterschied zu der beabsichtigten Schrittgröße für jedes SEGMENT unabhängig sein, so dass die zusammengesetzte Übertragungsfunktion (digitale Ausgabezahl über Vin) nichtlinear sein kann. Zudem können diese nicht idealen Gegebenheiten der Schaltung (wie etwa der Verstärkerversatz) über die Lebenszeit der Schaltung driften. SCHRITT(1) bis SCHRITT(4) und Knie(1) bis Knie(3) sind in 1A in SEGMENT(1) bis SEGMENT(4) veranschaulicht. Ein nicht idealer Verstärkungsfaktor für SEGMENT(3) ist in 1A zusammen mit einem idealen SEGMENT(3) gezeigt. Aus 1A ist ersichtlich, dass ein nicht idealer Verstärkungsfaktor für einen einzigen Abschnitt eine integrale Nichtlinearität (INL) verursachen kann. Eine korrekte Linearität für den ADU geht davon aus, dass der Verstärkungsfaktor für SCHRITT(4) die Hälfte desjenigen von SCHRITT(8) und das Doppelte desjenigen von SCHRITT(2) ist. Jedoch wird eine in SEGMENT(4) abgetastete Spannung keinen Zählerwert aufweisen, der einer Spannung linear entspricht, die bei SCHRITT(2) oder SCHRITT(8) abgetastet wird. Da nur ein Teil der Kurve von Spannung über Zählerwert einen nicht idealen Verstärkungsfaktor aufweist, ergibt sich eine integrale Nichtlinearität. Wenn alle Abschnitte auf die gleiche Weise betroffen wären, würde ein Verstärkungsfaktor-Gesamtfehler auftreten, aber die Übertragungsfunktion wäre linear.
  • Um über die gesamte Rampe eine geringe integrale Nichtlinearität aufzuweisen, müssen die Rampenverstärkungsfaktoren (ausgedrückt in Volt/Digitalzahl oder Ampere/Digitalzahl) oder eine andere gemessene Größe für jeden Abschnitt genau sein. Tatsächlich müssen bei Anwendungen, wie etwa Bildverarbeitung oder bei dem allgemeinen Fall von Anwendungen, die eine Form von ADU-Funktion in dem System umfassen, nur die Verhältnisse der Verstärkungsfaktoren für eine niedrige integrale Nichtlinearität genau sein. Wenn auch der Gesamtverstärkungsfaktor von Interesse ist, ist ein genauer Verstärkungsfaktor für jeden Abschnitt gewünscht.
  • Ein typischer Rampengenerator 10 kann als ein Integrierer mit geschaltetem Kondensator (engl. switched capacitor integrator) implementiert werden, der in 2 gezeigt ist. Die Schaltung umfasst einen Differenzverstärker 12 mit einem hohen Verstärkungsfaktor. Ein Netzwerk 14 mit geschaltetem Kondensator an dem Eingang des Verstärkers 12 liefert diskrete Ladungspakete an den Verstärker 12. Der Verstärker weist ein kapazitives Rückkopplungsnetzwerk 16 auf, das so ausgestaltet ist, dass es eine negative Rückkopplung liefert. Die Rückkopplung zwingt den Verstärker 12 dazu, die Ausgangsspannung rampenförmig zu bewegen, um die Eingänge jedes Mal wieder auszugleichen, nachdem ein Ladungspaket geliefert wurde. Die Größe des Rampenschritts ist proportional zu der Eingangsspannung von einer Spannungsquelle, wie etwa einer Widerstandskaskade oder einem Widerstandsspannungsteiler, und dem Verhältnis der Eingangskapazität zu der Ausgangskapazität. Die Eingangsspannung und/oder die Größe der Eingangskapazität können programmierbar sein. Fachleute werden verstehen, dass zur Implementierung des Rampengenerators andere Verfahren verwendet werden können, wie etwa ein DAU oder ein stetiger Integrierer, der von einer Konstantstromquelle getrieben wird.
  • Der Rampengenerator von 2 kann bei einem Analog/Digital-Umsetzer 20, wie etwa demjenigen, der in 3 gezeigt ist, verwendet werden, bei welchem der Rampengenerator 10 mit einem Zähler 22 verbunden ist, der von der gleichen Taktgeberquelle 24 wie der Rampengenerator 10 getrieben wird. Der Ausgabezählerwert des Zählers 22 weist eine bekannte Beziehung zu der Rampenspannung auf. Eine analoge Eingangsspannung und die Rampenspannung werden in einem Komparator 26 verglichen, und der Ausgang des Komparators 26 wird verwendet, um einen Signalspeicher 28 auszulösen, um den Ausgang des Zählers 22 zu speichern, wenn die Rampenspannung gleich der analogen Eingangsspannung ist. Der gespeicherte Zählerwert, welcher eine bekannte Beziehung zu der Rampenspannung aufweist, ist somit eine digitale Darstellung der gemessenen analogen Eingangsgröße.
  • Die hauptsächlichen Fehlerquellen bei dem Rampenverstärkungsfaktor stammen von dem Eingangsversatz des Rampenverstärkers und einem differentiellen Ladungsinjektionsfehler. Die Schrittgröße des Rampengenerators (und damit der Verstärkungsfaktor in Volt/Digitalzahl) ist proportional zu dem Ladungsbetrag, der bei jedem Schritt injiziert wird. Bei jeder möglichen Einstellung wird der Schrittgröße durch die Ladungsinjektion ein konstanter Fehler gegeben. Der Versatz des Verstärkers ergibt einen Fehler, welcher proportional zu dem Kapazitätsbetrag ist, der für die spezielle Einstellung verwendet wird. Der Fehler aufgrund einer Kapazitätsfehlanpassung wird zu einem Fehler führen, der proportional zu der Eingangsspannung ist. Es kann auch Fehler bei den Referenzspannungen Vin und Vref geben, die von dem Rampengenerator verwendet werden, welche berücksichtigt werden müssen. Schließlich wird der endliche Verstärkungsfaktor des Verstärkers einen Fehler verursachen, der proportional zu der Ausgangsspannung ist, welcher eine Nichtlinearität bei der Rampenspannung erzeugt.
  • Es gibt andere Quellen für einen Verstärkungsfaktorfehler, wie etwa die relative Größe der Rückkopplungskapazität. Diese Fehler werden für alle Einstellungen gleich sein. Die Verstärkungsfaktorfehler, die allen Einstellungen gemeinsam sind, werden zu einem Verstärkungsfaktor-Gesamtfehler führen, aber sie werden nicht zu einer integralen Nichtlinearität aufgrund der beschleunigten Rampe führen. Die voranstehend beschriebenen Ungenauigkeiten und nicht idealen Gegebenheiten führen zu Beschränkungen hinsichtlich der Schaltungsfläche und/oder der Leistung und/oder den Kosten, welche bedeuten, dass dieser Ansatz zur Analog/Digital-Umsetzung für eine moderne Implementierung in integrierten Schaltungen unattraktiv ist.
  • Huang Jiun-Lang et al. offenbaren in dem Aufsatz ”A BIST Scheme for On-Chip ADC and DAC Testing” in Proceedings of Design, Automation and Test in Europe Conference and Exhibition, Paris, März 2000, S. 216–220 einen eingebauten Selbsttest zum On-Chip-Testen von ADCs und DACs unter Verwendung einer Delta-Sigma-Modulation zum Erzeugen einer benötigten linearen Rampe zum Testen der Umsetzer.
  • In US 2006/0 139 198 A1 ist ein Datenerfassungssystem zur medizinischen Bildverarbeitung offenbart, bei dem die Rampe eines Rampengenerators zur Beschleunigung der Analog/Digital-Umsetzung in mehrere Segmente mit zunehmender Steigung unterteilt ist.
  • Die US 7 012 557 B2 offenbart einen Analog/Digital-Umsetzer mit Rampenmodulation, bei dem ein Rampengenerator eingesetzt wird, der Rampenspannungen erzeugen kann, die sich um mehr als einen Schritt ändern, um die Anzahl der Schritte in einem Umsetzungsprozess zu verringern.
  • In US 5 907 299 A ist ein Analog/Digital-Umsetzer offenbart, bei dem ein Delta-Sigma-Modulator verwendet wird, um eine Spannung, die der umzusetzenden Spannung nachgeführt wird, mit der umzusetzenden Spannung zu vergleichen und daraus eine digitale Darstellung der umzusetzenden Spannung abzuleiten.
  • Die Aufgabe der Erfindung besteht darin, einen Analog/Digital-Umsetzer mit Einrampenverfahren bereitzustellen, der für moderne Implementierungen in integrierten Schaltungen geeignet ist.
  • Diese Aufgabe wird durch die Gegenstände der unabhängigen Ansprüche gelöst.
  • Gemäß einem Aspekt der vorliegenden Erfindung umfasst ein Verfahren zum Betreiben eines Analog/Digital-Umsetzers (ADU) mit Einrampenverfahren, dass ein Rampengenerator bereitgestellt wird, um mindestens ein Spannungsrampensegment zu liefern; eine Delta-Sigma-Modulation an den Spannungsrampengenerator angelegt wird, um eine Delta-Sigma-modulierte Spannungsrampe zu erzeugen; ein digitaler Zähler synchron mit dem Spannungsrampengenerator betrieben wird; die Delta-Sigma-modulierte Spannungsrampe mit einer Eingangsspannung verglichen wird; und ein Zählerwert von dem digitalen Zähler in Ansprechen auf den Ausgang des Komparators gespeichert wird.
  • Das Verfahren kann auf eine Weise ausgeführt werden, bei welcher die Delta-Sigma-Modulation einen ersten Zustand, in welchem die Steigung der Spannungsrampe von einem Nennwert ausgehend verringert wird, und einen zweiten Zustand umfasst, bei welchem die Steigung der Spannungsrampe von dem Nennwert ausgehend erhöht wird. Das Verfahren kann auch auf eine Weise ausgeführt werden, bei welcher die Delta-Sigma-Modulation mehrere Zustände umfasst, z. B. einen ersten Zustand, in welchem die Steigung der Spannungsrampe von einem Nennwert ausgehend verringert wird, einen zweiten Zustand, in welchem die Steigung der Spannungsrampe von dem Nennwert ausgehend erhöht wird und einen dritten Zustand, in welchem die Steigung der Spannungsrampe auf dem Nennwert gehalten wird.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfasst ein Verfahren zum Kalibrieren eines Rampensegments N für einen Analog/Digital-Umsetzer (ADU) mit Einrampenverfahren, welcher einen Spannungsrampengenerator mit einem Delta-Sigma-Modulator (DSM) umfasst, dass eine DSM und Spannungsreferenzen DSMi(R,N) an den Spannungsrampengenerator so angelegt werden, dass eine Ausgangssteigungsrate R für das Rampensegment N erzeugt wird; dass eine Referenzspannung Vcal an den ADU angelegt wird; dass der Ausgang ADUout,iN,R des ADU gemessen wird; dass eine neue DSMi+1(R,N) als eine Funktion von ADUout,iN,Ri berechnet wird; und dass ein erwarteter ADU-Ausgang für DSMi+1(R,N) berechnet wird.
  • Die Kalibrierung kann mehrere Male ausgeführt werden, um Rauschen auszumitteln, oder sie kann iterativ ausgeführt werden, für sukzessiv genauere Schätzwerte für DSM(R,N).
  • 1A ist eine Darstellung eines Ausgangs mit mehreren Steigungen von einem Rampengenerator, bei welchem sich die Steigungen aufeinander folgender Rampensegmente verdoppeln.
  • 1B ist eine Darstellung eines allgemeineren Ausgangs mit mehreren Steigungen von einem Rampengenerator, bei welchem sich die Steigungen aufeinander folgender Rampensegmente voneinander unterscheiden.
  • 2 ist ein vereinfachter Schaltplan einer Rampengeneratorschaltung nach dem Stand der Technik.
  • 3 ist ein Blockdiagramm eines Analog/Digital-Umsetzers nach dem Stand der Technik.
  • 4 ist ein Blockdiagramm einer Rampengeneratorschaltung gemäß einem Aspekt der vorliegenden Erfindung.
  • 5 ist eine Darstellung des Ausgangs der Rampengeneratorschaltung von 4.
  • 6 ist ein Diagramm, das ein Verfahren zum Kalibrieren des Ausgangs eines Rampengenerators mit mehreren Steigungen veranschaulicht, bei welchem sich die Steigungen aufeinander folgender Rampensegmente verdoppeln.
  • 7 ist ein Diagramm, das ein Verfahren zum Kalibrieren des Ausgangs eines Rampengenerators mit mehreren Steigungen veranschaulicht, bei welchem die Steigungen aufeinander folgender Rampensegmente zueinander in einer mathematischen Beziehung stehen.
  • 8 ist ein Flussdiagramm, das eine Kalibrierungsprozedur gemäß einem Aspekt der vorliegenden Erfindung veranschaulicht.
  • 9 ist ein Blockdiagramm einer Steuerungsschaltung für einen Analog/Digital-Umsetzer gemäß einem Aspekt der vorliegenden Erfindung.
  • 10 ist ein Flussdiagramm, das eine Kalibrierungsprozedur gemäß einem weiteren Aspekt der vorliegenden Erfindung veranschaulicht.
  • Fachleute werden erkennen, dass die folgende Beschreibung der vorliegenden Erfindung nur zur Veranschaulichung und keinesfalls zur Beschränkung dient. Weitere Ausführungsformen der Erfindung werden sich Fachleuten leicht offenbaren.
  • Nun auf 4 Bezug nehmend zeigt ein Blockdiagramm eine erläuternde Rampengeneratorschaltung 10 gemäß einem Aspekt der vorliegenden Erfindung. Wie der Rampengenerator nach dem Stand der Technik umfasst auch die Rampengeneratorschaltung 10 einen Differenzverstärker 42 mit einem hohen Verstärkungsfaktor. Ein Netzwerk 44 mit geschaltetem Kondensator an dem Eingang des Verstärkers 42 liefert diskrete Ladungspakete an den Verstärker 42. Der Verstärker weist ein kapazitives Rückkopplungsnetzwerk 46 auf, das so ausgestaltet ist, dass es eine negative Rückkopplung liefert. Die Rückkopplung zwingt den Verstärker 42 dazu, die Ausgangsspannung rampenförmig zu bewegen, um die Eingänge jedes Mal wieder auszugleichen, nachdem ein Ladungspaket geliefert wurde. Die Größe des Rampenschritts ist proportional zu der Eingangsspannung von einer Referenzspannungsquelle, wie etwa einem Widerstands-Spannungsteiler, und der Größe der Eingangskapazität. Die Eingangsspannung und/oder die Größe der Eingangskapazität können programmierbar sein. Die Komponenten sind der Einfachheit halber in 4 einpolig dargestellt. Fachleute werden feststellen, dass differentielle Schaltungen, welche die gleiche Funktion ausführen, im Umfang der vorliegenden Erfindung in Betracht gezogen werden und bei einigen Anwendungen bevorzugt sein können.
  • Die Rampengeneratorschaltung 10 umfasst auch einen Multiplexer 48, der von einer Steuerungsschaltung 50 angesteuert wird. Der Multiplexer 48 liefert mehrere Spannungen an den Eingang des Netzwerks mit geschaltetem Kondensator, um das Rampenausgangssignal hin- und herzuschwenken, um eine Delta-Sigma-modulierte (DSM) Rampenspannung zu erzeugen. Wie in 4 gezeigt ist, werden drei Spannungen Vref–, Vref0 und Vref+ an den Eingängen des Multiplexers 48 bereitgestellt. Die Steuerungsschaltung 50 steuert die Wahleingänge des Multiplexers 48, um eine der drei Spannungen Vref–, Vref0 und Vref+ für das Netzwerk 44 mit geschaltetem Kondensator des Rampengenerators 10 auszuwählen. Bei einigen Ausführungsformen werden zwei Spannungen Vref– und Vref+ an den Eingängen des Multiplexers 48 bereitgestellt.
  • 5 ist eine Darstellung des Ausgangs der Rampengeneratorschaltung von 4. Der ideale Rampenausgang ist bei Bezugszeichen 52 gezeigt und die DSM-Rampenspannung ist bei Bezugszeichen 54 gezeigt. Die in 5 gezeigte DSM-Rampenspannung wird unter Verwendung der zwei Spannungen Vref– und Vref+ erzeugt.
  • Gemäß der vorliegenden Erfindung wird die Rampenspannung kalibriert und dann wird der Rampengenerator in Übereinstimmung mit der Kalibrierinformation betrieben. Das Kalibrierungsprinzip ist in 6 und 7 veranschaulicht. Mit Bezug auf 6 ist zunächst eine erste Rampe gezeigt, die eine Steigung aufweist, die gleich 1x ist, und eine zweite Rampe ist gezeigt, die eine Steigung aufweist, die gleich 2x ist. Eine an den Eingang des ADUs angelegte Kalibrierungsspannung Vcal sollte zu einem ADU-Ausgangszähhlerwert von N führen, wenn die Rampe mit 2x-Steigung verwendet wird, und zu einem Zählerwert von 2N, wenn die Rampe mit 1x-Steigung verwendet wird. Jede Abweichung von den erwarteten N/2N-Zählerwerten stellt eine Nichtlinearität zwischen den zwei Rampen dar.
  • Nun mit Bezug auf 7 kann das Kalibrierungsprinzip verallgemeinert werden, indem eine erste Rampe mit einer Steigung, die gleich 1x ist, und eine zweite Rampe mit einer Steigung, die gleich K1x ist, betrachtet wird.
  • Eine an den Eingang des ADU angelegte Kalibrierungsspannung Vcal sollte zu einem ADU-Ausgangszählerwert von N führen, wenn die Rampe mit der Steigung K1x verwendet wird, und zu einem Zählerwert von K1N, wenn die Rampe mit der Steigung 1x verwendet wird. Jede Abweichung von den erwarteten N/K1N-Zählerwerten stellt eine Nichtlinearität zwischen den zwei Rampen dar.
  • In den beiden Beispielen von 6 und 7 kann jede Abweichung von den erwarteten Resultaten zum Kalibrieren der Rampen verwendet werden. Um dies als einen Aspekt der vorliegenden Erfindung zu veranschaulichen, wird der Fall der Rampe 1x in 6 betrachtet, bei der erwartet wird, dass eine Spannung von 1,2 Volt zu einem ADU-Ausgangszählerwert von 120 führt. Der erwartete Ausgangszählerwert wird in einem Register gespeichert. Der tatsächliche ADU-Ausgangszählerwert wird mit dem erwarteten Zählerwert verglichen, um die Richtung des Fehlers (d. h. plus oder minus) und die Größe des Fehlers (die Anzahl der Zählerwerte, um welche sich der tatsächliche Zählerwert von dem erwarteten Zählerwert unterscheidet) zu beschaffen. Diese Information wird verwendet, um den Rampengenerator zu kalibrieren.
  • Mit Bezug nun auf 8 veranschaulicht ein Flussdiagramm ein Verfahren zum Kalibrieren des Rampengenerators gemäß einem Aspekt der vorliegenden Erfindung. Zunächst werden bei Bezugszeichen 60 der DSM und Spannungsreferenzen DSMi(R,N) so programmiert, dass der Rampengenerator eine Ausgangssteigungsrate R für das Segment N erzeugt. Als Nächstes wird bei Bezugszeichen 62 eine Referenzspannung Vcal an den ADU angelegt. Bei Bezugszeichen 64 wird dann der Ausgang des ADU gemessen, ADU-Ausgang = ADUout,iN,R. Als Nächstes werden bei Bezugszeichen 66 neue DSMi+1(R,N) als eine Funktion von ADUout,iN,R berechnet und der erwartete ADU-Ausgang für DSMi+1(R,N) wird auch berechnet.
  • DSMi+1(R,N) ist eine genauere Schätzung als DSMi(R,N) für die DSM-Einstellungen, die dafür benötigt werden, dass der ADU den gewünschten Ausgangszählerwert erzeugt, wenn Vcal gemessen wird. Es kann wünschenswert sein, diese Prozedur entweder mehrfach (um Rauschen auszumitteln) oder iterativ für sukzessiv genauere Schätzwerte für DSM(R,N) zu wiederholen.
  • Die für die Berechnung zu verwendende genaue Formel hängt von dem für den DSM gewählten Zahlensystem und von der Interpretation der DSM-Ausgänge durch den Referenzgenerationsblock ab, aber sie wird allgemein den neuen DSM-Programmierwert als den vorherigen Wert multipliziert mit dem Verhältnis des erwarteten ADU-Ausgangs zu dem gemessenen ADU-Ausgang berechnen.
  • Die bei Bezugszeichen 62 bis 66 gezeigten Prozeduren können für jedes Rampensegment mehr als einmal ausgeführt werden, wobei eine zweite und nachfolgende Ausführungen entweder dazu verwendet werden, nicht ideale Gegebenheiten bei den Vref+- und Vref–-Werten zu kompensieren, oder um Rauschen auszumitteln. Die bei Bezugszeichen 62 bis 66 gezeigten Prozeduren werden für jedes Rampensegment wiederholt, das kalibriert werden soll.
  • Wie der Fachmann feststellen wird, muss, wenn absolute Genauigkeit von dem ADU gewünscht ist, der Absolutwert von Vcal innerhalb einer akzeptablen Grenze bekannt sein, und Vcal wird normalerweise von einer Bandlückenreferenz abgeleitet, welche auch abgeglichen sein kann.
  • Bei vielen Anwendungen wird der ADU unter irgendeine Art von Verstärkungsfaktor-Steuerungsschleife fallen und es ist akzeptabel, nur über eine grobe Vorstellung von Vcal zu verfügen. Die akzeptablen Grenzen können ziemlich breit sein, so dass eine Bandlückenreferenz nicht notwendig ist. Zudem kann die von den Fehlern bei Vref+ und Vref stammende Variabilität bei den Rampenraten ausreichend klein sein, so dass ein oder mehrere SEGMENTe der Rampe eine Rampenrate aufweisen, welche annehmbar genau ist. In beiden Fällen kann entschieden werden, entweder alle Rampensegmente auf ein einziges gemessenes Segment zu kalibrieren, welches nicht kalibriert wird, sondern nur gemessen wird, und dass der Rampengenerator somit so betrieben werden kann, dass entweder der DSM so programmiert ist, dass er eine ”Mittelpunkt”-Steigung erzeugt, oder dass der DSM ausgeschaltet ist (d. h. mit einer festen Steigung).
  • Nun auf 9 Bezug nehmend zeigt ein Blockdiagramm eine erläuternde Steuerungsschaltung 70, um den ADU gemäß der vorliegenden Erfindung zu kalibrieren. Die Steuerungsschaltung 70 umfasst einen digitalen Steuerungsblock 72, der einen Satz digitaler Steuerungsregister umfasst, die beispielsweise von einer Zustandsmaschine (engl. state machine, SM) gesteuert werden. Die Register in dem digitalen Steuerungsblock 72 speichern den Wert FRAC[N:0], der ein Bruchzahlenwert ist, welcher eine Zielsteigung für das aktuelle ADU-Rampensegment darstellt. Die Register des digitalen Steuerungsblocks 72 speichern auch KNESET, der ein Informationszähler ist, welcher Auskunft darüber gibt, wo auf der Rampenfunktion Knie platziert werden sollen. SEG[A:0] ist ein digitaler Wert von einem Zähler, der darstellt, welches Rampensegment der Rampengenerator erzeugen soll. In Ansprechen auf den SEG[A:0]-Wert erzeugt der digitale Steuerungsblock den entsprechenden FRAC[N:0]-Wert.
  • Ein SM/Zähler 74, der eine Zustandsmaschine (SM) und einen digitalen Zähler umfasst, wird verwendet, um den Zählerwert an den ADU zu liefern. Der Zähler 74 wird durch das Taktsignal getaktet und empfängt den Wert KNESET von dem digitalen Steuerungsblock 72, um dem SM/Zähler mitzuteilen, wo auf der Rampenfunktion die Knie platziert werden sollen. Der SM/Zähler 72 gibt SEG[A:0] an den Steuerungsblock 72 aus. Der SM/Zähler 72 gibt auch SEG[B:0] aus, welcher die gleiche Information wie SEG[A:0] enthält, und kann in Abhängigkeit von der spezifischen Schaltungsimplementierung des Referenzgenerators und der Steuerungsregister die gleichen Bits oder unterschiedliche Bits aufweisen. Der SM/Zähler 72 gibt auch COUNT[C:0] aus, den SM/Zähler-Ausgangswert an den/die ADU-Signalspeicher. Der Zählerabschnitt von SM/Zähler 72 ist oft ein Graycode-Zähler, muss es aber nicht sein.
  • Der DSM 76 wird auch durch das Taktsignal getaktet und empfängt den Wert FRAC[N:0] von dem digitalen Steuerungsblock 72. Der DSM 76 gibt SEL[Y:0] aus, einen Code (mit einem oder mehreren Bits), der dem Referenzblock mitteilt, Referenzwerte an den Rampengenerator auszugeben, welche (+), 0 und (–)-Werte oder (+)- und (–)-Werte darstellen, um den Referenzgenerator 78 anzusteuern. In Abhängigkeit von der Anzahl der Quantisierungsbits in dem DSM, welche dem log2 (Anzahl von Pegeln) und dem gewünschten Niveau an Granularität bei den Rampenraten entspricht, sind auch mehr als drei Pegel möglich.
  • Der Referenzgenerator 78 erzeugt Vint- und Vref-Eingänge an den Rampengenerator 80, um die augenblickliche Rampenrate zu bestimmen. Der Rampengenerator 80 kann eine zeitdiskrete Schaltung sein (z. B. ein Integrierer mit geschaltetem Kondensator), der in diesem Fall mit dem gleichen Takt wie der DSM und der Zähler getaktet wird, oder eine zeitkontinuierliche Schaltung. Der als Rampe bezeichnete Ausgang des Rampengenerators ist ein stetiges Ausgangsrampensignal an den/die ADU-Komparator(en). Fachleute werden erkennen, dass viele Schaltungsimplementierungen dieses Konzepts möglich sind, und dass die beschriebene Implementierung nicht einzigartig ist. Beispielsweise können der digitale Steuerungsblock, der DSM und der SM/Zähler als eine einzige digitale Schaltung implementiert werden. Der Referenzgenerator und der Rampengenerator können auch als eine einzige integrierte Schaltung implementiert werden. Bei derartigen Implementierungen kann der Rampenausgang eine Treppenfunktion sein, wie sie durch die hier beschriebene Implementierung erzeugt wird, oder ein stetiges Signal, wie etwa dasjenige, das von einem stetigen Integrierer oder einem DAU erzeugt wird.
  • Nun auf 10 Bezug nehmend veranschaulicht ein Flussdiagramm ein besonders anschauliches nicht einschränkendes Beispiel einer Kalibrierungsprozedur gemäß einem Aspekt der vorliegenden Erfindung. Bei dem in 10 gezeigten Beispiel umfasst die Rampe, die von dem ADU erzeugt werden soll, i Segmente und wird durch die in 9 gezeigte Steuerungshardware gesteuert.
  • Der Prozess startet bei Bezugszeichen 90. Bei Bezugszeichen 92 wird I = 1 gesetzt. Als Nächstes werden bei Bezugszeichen 94 die KNESET-Register so programmiert, dass der Zähler im Segment i arbeitet. Der Zähler wird die Werte SEGi[A:0] und SEGi[B:0] setzen, um dem Referenzblock und den digitalen Steuerungsregistern anzuzeigen, in welchem Rampensegment der ADU arbeiten soll.
  • Bei Bezugszeichen 96 werden der DSM und die Referenzen für das Segment i programmiert. Bei Bezugszeichen 98 wird FRACi[8:0] auf den Wert FRACi3,0 eingestellt, der den Mittelpunkt des einstellbaren Steigungsbereichs für das Segment i darstellt. Der DSM wird dann SEL[Y:0] so einstellen, dass der Referenzgenerator die Spannungsdifferenz Vint – Vref für den Rampengenerator 80 erzeugt.
  • Als Nächstes wird bei Bezugszeichen 100 eine Kalibrierungsreferenzspannung Vcal, die für den ADU geeignet ist, von dem Referenzgenerator an den ADU gesandt. Vcal ist so gewählt, dass Quantifizierungsfehler/Rauschen, Referenzrauschen/Restwelligkeit etc. und weitere numerische Fehler für das gewünschte Niveau an ADU-Linearität, das erreicht werden soll, ausreichend klein sind. Bei Bezugszeichen 102 wird die ADU-Ausgabe ADUouti gemessen. Diese Größe ist der COUNTi[C:0]-Wert, der von dem Komparator in dem ADU gespeichert wird.
  • Als Nächstes wird bei Bezugszeichen 104 ein neuer FRACi[8:0]-Wert zu FRACi,cal = FRACi,0·ADUouti/ADUouti,0 berechnet, wobei ADUouti,0 der erwartete ADU-Ausgang für das Segment i ist, wenn Vcal gemessen wird. Die genaue Formel kann sich in Abhängigkeit von den Zahlensystemen und der Konstruktion des Referenzblocks und des Rampengenerators ein wenig verändern. Es ist möglich (aber nicht notwendig), die Blöcke derart zu entwerfen, dass diese einfache Formel zutrifft.
  • Als Nächstes wird bei Bezugszeichen 106 ermittelt, ob das aktuelle Rampensegment das letzte Rampensegment ist. Wenn nicht, wird bei Bezugszeichen 108 i inkrementiert und der Prozess kehrt zu Bezugszeichen 94 mit dem neuen i-Wert zurück. Wenn das aktuelle Rampensegment das letzte Rampensegment ist, endet der Prozess bei Bezugszeichen 110.
  • Fachleute werden erkennen, dass es möglich und sogar wahrscheinlich ist, dass nicht alle Rampensegmente berechnet werden müssen. Dennoch wird ein Verfahren zum Kalibrieren aller Einstellungen beschrieben.
  • Es kann sein, dass eine Messung mit einem Durchlauf zur Kalibrierung nicht immer ausreicht. Ein Problem besteht darin, dass der Widerstands-Spannungsteiler oder andere Schaltungen, die zum Erzeugen der Referenzspannungen für den Rampengenerator 80 verwendet werden, nicht ganz genau sind. Ein weiteres Problem besteht in dem großen Quantisierungsrauschen bei großen Schrittgrößen. Noch ein weiteres Problem kann sein, dass Rauschpegel der Schaltung bewirken, dass eine einzelne Messung nicht korrekt ist, und somit zu einem INL bei dem ADU führt.
  • Um die Ungenauigkeit der Spannungsreferenz anzusprechen, kann es nützlich sein, zwei oder mehrere Durchläufe durch die Kalibrierungsmessung vorzunehmen. Ein erster Durchlauf kann dazu verwendet werden, das Vorzeichen des Verstärkungsfaktorfehlers für eine spezielle Einstellung zu ermitteln. Wenn das ungefähre Korrekturverhältnis für den entsprechenden Spannungspunkt bekannt ist, dann kann eine Schätzung für das Einstellsignal durchgeführt werden. Es kann dann ein zweiter Durchlauf durch die Messungsphase vorgenommen werden, wobei die erste Schätzung an das Einstellsignal angelegt wird. Der Verstärkungsfaktor kann erneut gemessen werden und der endgültige Wert des Einstellsignals kann angelegt werden.
  • Um das Quantifizierungsrauschen anzusprechen, kann des Weiteren die Vcal-Spannung in Betracht gezogen werden. Bei der Kalibrierung wurde zuerst angenommen, dass die Kalibrierungsspannung willkürlich gewählt wurde. Wenn jedoch die Kalibrierungsspannung so gewählt wird, dass sie genau N mal der Anzahl von Schritten für das gegenwärtige SEGMENT entspricht, kann der digitale Einstellwert iterativ so eingestellt werden, dass der minimale Einstellwert, der N ergibt, erreicht wird, und ein noch tieferes Absenken des Einstellwerts ergibt N + 1 Schritte. Dieser iterative Ansatz ermöglicht es, dass der Verstärkungsfaktor auf eine willkürliche Genauigkeit eingestellt werden kann (in Abwesenheit von Rauschen), welche nur durch die Quantisierung des DSM begrenzt ist.
  • Obwohl Ausführungsformen und Anwendungen dieser Erfindung gezeigt und beschrieben wurden, werden Fachleute feststellen, dass viel mehr Modifikationen als voranstehend erwähnt möglich sind, ohne von den erfinderischen Konzepten hierin abzuweichen. Zum Beispiel können die Schaltungen so aufgebaut werden, dass sie Größen im Strombereich anstelle im Spannungsbereich messen und damit arbeiten. Daher soll die Erfindung nur durch den Geist der beigefügten Ansprüche beschränkt werden.

Claims (29)

  1. Verfahren zum Betreiben eines Analog/Digital-Umsetzers (ADU) mit Einrampenverfahren, das umfasst, dass: ein Rampengenerator bereitgestellt wird, um mindestens ein Spannungsrampensegment bereitzustellen; eine Delta-Sigma-Modulation an den Spannungsrampengenerator angelegt wird, um eine Delta-Sigma-modulierte Spannungsrampe zu erzeugen; ein digitaler Zähler synchron mit dem Spannungsrampengenerator betrieben wird; die Delta-Sigma-modulierte Spannungsrampe mit einer Eingangsspannung verglichen wird; und ein Zählerwert von dem digitalen Zähler gespeichert wird, wenn die Delta-Sigma-modulierte Spannungsrampe gleich einer Eingangsspannung ist.
  2. Verfahren nach Anspruch 1, wobei die Delta-Sigma-Modulation einen ersten Zustand, in welchem die Steigung der Spannungsrampe ein erster Wert ist, und einen zweiten Zustand umfasst, in welchem die Steigung der Spannungsrampe ein zweiter Wert ist, der niedriger als der erste Wert ist.
  3. Verfahren nach Anspruch 1, wobei die Delta-Sigma-Modulation einen ersten Zustand, in welchem die Steigung der Spannungsrampe von einem Nennwert ausgehend verringert wird, einen zweiten Zustand, in welchem die Steigung der Spannungsrampe von dem Nennwert ausgehend erhöht wird, und einen dritten Zustand umfasst, in welchem die Steigung der Spannungsrampe auf dem Nennwert gehalten wird.
  4. Verfahren nach Anspruch 1, wobei die Delta-Sigma-Modulation mehr als drei Zustände umfasst, in welchen die Steigung der Spannungsrampe von einem Nennwert ausgehend erhöht oder gleich diesem gehalten oder vermindert wird.
  5. Verfahren nach Anspruch 1, wobei der Rampengenerator mehr als ein Spannungsrampensegment bereitstellt.
  6. Verfahren nach Anspruch 5, wobei jedes nachfolgende Rampensegment eine Steigung aufweist, die größer als diejenige des vorangehenden Rampensegments ist.
  7. Verfahren nach Anspruch 5, wobei jedes nachfolgende Rampensegment eine Steigung aufweist, die kleiner als diejenige des vorangehenden Rampensegments ist.
  8. Verfahren zum Kalibrieren eines Rampensegments N für einen Analog/Digital-Umsetzer (ADU) mit Einrampenverfahren, der einen Spannungsrampengenerator mit einem Delta-Sigma-Modulator (DSM) umfasst, wobei das Verfahren umfasst, dass: eine DSM und Spannungsreferenzen DSM(Ri,N) an den Spannungsrampengenerator so angelegt werden, dass eine Ausgangssteigungsrate Ri für das Rampensegment N erzeugt wird; eine Referenzspannung Vcal an den ADU angelegt wird; der Ausgang ADUout,iN,Ri des ADU gemessen wird; und eine neue DSMi+1(R,N) als eine Funktion von ADUout,iN,Ri und einem erwarteten ADU-Ausgang für Vcal berechnet wird.
  9. Verfahren nach Anspruch 8, wobei die Funktion von ADUout,iN,Ri gleich ADUout,iN,Ri multipliziert mit dem Verhältnis des erwarteten ADU-Ausgangs zu dem gemessenen ADU-Ausgang ist.
  10. Verfahren nach Anspruch 8, das mehrfach ausgeführt wird, um Rauschen auszumitteln.
  11. Verfahren nach Anspruch 8, das iterativ ausgeführt wird, um sukzessiv genauere Schätzwerte für DSM(R,N) zu liefern.
  12. Verfahren zum Kalibrieren mehr als eines Rampensegments einer Delta-Sigma-modulierten Spannungsrampe, das umfasst, dass: der Ausgang eines ADUs am Ende eines ersten Rampensegments gemessen wird; der ADU-Ausgang des ADUs am Ende eines zweiten Rampensegments gemessen wird; die DSM für das zweite Rampensegment als eine Funktion des ADU-Ausgangs, der am Ende des ersten Rampensegments gemessen wurde, und des ADU-Ausgangs, der am Ende des zweiten Rampensegments gemessen wurde, und der relativen Steigungsdifferenz zwischen dem ersten und zweiten Segment berechnet wird.
  13. Verfahren zum Betreiben eines Bildsensors mit einer Matrix von Zeilen und Spalten von Pixelsensoren, das umfasst, dass: ein Bild in den Pixelsensoren erfasst wird; Bildspannungssignale von einer Zeile der Pixelsensoren auf Spaltenausgangsleitungen der Matrix platziert werden; für jede Spaltenleitung der Matrix: ein Rampengenerator bereitgestellt wird, um mindestens ein Spannungsrampensegment bereitzustellen; eine Delta-Sigma-Modulation an den Spannungsrampengenerator angelegt wird, um eine Delta-Sigma-modulierte Spannungsrampe zu erzeugen; ein digitaler Zähler synchron mit dem Spannungsrampengenerator betrieben wird; die Delta-Sigma-modulierte Spannungsrampe mit einer Bildspannung auf der Spaltenleitung verglichen wird; und ein Zählerwert in jeder Spalte von dem digitalen Zähler gespeichert wird, wenn die Delta-Sigma-modulierte Spannungsrampe gleich der Bildspannung auf der Spaltenleitung ist.
  14. Verfahren nach Anspruch 13, wobei die Delta-Sigma-Modulation einen ersten Zustand, in welchem die Steigung der Spannungsrampe ein erster Wert ist, und einen zweiten Zustand umfasst, in welchem die Steigung der Spannungsrampe ein zweiter Wert ist, der niedriger als der erste Wert ist.
  15. Verfahren nach Anspruch 13, wobei die Delta-Sigma-Modulation einen ersten Zustand, in welchem die Steigung der Spannungsrampe von einem Nennwert ausgehend verringert wird, einen zweiten Zustand, in welchem die Steigung der Spannungsrampe von dem Nennwert ausgehend erhöht wird, und einen dritten Zustand umfasst, in welchem die Steigung der Spannungsrampe auf dem Nennwert gehalten wird.
  16. Verfahren nach Anspruch 13, wobei die Delta-Sigma-Modulation mehr als drei Zustände umfasst, in welchen die Steigung der Spannungsrampe von einem Nennwert ausgehend verringert wird oder gleich diesem gehalten wird oder von diesem ausgehend erhöht wird.
  17. Verfahren nach Anspruch 13, wobei das Bereitstellen des Rampengenerators mehr als ein Spannungsrampensegment bereitstellt.
  18. Verfahren nach Anspruch 17, wobei die Spannungssteigung jedes nachfolgenden Rampensegments größer als die des vorangehenden Rampensegments ist.
  19. Verfahren nach Anspruch 17, wobei die Spannungssteigung jedes nachfolgenden Rampensegments das Doppelte der Spannungssteigung des vorangehenden Rampensegments ist.
  20. Verfahren nach Anspruch 17, wobei jedes nachfolgende Rampensegment eine Steigung aufweist, die kleiner als diejenige des vorangehenden Rampensegments ist.
  21. Verfahren nach Anspruch 20, wobei die Spannungssteigung jedes nachfolgenden Rampensegments die Hälfte der Spannungssteigung des vorangehenden Rampensegments ist.
  22. Analog/Digital-Umsetzer (ADU) mit Einrampenverfahren, der umfasst: einen Rampengenerator, um mindestens ein Spannungsrampensegment bereitzustellen; einen Delta-Sigma-Modulator, der mit dem Spannungsrampengenerator gekoppelt ist, um eine Delta-Sigma-modulierte Spannungsrampe zu erzeugen; einen digitalen Zähler, der so gekoppelt ist, dass er mit dem Spannungsrampengenerator synchron arbeitet, wobei der digitale Zähler einen Zählerwertausgang aufweist; einen Komparator mit einem ersten Eingang, der mit der Delta-Sigma-modulierten Spannungsrampe gekoppelt ist, und mit einem zweiten Eingang, der mit einer Eingangsspannung gekoppelt ist; und einen mit dem Zählerwertausgang von dem digitalen Zähler gekoppelten Signalspeicher, der so gekoppelt ist, dass er in Ansprechen auf den Ausgang des Komparators auslöst.
  23. ADU nach Anspruch 22, wobei der Delta-Sigma-Modulator einen ersten Zustand, in welchem die Steigung der Spannungsrampe ein erster Wert ist, und einen zweiten Zustand umfasst, in welchem die Steigung der Spannungsrampe ein zweiter Wert ist, der niedriger als der erste Wert ist.
  24. ADU nach Anspruch 22, wobei der Delta-Sigma-Modulator einen ersten Zustand, in welchem die Steigung der Spannungsrampe von einem Nennwert ausgehend verringert wird, einen zweiten Zustand, in welchem die Steigung der Spannungsrampe von dem Nennwert ausgehend erhöht wird, und einen dritten Zustand umfasst, in welchem die Steigung der Spannungsrampe auf dem Nennwert gehalten wird.
  25. ADU nach Anspruch 22, wobei der Delta-Sigma-Modulator mehr als drei Zustände umfasst, in welchen die Steigung der Spannungsrampe von einem Nennwert ausgehend verringert wird oder gleich dem Nennwert gehalten wird oder von diesem ausgehend erhöht wird.
  26. ADU nach Anspruch 22, wobei der Rampengenerator so ausgestaltet ist, dass er mehr als ein Spannungsrampensegment bereitstellt.
  27. ADU nach Anspruch 26, wobei jedes nachfolgende Rampensegment eine Steigung aufweist, die größer als die des vorangehenden Rampensegments ist.
  28. ADU nach Anspruch 26, wobei jedes nachfolgende Rampensegment eine Steigung aufweist, die kleiner als diejenige des vorangehenden Rampensegments ist.
  29. Analog/Digital-Wandler (ADU) mit Einrampenverfahren, der umfasst: einen Rampengenerator, um mindestens ein Spannungsrampensegment bereitzustellen; einen mit dem Spannungsrampengenerator gekoppelten Delta-Sigma-Modulator, um eine Delta-Sigma-modulierte Spannungsrampe zu erzeugen; einen digitalen Zähler, der so gekoppelt ist, dass er synchron mit dem Spannungsrampengenerator arbeitet, wobei der digitale Zähler einen Zählerwertausgang aufweist; mehrere Komparatoren, wobei jeder Komparator einen ersten Eingang, der mit der Delta-Sigma-modulierten Spannungsrampe gekoppelt ist, und einen zweiten Eingang aufweist, der mit einer Eingangsspannung gekoppelt ist; und mehrere Signalspeicher, wobei jeder Signalspeicher einem der Komparatoren zugeordnet ist und mit dem Zählerwertausgang von dem digitalen Zähler gekoppelt ist und so gekoppelt ist, das er in Ansprechen auf den Ausgang des Komparators, welchem er zugeordnet ist, auslöst.
DE102009009486A 2008-02-21 2009-02-19 Delta-Sigma-Modulator für einen Analog/Digital-Umsetzer Expired - Fee Related DE102009009486B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US3049508P 2008-02-21 2008-02-21
US61/030,495 2008-02-21
US12/331,024 US7907079B1 (en) 2008-02-21 2008-12-09 Delta sigma modulator for analog-to-digital converter
US12/331,024 2008-12-09

Publications (2)

Publication Number Publication Date
DE102009009486A1 DE102009009486A1 (de) 2009-10-15
DE102009009486B4 true DE102009009486B4 (de) 2013-06-27

Family

ID=41060787

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009009486A Expired - Fee Related DE102009009486B4 (de) 2008-02-21 2009-02-19 Delta-Sigma-Modulator für einen Analog/Digital-Umsetzer

Country Status (3)

Country Link
US (1) US7907079B1 (de)
JP (1) JP4668324B2 (de)
DE (1) DE102009009486B4 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823427B1 (en) * 2010-06-18 2014-09-02 Foveon, Inc. Unit element ramp generator for analog-to-digital converter
EP2456075A1 (de) * 2010-11-18 2012-05-23 STMicroelectronics (Grenoble 2) SAS Analog/Digital-Rampenumsetzer
US8624769B2 (en) 2011-08-11 2014-01-07 California Institute Of Technology Mixed linear/square-root encoded single slope ramp provides a fast, low noise analog to digital converter with very high linearity for focal plane arrays
JP5475047B2 (ja) * 2012-04-17 2014-04-16 株式会社半導体理工学研究センター Ad変換回路
DE102014100990A1 (de) * 2014-01-28 2015-07-30 Phoenix Contact Gmbh & Co. Kg Elektrischer Wandler
JP6454490B2 (ja) * 2014-07-17 2019-01-16 ルネサスエレクトロニクス株式会社 半導体装置及びランプ信号の制御方法
CN104333352B (zh) * 2014-11-19 2016-12-07 格科微电子(上海)有限公司 斜坡信号发生电路和图像传感器
US9319033B1 (en) * 2015-06-22 2016-04-19 Freescale Semiconductor, Inc. Ramp voltage generator and method for testing an analog-to-digital converter
JP2017046259A (ja) 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
KR102597604B1 (ko) 2016-10-19 2023-11-10 삼성전자주식회사 아날로그-디지털 변환기 및 이를 포함하는 이미지 센서
US10816652B2 (en) * 2018-02-28 2020-10-27 Codaoctopus Group Method of compressing sonar data
US10969273B2 (en) * 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US10718865B2 (en) * 2018-05-14 2020-07-21 Coda Octopus Group Method of compressing beamformed sonar data
CN110944125B (zh) * 2019-11-06 2022-02-22 西安理工大学 一种提高cmos图像传感器对比度的非线性列级adc及方法
CN111263090B (zh) * 2020-03-02 2022-02-22 上海集成电路研发中心有限公司 读出电路结构及其工作时序控制方法
US11955984B2 (en) * 2022-05-31 2024-04-09 Texas Instruments Incorporated Analog-to-digital converter (ADC) having selective comparator offset error tracking and related corrections

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907299A (en) * 1996-10-23 1999-05-25 Sonix Technologies, Inc. Analog-to digital converter with delta-sigma modulator
US7012557B2 (en) * 2004-08-04 2006-03-14 Micron Technology, Inc. Ramp modulation ADC for imagers
US20060139198A1 (en) * 2004-12-28 2006-06-29 Rao Naresh K Data acquisition system for medical imaging

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3349390A (en) 1964-08-31 1967-10-24 Burroughs Corp Nonlinear analog to digital converter
GB1072968A (en) 1966-01-14 1967-06-21 Standard Telephones Cables Ltd Non-linear coder
GB1359990A (en) 1970-12-19 1974-07-17 Marconi Co Ltd Coders
US4338589A (en) 1979-02-13 1982-07-06 Hewlett-Packard Company Autocalibration of compressed A/D converter
US6243034B1 (en) * 1998-10-29 2001-06-05 National Instruments Corporation Integrating analog to digital converter with improved resolution
US6720999B1 (en) 1999-03-31 2004-04-13 Cirrus Logic, Inc. CCD imager analog processor systems and methods
US20020140834A1 (en) 2001-03-30 2002-10-03 Olding Benjamin P. Method and apparatus for companding pixel data in a digital pixel sensor
US6987536B2 (en) 2001-03-30 2006-01-17 Pixim, Inc. Method and apparatus for storing image information for multiple sampling operations in a digital pixel sensor
KR100833177B1 (ko) * 2002-05-14 2008-05-28 삼성전자주식회사 자동적으로 오프 셋을 조정할 수 있는 신호변환회로 및 그방법
KR100736364B1 (ko) * 2005-05-03 2007-07-06 삼성전자주식회사 램프 이득 보정기능을 갖는 이미지 센서 및 램프이득 보정방법
US7471231B2 (en) 2007-04-24 2008-12-30 Forza Silicon Corporation Column parallel readout with a differential sloped A/D converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907299A (en) * 1996-10-23 1999-05-25 Sonix Technologies, Inc. Analog-to digital converter with delta-sigma modulator
US7012557B2 (en) * 2004-08-04 2006-03-14 Micron Technology, Inc. Ramp modulation ADC for imagers
US20060139198A1 (en) * 2004-12-28 2006-06-29 Rao Naresh K Data acquisition system for medical imaging

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HUANG, Jiun-Lang; ONG, Chee-Kian; CHENG, Kwang-Ting: A BIST Scheme for On-Chip ADC and DAC Testing. In: Proceedings of Design, Automation and Test in Europe Conference and Exhibition, Paris, 27.-30.März 2000, S.216-220. - ISBN 0-7695-0537-6 *
HUANG, Jiun-Lang; ONG, Chee-Kian; CHENG, Kwang-Ting: A BIST Scheme for On-Chip ADC and DAC Testing. In: Proceedings of Design, Automation and Test in Europe Conference and Exhibition, Paris, 27.-30.März 2000, S.216-220. – ISBN 0-7695-0537-6

Also Published As

Publication number Publication date
JP2009201113A (ja) 2009-09-03
JP4668324B2 (ja) 2011-04-13
US7907079B1 (en) 2011-03-15
DE102009009486A1 (de) 2009-10-15

Similar Documents

Publication Publication Date Title
DE102009009486B4 (de) Delta-Sigma-Modulator für einen Analog/Digital-Umsetzer
DE102007056732B4 (de) Vorrichtung und Verfahren zur effizienten Analog-zu-Digital-Wandlung
DE112016003065T5 (de) Verstärkungskalibrierung für AD-Wandler mit externer Referenz
DE102012019042B4 (de) Analog-Digital-Wandler
DE102015107885A1 (de) Fehlermessung und Kalibrierung von Analog-Digital-Umsetzern
DE69129891T2 (de) Analog-Digitalwandlerschaltung
DE102008048908A1 (de) Kalibrierung eines Digital-Analog-Wandlers für Mehrbit-Analog-Digital-Wandler
WO2001010030A2 (de) Analog/digital- oder digital/analog-umsetzer
DE102016108796A1 (de) Korrigierte Temperatursensormessung
EP1504531B1 (de) Digital-analog-umsetzer mit integrierter prüfschaltung
DE19837440C2 (de) Analog/Digital-Wandlervorrichtung und Regelvorrichtung für einen Gradientenverstärker
DE102013222146A1 (de) Ladungsmessung
DE102011003736A1 (de) Messsignal-Korrekturvorrichtung und Verfahren zur Korrektur eines Messsignals
DE2615162C2 (de) Schaltungsanordnung zur Linearisierung der Ausgangssignale von Meßfühlern
DE2547725A1 (de) Analog-digital-wandler
DE2912925C2 (de) Verfahren und Anordnung zur schnellen hochauflösenden Analog/Digital-Umsetzung mit selbständiger Korrektur
DE2645013A1 (de) Schaltungsanordnung zur analog-digital- und digital-analog-umsetzung
DE102013220157B4 (de) Signalerzeugungsschaltung
DE3617936C2 (de)
EP1755225A2 (de) Schaltung zum Durchführen einer Analog-Digital-Konvertierung und Analog-Digital-Konvertierungsverfahren
DE102011102554B4 (de) Rampen- oder Sägezahngenerator mit Einheitselementen für einen Analog/Digital-Umsetzer
DE102013220156B4 (de) Testschaltkreis
DE3736785C1 (en) Self-calibrating D/A and A/D converter
DE3222905A1 (de) Zeichen- und/oder liniengenerator fuer eine anzeigevorrichtung sowie verfahren zur erzeugung von zeichen und /oder linien auf einer anzeigevorrichtung
DE4125717C1 (en) Correcting or calibrating characteristic curve of sequentially working A=D converter - addressing correction value stored in ROM for each digital internal state of converter

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130928

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee