DE69122404T2 - A/d oder d/a wandler, a/d und d/a wandlersystem und verfahren zur eichung dieses systems - Google Patents

A/d oder d/a wandler, a/d und d/a wandlersystem und verfahren zur eichung dieses systems

Info

Publication number
DE69122404T2
DE69122404T2 DE69122404T DE69122404T DE69122404T2 DE 69122404 T2 DE69122404 T2 DE 69122404T2 DE 69122404 T DE69122404 T DE 69122404T DE 69122404 T DE69122404 T DE 69122404T DE 69122404 T2 DE69122404 T2 DE 69122404T2
Authority
DE
Germany
Prior art keywords
converter
values
analog
calibration
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69122404T
Other languages
English (en)
Other versions
DE69122404D1 (de
Inventor
Pentti Mannonen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Mobile Phones Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Mobile Phones Ltd filed Critical Nokia Mobile Phones Ltd
Application granted granted Critical
Publication of DE69122404D1 publication Critical patent/DE69122404D1/de
Publication of DE69122404T2 publication Critical patent/DE69122404T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0692Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using a diminished radix representation, e.g. radix 1.95
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1033Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

  • Die Erfindung betrifft Umsetzungssysteme mit A/D- und/oder D/A-Umsetzern sowie Kalibrierverfahren derselben.
  • Digital-Analog(D/A)- und Analog-Digital(A/D)-Umsetzer werden allgemein in der Elektronik, insbesondere bei Computerschnittstellen verwendet, um ein analoges Signal in digitale Form und umgekehrt umzusetzen. Bei schnellen und genauen Umsetzern ist es üblich, ein binäres Gewichtungssystem zu verwenden, bei dem die Basiszahl zwei ist:
  • (1) U = (C + B&sub1;2&supmin;¹ + B&sub2;2&supmin;² + ... + Bn2-n)E,
  • wobei U der Wert eines analogen Signals ist, E eine im Umsetzer verwendete Bezugsspannung ist und B&sub1;, ..., Bn binäre Werte (0, 1) sind, C eine Konstante ist und n die Anzahl der Bits/Gewichtungswerte des Umsetzers ist.
  • Die binären Gewichtungswerte 2-k der Umsetzer werden im allgemeinen durch Gewichtungs- oder Bezugselemente realisiert, die ein sogenanntes Gewichtungsnetzwerk bilden. In der Praxis sind das Gewichtungsnetzwerk und die Gewichtungselemente im allgemeinen durch Widerstände, Kondensatoren und Transistoren realisiert. Die Genauigkeit des Umsetzers hängt damit davon ab, inwieweit die Beziehung zwischen den Werten der Gewichtungselemente die richtige ist. Dies beinhaltet sehr hohe Forderungen an die Herstelltechnik für die Umsetzer, und in vielen Fällen müssen Umsetzer nach der Herstellung abgestimmt werden. Ferner beträgt die Genauigkeitsgrenze von Umsetzern im allgemeinen ungefähr 12 Bits, da sich die Werte der Gewichtungselemente zeitlich ändern (driften). Umsetzer mit einer größeren Genauigkeit als einer solchen müssen während des Gebrauchs von Zeit zu Zeit kalibriert oder abgestimmt werden.
  • Umsetzer müssen im allgemeinen dadurch kalibriert werden, daß die Werte der Gewichtungselemente und die Bezugsspannungen eingestellt werden.
  • Außerdem führt, wenn große Geschwindigkeit und Genauigkeit zu erzielen sind, die Zeit, die der Umsetzer zum Einschwingen auf die erforderliche Genauigkeit benötigt, zu Problemen. Aus diesem Grund sind die meisten genauen herkömmlichen Umsetzer im allgemeinen auch langsam.
  • Der Erfindung liegt die Aufgabe zugrunde, einen neuartigen A/D- oder D/A-Umsetzer zu schaffen, der genauer ist, einfacher zu kalibrieren ist und im Hinblick auf die Herstelltechnik weniger anspruchsvoll ist als bisher.
  • Dies wird durch die Systeme und Verfahren erzielt, wie sie in den beigefügten Ansprüchen definiert sind.
  • Die Erfindung beruht auf der Entdeckung der Anmelderin, daß dann, wenn im Umsetzer ein Zahlensystem mit einer Basiszahl kleiner als zwei anstelle des binären Systems verwendet wird, der erhaltene Umsetzer einen Zahlenbereich umfaßt, bei dem dieselbe Zahl durch andere Bitkombinationen erzeugt wird. Demgemäß kann für die Gewichtungen eine Abweichung zugelassen werden, ohne daß die Gefahr von Zwischenräumen besteht, die im Zahlenbereich des Umsetzers verbleiben. Der tatsächliche, genaue Wert der Gewichtung kann durch Berechnung oder programmäßig mit einem bestimmten Selbstkalibrierungsablauf bestimmt werden, und jedes Umsetzungsergebnis kann auf Grundlage dieser aktuellen Gewichtungen korrigiert werden. Zum Beispiel bewirken der Versatz und Störsignale der Komparatoren eines gewichtenden A/D-Umsetzers keinen Fehler bei der Umsetzung, da derselbe Spannungswert an den Schwellenwertpunkten der Komparatoren gemäß der Erfindung durch zwei verschiedene Bitfolgen im Zahlensystem repräsentiert werden kann. Bei einem normalen binären System ruft eine Ungenauigkeit der Gewichtungen eine Lücke im Zahlenbereich des Umsetzers hervor und der durch die Lücke hervorgerufene Fehler kann unmöglich korrigiert werden.
  • Mittels der Erfindung können die Gewichtungswerte und andere Parameter des Umsetzers, wie die Werte von Widerständen und Kondensatoren, der Komparatorversatz, die Verstärkung, die Anstiegszeit usw. relativ stark innerhalb bestimmter Grenzen abweichen. Der Aufbau des Umsetzers ist einfach, er erfordert von der Herstelltechnik keine größere Genauigkeit, was seinerseits die Kosten verringert.
  • Die Geschwindigkeit des A/D-Umsetzers kann erhöht werden, da die Abtastfrequenz konstant ist und demgemäß der Verstärker vor der Umsetzung nicht seinen Endzustand erreichen muß, da Abklingzeitfehler durch Kalibrierung kompensiert werden.
  • Umsetzer können zu gewünschten Zeitpunkten durch Software kalibriert werden (die Gewichtungswerte können gemessen werden). Anschließende Fehler, wie sie bei Umsetzungsvorgängen auftreten, werden nur durch Störsignale und Wechselwirkungen hervorgerufen. Die Bitanzahl des Umsetzers kann bis zur Störsignalgrenze erhöht werden. Unter Verwendung bestimmter Verfahren können bei der Kalibrierung Werte unter der Störsignalgrenze erhalten werden.
  • Die Erfindung wird nun unter Bezugnahme auf die beigefügte Figur detaillierter beschrieben, die ein Blockdiagramm eines A/D- und D/A-Umsetzersystems gemäß der Erfindung zeigt.
  • Bei erfindungsgemäßen Umsetzern erfüllt die Eingangsspannung U des A/D-Umsetzers oder die Ausgangsspannung des D/A-Umsetzers die folgende Gleichung:
  • (2) U = (B&sub1;x&sub1; - B&sub2;x&sub2; + ... + Bnxn + C) E,
  • wobei x&sub1;, ..., Xn die Gewichtungswerte der Umsetzer sind, B&sub1;, ..., Bn Bits mit dem Wert 0 oder 1 sind und C eine Konstante ist, die die Versatzwerte des Umsetzers enthält.
  • Damit der Zahlenbereich des Umsetzers durchgehend kontinuierlich ist, muß die folgende Bedingung für die Gewichtungswerte xk des Umsetzers gelten:
  • Die Gleichung (4) erstellt die Bedingung, daß die Summe der Gewichtungswerte, die jedem Gewichtungswert vorangehen, größer als dieser spezielle Gewichtungswert sein muß:
  • (4) Xp = [1 / [2 - Δp)] Xp-1; Δp ≥ )
  • Gemäß der Erfindung wird diese Bedingung dadurch erfüllt, daß anstelle des binären Zahlensystems mit der Basiszahl zwei ein anderes Zahlensystem verwendet wird, bei dem die Basiszahl kleiner als zwei ist, wodurch für die Gleichung (2) das folgende gilt:
  • (5) U = [C + B&sub1;(2 - Δ)&supmin;¹ + B&sub2;(2 - Δ)-2 ... + Bn(2 - Δ)n] E
  • wobei (2 - Δ) die Basiszahl des Zahlensystems ist, wobei Δ vorzugsweise im Bereich von 0,01 bis 0,1 liegt. Die Basiszahl des Zahlensystems liegt demgemäß im Bereich von 1,90 bis 1,99. Ab hier wird das Zahlensystem gemäß der Erfindung als (2 - Δ)-System bezeichnet. Die Zahl Δ kann auch in ein und demselben Umsetzer von einem Gewichtungswert zum anderen leicht variieren.
  • Die Figur zeigt ein Blockdiagramm eines speziellen erfindungsgemäßen Umsetzersystems. Das System umfaßt einen Analog-Digital-Umsetzer 1 (ADC) unter Verwendung eines (2 - Δ&sub1;)-Systems. Das System enthält ferner einen D/A-Umsetzer 2 (DAC) unter Verwendung eines (2 - Δ&sub2;)-Systems. Die Zahlen Δ&sub1; und Δ&sub2; sind voneinander verschieden, wodurch die Basiszahlen der Zahlensysteme der Umsetzer 1 und 2 voneinander verschieden sind, da eine Kalibrierung durch ein später beschriebenes Verfahren 3 nicht ausgeführt werden könnte, wenn die Basiszahlen gleich wären. Die Basiszahl (2- Δ&sub1;) des Umsetzers 1 und die Basiszahl (2 - Δ&sub2;) des Umsetzers 2 können sich innerhalb des jeweiligen Umsetzers von einem Gewichtungswert zu einem anderen innerhalb eines vorgegebenen Toleranzbereichs unterscheiden, jedoch müssen die Mittelwerte der Basiszahlen der zwei Umsetzer voneinander verschieden sein.
  • Die Umsetzer 1 und 2 sind mit einer Steuereinheit 3, vorzugsweise einem Computer, verbunden, der sie über Datenbusse 5 und 6 und einen gemeinsamen Steuerbus 7 steuert. Beim bevorzugten Ausführungsbeispiel der Erfindung gehören über den Datenbus 5 zu übertragende Daten zum Zahlensystem (2 - Δ&sub1;), und über den Datenbus 6 zu übertragende Daten gehören zum Zahlensystem (2 - Δ&sub2;) Die Steuereinheit 3 ist auch über einen Steuerbus 9 und einen Binärdatenbus 8 mit externen Systemen verbunden.
  • Ein Analogeingang 12 des A/D-Umsetzers 1 ist über einen Umschalter S1 mit einer analogen Eingangsspannung UIN, einer Bezugsspannung E, die dem größten Wert des Zahlenbereichs des Umsetzers entspricht, einem anderen Bezugswert (z. B. 0 V), der dem Wert null des Zahlenbereichs des Umsetzers entspricht, dem Ausgang eines Spannungsgenerators 4 oder einem Analogausgang 13 des D/A-Umsetzers 2 verbindbar. Der Analogausgang 13 des D/A-Umsetzers 2 ist über einen Umschalter S2 mit einem Analogausgang UOUT des Umsetzersystems oder dem Analogeingang 12 des A/D-Umsetzers 1 verbindbar. Die Steuereinheit 3 steuert den Betrieb der Umschalter S1 und S2 sowie des Spannungsgenerators 4, wie es durch gestrichelte Linien 10 und 11 veranschaulicht ist.
  • Das erfindungsgemäße Umsetzersystem kalibriert sich selbst mittels Software. Bei normalem Gebrauch ist der Analogemgang des A/D-Umsetzers 1 mit dem Analogeingang UIN des Systems verbunden, und entsprechend ist der Analogausgang 13 des D/A-Umsetzers 2 mit dem Analogausgang UOUT des Systems verbunden. Der A/D-Umsetzer 1 führt eine Analog-Digital-Umsetzung aus und gibt die digitalen Zahlen im (2 - Δ&sub1;)-System über den Datenbus 5 an die Steuereinheit 3, die die Umsetzungsergebnisse mittels Kalibrierparametern korrigiert, die entsprechend einem vorgegebenen Kalibriervorgang berechnet wurden, und sie setzt die korrigierten Ergebnisse in das Binärsystem um. Entsprechend korrigiert die Steuereinheit 3 Steuerwörter an den D/A-Umsetzer 2 mittels Kalibrierparametern, die für diesen Umsetzer berechnet wurden, und sie hefert die Steuerwörter über den Datenbus 6 an den Umsetzer 2. Anders gesagt, werden durch die Erfindung ungenaue Gewichtungswerte der Umsetzer 1 und 2 genau erfahrbar, und jedes Umsetzungsergebnis vom A/D-Umsetzer 1 wird automatisch korrigiert und demgemäß wird jedes Steuerwort an den D/A- Umsetzer 2 auf solche Weise korrigiert, daß die als Ergebnis der Umsetzung erhaltene Analogspannung völlig korrekt ist.
  • Alternativ kann die Steuereinheit 3 einen Suchtabellenspeicher enthalten, in dem im Kalibrierstadium ein korrigierter Wert abgespeichert wurde, der dem vom A/D-Umsetzer 1 gelieferten Bitmuster entspricht. Entsprechend kann die Steuereinheit 3 eine andere Suchtabelle enthalten, in der ein korrigiertes Steuerwort, wie es dem D/A-Umsetzer 2 zuzuführen ist, für jedes für den Umsetzer 2 vorgesehene Steuerwort eingespeichert ist. Diese Suchtabellen können auch Umsetzungen in das binäre System und umgekehrt ausführen. Die Funktionen der Steuereinheit 3 können auch teilweise oder ganz in die Umsetzer 1 und 2 integriert sein.
  • Im Folgenden wird die Kalibrierung des A/D-Umsetzers 1 beschrieben. Die Eingangsspannung UIN des Umsetzers wird aus der folgenden Gleichung erhalten:
  • C&sub1; ist eine die Versatzspannungen des Umsetzers 1 enthaltende Konstante. Der A/D-Umsetzer 1 kann mittels der Bezugsspannungen E und 0 V sowie des Spannungsgenerators 4 und des D/A-Umsetzers 2 auf verschiedene Weisen kalibriert werden.
  • 1. Kalibrierung durch die Bezucissrannungen 0 V und E
  • Wenn der A/D-Umsetzer 1 ein zyklischer 1-Bit-Umsetzer ist, kann er dadurch kalibriert werden, daß der Eingang 13 abwechselnd mit den Bezugsspannungen 0 V und E verbunden wird, und so kann die folgende Gleichungsgruppe aus der Gleichung (6) erhalten werden:
  • mit Xk = Xk. Aus den Gleichungen (7) und (8) ergeben sich die als Kalibrierparameter verwendeten Werte C1 und Xk. Wenn die Gewichtungswerte xk des Umsetzers 1 genau bekannt sind, kann die Eingangsspannung UIN mittels der Gleichung (6) aus vom Umsetzers 1 gelieferten Bits berechnet werden.
  • 2. Kalibrierung durch den Srannungsgenerator 4
  • Die Grundidee dieses Kalibrierverfahrens ist es, daß die Gewichtungswerte Xk des A/D-Umsetzers 1 unter Verwendung des Kalibriergenerators 4 gemessen werden können, der eine Ausgangsspannung Uf aufweist, die sich zeitlich gemäß einer bekannten Funktion ändert, die ebenfalls gemessen werden kann. Allgemein ist die Funktion Uf die folgende:
  • (9) Uf = Ef(n, α),
  • mit n = 0, 1, 2, ..., max; α = ein Parametervektor = (α&sub1;, α&sub2;, ..., αp). In der Praxis kann die Funktion Uf z. B. die folgende sein:
  • (10) Uf = E (1 - α&sub1;n + α&sub2;n² + α&sub3;n³).
  • Durch Verbinden des Eingangs des Umsetzers 1 abwechselnd mit der Bezugsspannung 0 V und dem Kalibriergenerator 4 und durch Einspeichern der Meßergebnisse wird die folgende Gleichungsgruppe erhalten:
  • mit n = 0, 1, ..., max; Dk = {0, 1}; Bk = {0, 1}.
  • Aus dieser Gleichungsgruppe kann eine Lösung für C, X und α erhalten werden. Die Anzahl (max) der Eingangsspannungen muß größer als die Anzahl n&sub1; der Gewichtungswerte xk sein. Keines der Bits vom Ausgang des Umsetzers 1 soll während der Kalibrierung unverändert bleiben, was durch eine große Anzahl von Eingangsspannungen gewährleistet wird. Außerdem können Störsignale mittels einer großen Anzahl von Gleichungen teilweise kompensiert werden.
  • 3. Kalibrierung durch den D/A-Umsetzer 2
  • Bei diesem Verfahren wird der D/A-Umsetzer 2 anstelle des Kalibriergenerators 4 verwendet. Die Ausgangsspannung UDUT des D/A-Umsetzers 2 wird auf die folgende Weise erhalten:
  • mit Dk = Steuerbit des Umsetzers 2 = 1 oder 0; Yk = Gewichtungswert des Umsetzers 2 = [1 / (2 - Δk)] Yk-1; C&sub2; = konstant.
  • Der Eingang des A/D-Umsetzers 1 wird als erstes mit den Bezugsspannungen E und 0 V und dann mit dem Ausgang 13 des D/A-Umsetzers 2 verbunden. Die Steuereinheit 3 liefert mehrere Zahlen an den Umsetzer 2, die durch diesen einer D/A- Umsetzung unterzogen werden, und dann einer A/A-Umsetzung durch den Umsetzer 1 unterzogen werden. Die erhaltenen Meßergebnisse werden abgespeichert. Die an den Umsetzer 2 zu gebenden Zahlen können vorbestimmt oder alternativ zufällig erzeugt werden. Durch Messung wird die folgende Gleichungsgruppe erhalten:
  • mit J = 3, 4, 5, ..., max. Aus der Gleichungsgruppe ergeben sich C1, C2, Yk und xk mittels der Meßergebnisse als Lösung. Der D/A-Umsetzer 2 kann auch gesondert über den A/D-Umsetzer 1 kalibriert werden, wenn der Umsetzer 1 zunächst durch das Verfahren 1 oder 2 kalibriert wurde. Wenn die Gewichtungswerte Yk des D/A-Umsetzers 2 genau bekannt sind, können Steuerbits Dk vom Umsetzer 2, die einer vorbestimmten Ausgangsspannung UOUT entsprechen, in der Steuereinheit 3 aus der Gleichung (13) berechnet werden.
  • Jede von den Umsetzern 1 und 2 auszuführende Umsetzung erfordert es demgemäß, daß die Steuereinheit 3 eine Berechnung entsprechend der Gleichung (6) oder (13) ausführt. Die Belastung der Steuereinheit 3 (z. B. eines Computers) kann dadurch verringert werden, daß die Umsetzer 1 und 2 mit einem Korrekturspeicher und einer Berechnungsschaltung versehen werden, die die fraglichen Gleichungen löst. Die Steuereinheit 3 führt dabei immernoch die Kalibrierung aus, jedoch speichert sie die berechneten Kalibrierparameter in die Korrekturspeicher der Umsetzer ein.
  • Alternativ können Differenzen zwischen den angenommenen und tatsächlichen Gewichtungswerten des Umsetzers durch Kalibrierung bestimmt werden, und diese Differenzen werden als Kalibrierparameter verwendet, wenn die Umsetzungsergebnisse korrigiert werden.
  • Da die Kalibrierverfahren 2 und 3 berechnungsmäßig sehr umfangreich sind, sind es grundsätzliche Kalibriervorgänge, die relativ selten ausgeführt werden. Da die Beziehungen zwischen den Komponentenwerten der Umsetzer sich zeitlich relativ langsam ändern, können schnellere Versätze, wie sie z. B. durch Driftvorgänge oder Temperaturänderung hervorgerufen werden und eine ähnliche Auswirkung auf alle Gewichtungswerte des Umsetzers haben, häufiger mit schnellen (ungefähr 1000 mal schneller) und berechnungsmäßig einfachen Zwischenkalibrierverfahren kalibriert werden.
  • Bei einem Zwischenkalibriersystem wird der Analogeingang 12 des A/D-Umsetzers 1 aufeinanderfolgend mit den oben angegebenen Bezugsspannungen E und 0 V verbunden. Wenn die für die Gewichtungswerte erforderliche Versatzkorrektur mit dem Kalibrierparameter Z bezeichnet wird, wird auf Grundlage der Messungen die folgende Gleichungsgruppe erhalten:
  • Hierbei sind die Werte Xk dieselben wie die zuvor kalibrierten Werte. Aus den Gleichungen werden Lösungen für C1 und Z erhalten. Danach werden die Werte Xk mit dem zusätzlichen Parameter Z korrigiert, nun auf die folgende Weise berechnet: Xk = ZXk.
  • Danach kann der D/A-Umsetzer 2 einer entsprechend schnellen Kalibrierung dadurch unterzogen werden, daß er so angesteuert wird, daß er an seinem Ausgang 13 abwechselnd eine niedrige (Dk = 0) und eine hohe Spannung erzeugt, und die Spannungen durch den A/D-Umsetzer 1 gemessen werden.
  • Die obigen Gleichungen gelten für Fälle, in denen Nichtlinearitäten der Schaltungen vernachlässigt werden können. Wenn Nichtlinearitäten zu berücksichtigen sind, werden die Gleichungen und die Berechnung etwas komplizierter, ohne daß jedoch von der Grundidee der Erfindung abgewichen wird.
  • Die beigefügte Figur und die mit ihr in Beziehung stehende Beschreibung sollen nur zum Veranschaulichen der Erfindung dienen. Hinsichtlich ihrer Einzelheiten können der Umsetzer, das Umsetzersystem und die Kalibrierverfahren gemäß der Erfindung entsprechend den beigefügten Ansprüchen variieren.

Claims (14)

1. Umsetzungssystem mit:
- einem Analog-Digital-Umsetzer (1) zum Erzeugen eines Umsetzergebnisses, bei dem die Basiszahl des im Umsetzer (1) verwendeten Zahlensystems kleiner als zwei ist; und
- einer Korrektureinrichtung (3) zuni Korrigieren des Umsetzungsergebnisses mittels Kalibrierparametern, die gemäß einem vorbestimmten Selbstkalibrierungsablauf berechnet werden.
2. Umsetzungssystem nach Anspruch 1, bei dem die Korrektureinrichtung das Umsetzungsergebnis in das binäre System umsetzt.
3. Umsetzungssystem mit:
- einem Eingang zum Erhalten eines Steuerworts;
- einem Digital-Analog-Umsetzer (2), bei dem die Basiszahl des in ihm verwendeten Zahlensystems kleiner als zwei ist; und
- einer Korrektureinrichtung zum Korrigieren des Steuerworts mittels Kalibrierparametern, die abhängig von einem vorbestimmten Kalibrierablauf berechnet wurden, und zum Liefern des korrigierten Steuerworts an den Umsetzer (2) für den Umsetzvorgang.
4. Umsetzungssystem nach einem der vorstehenden Ansprüche, bei dem die Basiszahl 2 - Δ ist, wobei Δ im Bereich von 0,01 bis 0,1 liegt.
5. Umsetzungssystem nach einem der vorstehenden Ansprüche, bei dem die Basiszahlen 2 - Δ der verschiedenen Gewichtungselemente des Umsetzers (1, 2) voneinander verschiedene Werte aufweisen.
6. Umsetzungssystem nach einem der vorstehenden Ansprüche, bei dem die Korrektureinrichtung in einem Computer (3) enthalten ist, der mit der digitalen Seite des Umsetzers verbunden ist.
7. Umsetzungssystem nach einem der vorstehenden Ansprüche, bei dem der Umsetzer ein solcher vom Pipeline-Typ ist.
8. Umsetzungssystem mit einem Analog-Digital-Umsetzer (1) und einem Digital-Analog-Umsetzer (2), wobei eine erste Basiszahl eines im Analog-Digital-Umsetzer verwendeten Zahlensystems kleiner als zwei ist und eine zweite, im Digital- Analog-Umsetzer verwendete Basiszahl kleiner als zwei ist, und wobei die erste Basiszahl nicht mit der zweiten Basiszahl übereinstimmt.
9. Umsetzungssystem nach Anspruch 8, bei dem die erste Basiszahl innerhalb eines ersten Toleranzbereichs variieren kann und die zweite Basiszahl innerhalb eines zweiten Toleranzbereichs auf solche Weise variieren kann, daß die Mittelwerte der Basiszahlen der Umsetzer (1, 2) verschieden sind.
10. Verfahren zum Kalibrieren eines Analog-Digital-Umsetzers, bei dem die Basiszahl des in ihm verwendeten Zahlensystem kleiner als zwei ist, wobei das Verfahren folgendes umfaßt:
- Verbinden eines Analogeingangs (12) des Umsetzers (1) abwechselnd mit einer Bezugsspannung (0 V), die dem Wert null des Zahlenbereichs des Umsetzers entspricht und einer Bezugsspannung (E), die dem größten Wert des Zahlenbereichs entspricht;
- Abspeichern der erhaltenen Umsetzungsergebnisse und
- Berechnen der tatsächlichen Werte oder Kalibrierwerte der Gewichtungswerte des Umsetzers auf Grundlage der bekannten Bezugsspannungswerte und der ihnen entsprechenden abgespeicherten Umsetzungsergebnisse.
11. Verfahren zum Kalibrieren eines Analog-Digital-Umset zers, bei dem die Basiszahl des in ihm verwendeten Zahlensystems kleiner als zwei ist, wobei das Verfahren folgendes umfaßt:
- Verbinden eines Analogeingangs des Umsetzers (1) mit einer Spannungsquelle (4), die eine Spannung liefert, die sich ge mäß einer bekannten Funktion zeitlich ändert und die den Zahlenbereich des Umsetzers überdeckt, und mit einer Bezugsspannung (0 V), die dem Wert null des Zahlenbereichs des Umsetzers (1) entspricht;
- Abspeichern der erhaltenen Umsetzungsergebnisse und
- Berechnen der tatsächlichen Werte oder der Kalibrierwerte der Gewichtungswerte des Umsetzers auf Grundlage der bekannten Spannungsfunktion, der Bezugsspannung und der ihnen entsprechenden abgespeicherten Umsetzungsergebnisse.
12. Verfahren nach einem der Ansprüche 10 oder 11, das Unterschiede zwischen den angenommenen und tatsächlichen Werten der Gewichtungswerte des Umsetzers berechnet, wobei die Differenzen bei der Korrektur der Umsetzungsergebnisse als Kalibrierparameter verwendet werden.
13. Verfahren zum Kalibrieren eines Umsetzersystem mit einem A/D-Umsetzer (1) und einem D/A-Umsetzer (2) mit analogen Seiten (12, 13), die zur Kalibrierung zumindest des D/A-Umsetzers miteinander verbindbar sind, wobei die Basiszahlen der in den Umsetzern (1, 2) verwendeten Zahlensysteme voneinander verschieden und kleiner als zwei sind, wobei das Verfahren folgendes umfaßt:
- Verbinden des Analogeingangs (12) des A/D-Umsetzers (1) abwechselnd mit einer Bezugsspannung (0 V), die dem Wert des Zahlenbereichs des Umsetzers entspricht, mit einer Bezugsspannung (E), die dem größten Wert des Zahlenbereichs entspricht, und dem Analogausgang (13) des D/A-Umsetzers (2);
- Anlegen digitaler Steuerwerte an den D/A-Umsetzer, wenn dieser mit dem A/D-Umsetzer verbunden ist;
- Abspeichern der erhaltenen Umsetzungsergebnisse und
- Berechnen der tatsächlichen Werte oder der Kalibrierwerte der Gewichtungswerte des A/D- und des D/A-Umsetzers, wenn beide Umsetzer nicht kalibriert sind, oder Berechnen der tatsächlichen Werte oder der Kalibrierwerte der Gewichtungs werte nur des D/A-Umsetzers, wenn der A/D-Umsetzer vorab kalibriert wurde, auf Grundlage der bekannten Bezugsspannungswerte, der abgespeicherten Umsetzungsergebnisse und der Steuerwerte des D/A-Umsetzers.
14. Verfahren nach Anspruch 13, bei dem die Steuerwerte des D/A-Umsetzers (2) vorbestimmte Steuerwerte sind, oder sie zufällig erzeugt werden.
DE69122404T 1990-07-02 1991-07-02 A/d oder d/a wandler, a/d und d/a wandlersystem und verfahren zur eichung dieses systems Expired - Fee Related DE69122404T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI903334A FI86120C (fi) 1990-07-02 1990-07-02 A/d- eller d/a-omvandlare, a/d- eller d/a-omvandlarsystem samt kalibreringsfoerfarande foer dessa.
PCT/FI1991/000209 WO1992000630A1 (en) 1990-07-02 1991-07-02 A/d or d/a converter, a/d and d/a converter system and a calibration method thereof

Publications (2)

Publication Number Publication Date
DE69122404D1 DE69122404D1 (de) 1996-10-31
DE69122404T2 true DE69122404T2 (de) 1997-02-20

Family

ID=8530734

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69122404T Expired - Fee Related DE69122404T2 (de) 1990-07-02 1991-07-02 A/d oder d/a wandler, a/d und d/a wandlersystem und verfahren zur eichung dieses systems

Country Status (6)

Country Link
US (1) US5331321A (de)
EP (1) EP0553090B1 (de)
AU (1) AU8182891A (de)
DE (1) DE69122404T2 (de)
FI (1) FI86120C (de)
WO (1) WO1992000630A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10314189A1 (de) * 2003-03-28 2004-10-21 Infineon Technologies Ag Verfahren und Vorrichtung zur Kalibrierung eines gewichteten Netzwerks

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI86120C (fi) * 1990-07-02 1992-07-10 Nokia Mobile Phones Ltd A/d- eller d/a-omvandlare, a/d- eller d/a-omvandlarsystem samt kalibreringsfoerfarande foer dessa.
KR100261057B1 (ko) * 1991-08-15 2000-07-01 윌리엄 비. 켐플러 정확도 부스트래핑
US5596322A (en) * 1994-10-26 1997-01-21 Lucent Technologies Inc. Reducing the number of trim links needed on multi-channel analog integrated circuits
US5644308A (en) * 1995-01-17 1997-07-01 Crystal Semiconductor Corporation Algorithmic analog-to-digital converter having redundancy and digital calibration
JPH08298462A (ja) * 1995-04-27 1996-11-12 Nec Corp 半導体装置
FI98020C (fi) * 1995-06-06 1997-03-25 Nokia Mobile Phones Ltd Digitaalisen signaalin modulointimenetelmä ja modulaattori
FI101027B (fi) * 1996-01-05 1998-03-31 Nokia Mobile Phones Ltd Multipleksoitu signaalimuunnos
US5861828A (en) * 1997-10-14 1999-01-19 National Semiconductor Corporation Apparatus and method for monotonic digital calibration of a pipeline analog-to-digital converter
GB2330707B (en) 1997-10-23 2001-10-24 Nokia Mobile Phones Ltd Digital to analogue converter
FI105428B (fi) 1998-05-13 2000-08-15 Nokia Mobile Phones Ltd Menetelmä rinnakkais-A/D-muunnoksen virheen korjaamiseksi, korjain ja rinnakkais-A/D-muunnin
FI120124B (fi) 1998-05-29 2009-06-30 Nokia Corp Menetelmä ja piiri signaalin näytteistämiseksi suurella näytteistystaajuudella
US6351228B1 (en) * 1999-02-03 2002-02-26 Hitachi Electronics Engineering Co., Ltd. Digital calibration method and apparatus for A/D or D/A converters
SE516799C2 (sv) 2000-04-25 2002-03-05 Ericsson Telefon Ab L M Ett förfarande och en anordning för kalibrering av A/D- omvandlare
TWI259662B (en) * 2005-05-18 2006-08-01 Ite Tech Inc Signal converting apparatus for integrated analog-to-digital converter and digital-to-analog converter and integrator unit thereof
WO2007041378A1 (en) * 2005-09-30 2007-04-12 Cirrus Logic, Inc. Calibration of a redundant number system successive approximation analog-to-digital converter
US7994952B2 (en) * 2007-07-20 2011-08-09 Japan Science And Technology Agency Converter, conversion method, program, and recording medium
JP2012165298A (ja) * 2011-02-09 2012-08-30 Tokai Rika Co Ltd 信号処理回路
WO2014031496A1 (en) * 2012-08-21 2014-02-27 Missing Link Electronics, Inc. Configurable mixed-signal systems
CN104682960B (zh) * 2013-11-27 2017-08-08 展讯通信(上海)有限公司 转换电路及通信设备
CN107196656B (zh) * 2016-03-15 2020-11-06 联发科技(新加坡)私人有限公司 一种信号校准电路及信号校准方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3216001A (en) * 1960-10-13 1965-11-02 Beckman Instruments Inc Analog-to-digital converter
DE2735401A1 (de) * 1977-08-05 1979-02-15 Siemens Ag Schaltungsanordnung zur umsetzung von analog-signalen in digital-signale und umgekehrt von digital-signalen in analog-signale
US4336526A (en) * 1978-08-04 1982-06-22 Intersil, Inc. Successive approximation analog-to-digital converter using non-binary series
US4903023A (en) * 1985-11-06 1990-02-20 Westinghouse Electric Corp. Subranging analog-to-digital converter with digital error correction
US4962380A (en) * 1989-09-21 1990-10-09 Tektronix, Inc. Method and apparatus for calibrating an interleaved digitizer
FI86120C (fi) * 1990-07-02 1992-07-10 Nokia Mobile Phones Ltd A/d- eller d/a-omvandlare, a/d- eller d/a-omvandlarsystem samt kalibreringsfoerfarande foer dessa.
US5164726A (en) * 1991-06-12 1992-11-17 Eastman Kodak Company Self calibrating dual range a/d converter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10314189A1 (de) * 2003-03-28 2004-10-21 Infineon Technologies Ag Verfahren und Vorrichtung zur Kalibrierung eines gewichteten Netzwerks
DE10314189B4 (de) * 2003-03-28 2006-05-11 Infineon Technologies Ag Verfahren und Vorrichtung zur Kalibrierung eines gewichteten Netzwerks
US7046178B2 (en) 2003-03-28 2006-05-16 Infineon Technologies Ag Method and device for the calibration of a weighted network

Also Published As

Publication number Publication date
US5331321A (en) 1994-07-19
FI86120B (fi) 1992-03-31
WO1992000630A1 (en) 1992-01-09
FI903334A0 (fi) 1990-07-02
DE69122404D1 (de) 1996-10-31
FI903334A (fi) 1992-01-03
EP0553090A1 (de) 1993-08-04
AU8182891A (en) 1992-01-23
FI86120C (fi) 1992-07-10
EP0553090B1 (de) 1996-09-25

Similar Documents

Publication Publication Date Title
DE69122404T2 (de) A/d oder d/a wandler, a/d und d/a wandlersystem und verfahren zur eichung dieses systems
EP1568138B1 (de) A/d-wandler mit minimiertem umschaltfehler
DE68917437T2 (de) In unterbereiche geteilter analog-digitalwandler mit eichung.
DE69012293T3 (de) Waage.
DE3002992C2 (de) Verfahren und Vorrichtung zur Analog/Digital-Umsetzung
EP0169414A2 (de) Verfahren zur Temperaturkompensation und Messschaltung hierfür
DE4220012A1 (de) Ratiometrischer konverter
DE102015107885A1 (de) Fehlermessung und Kalibrierung von Analog-Digital-Umsetzern
DE102009010155A1 (de) Digitales Trimmen von (SAR-)ADCs
DE69029565T2 (de) Verfahren und Gerät zur Linearisierung des Ausgangs eines Digitalanalogwandlers
DE3830567C2 (de)
DE102008048908A1 (de) Kalibrierung eines Digital-Analog-Wandlers für Mehrbit-Analog-Digital-Wandler
DE69129891T2 (de) Analog-Digitalwandlerschaltung
DE10314189B4 (de) Verfahren und Vorrichtung zur Kalibrierung eines gewichteten Netzwerks
DE68910080T2 (de) Sensoreinrichtung.
WO2001010030A2 (de) Analog/digital- oder digital/analog-umsetzer
DE69615271T2 (de) Schaltung zur Eingabe eines Analogsignals mit einem Analog-Digital-Wandler in einer Halbleiterschaltung
EP2197117B1 (de) Schaltungseinheit zum Erzeugen einer Ausgangsspannung in Abhängigkeit von einem digitalen Datenwert und Verfahren zum Kalibrieren der Schaltungseinheit
EP1252714A1 (de) A/d-wandler mit lookup-tabelle
DE19723217A1 (de) Verfahren zum Testen eines Umsetzers
EP0514634A1 (de) Verfahren zur Korrektur von Messfehlern
DE2912925C2 (de) Verfahren und Anordnung zur schnellen hochauflösenden Analog/Digital-Umsetzung mit selbständiger Korrektur
EP0378777B1 (de) Anordnung zur Umsetzung analoger Signale in digitale
DE10345459B4 (de) Analog-Digital-Wandler und Verfahren zum Analog-Digital-Wandeln
EP0177803B1 (de) Verfahren und Anordnung zum hochauflösenden Digitalisieren eines Signales

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: BECKER, KURIG, STRAUS, 80336 MUENCHEN

8339 Ceased/non-payment of the annual fee