CN107196656B - 一种信号校准电路及信号校准方法 - Google Patents

一种信号校准电路及信号校准方法 Download PDF

Info

Publication number
CN107196656B
CN107196656B CN201610146468.0A CN201610146468A CN107196656B CN 107196656 B CN107196656 B CN 107196656B CN 201610146468 A CN201610146468 A CN 201610146468A CN 107196656 B CN107196656 B CN 107196656B
Authority
CN
China
Prior art keywords
signal
calibration
circuit
calibrated
calibration signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610146468.0A
Other languages
English (en)
Other versions
CN107196656A (zh
Inventor
魏伟
张洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Priority to CN201610146468.0A priority Critical patent/CN107196656B/zh
Priority to TW106108287A priority patent/TWI636672B/zh
Priority to US15/459,112 priority patent/US9806731B2/en
Publication of CN107196656A publication Critical patent/CN107196656A/zh
Application granted granted Critical
Publication of CN107196656B publication Critical patent/CN107196656B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS OR SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/04—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using predictive techniques
    • G10L19/16—Vocoder architecture
    • G10L19/167—Audio streaming, i.e. formatting and decoding of an encoded audio signal representation into a data stream for transmission or storage purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Abstract

本发明公开了一种信号校准电路及信号校准方法，该电路包括：模数转换电路，耦接待测电路的输出端，用于获取待测电路输出的模拟信号，并将模拟信号转化为数字信号；校准信号产生电路，用于产生校准信号，根据第一信号调节校准信号，并输出校准信号；校准电路，耦接模数转换电路及校准信号产生电路，用于获取数字信号和校准信号，并根据校准信号校准数字信号，并输出校准后的信号；其中，第一信号为预定信号，或者为校准电路输出的校准后的信号。本发明的信号校准电路及信号校准方法能够使在对模拟信号转化为数字信号的过程中产生的脉冲占空比的偏移量进行校准修正，防止信号在转换过程中失真。

Description

一种信号校准电路及信号校准方法
技术领域
本发明涉及信号处理领域，特别是涉及一种信号校准电路及信号校准方法。
背景技术
Sony/Philips Digital Interface Format是SONY、PHILIPS数字音频接口的简称。就传输方式而言，SPDIF分为输出(SPDIF OUT)和输入(SPDIF IN)两种。目前大多数的声卡芯片都能够支持SPDIF OUT，但我们需要注意，并不是每一种产品都会提供数码接口。而支持SPDIF IN的声卡芯片则相对少一些，如：EMU10K1、YMF-744和FM801-AU、CMI8738等。SPDIF IN在声卡上的典型应用就是CD SPDIF，但也并不是每一种支持SPDIF IN的声卡都提供这个接口。
但是在音频信号由模拟信号转化为数字信号时，信号的脉冲往往会发生偏移，影响信号的准确性，造成信号的失真。
发明内容
本发明主要解决的技术问题是提供一种信号校准电路及信号校准方法，能够使在对模拟信号转化为数字信号的过程中产生的脉冲占空比的偏移量进行校准修正，防止信号在转换过程中失真。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种信号校准电路，该电路包括：模数转换电路，耦接待测电路的输出端，用于获取待测电路输出的模拟信号，并将模拟信号转化为数字信号；校准信号产生电路，用于产生校准信号，根据第一信号调节校准信号，并输出校准信号；校准电路，耦接模数转换电路及校准信号产生电路，用于获取数字信号和校准信号，并根据校准信号校准数字信号，并输出校准后的信号；其中，第一信号为预定信号，或者为校准电路输出的校准后的信号。
其中，校准信号产生电路包括第一电阻串、第二电阻串、电压输入端、电压输出端、参考电压端、至少一个第一电子开关以及至少一个第二电子开关；第一电阻串包括第一端、第二端以及第一端和第二端之间依次串联的多个第一电阻；其中，至少一个第一电阻的至少一端通过一第一电子开关连接电压输入端；第二电阻串包括第三端、第四端以及第三端和第四端之间依次串联的多个第二电阻；其中，至少一个第二电阻的至少一端通过一第二电子开关连接参考电压端；电压输出端连接第二端以及第三端。
其中，第一电阻的阻值大于第二电阻的阻值。
其中，校准信号产生电路包括第三电阻串；第三电阻串包括第五端、第六端以及第五端和第六端之间依次串联的多个第三电阻；电压输出端连接任意两个相邻的第三电阻之间。
其中，第一电阻的数量为十六个，阻值为1/4个单位电阻，任意两个第一电阻中，每个第一电阻的两端分别通过一个第一电子开关连接电压输入端；第二电阻的数量为四个，阻值为1/16个单位电阻，任意两个第二电阻中，每个第二电阻的两端分别通过一个第二电子开关连接参考电压端；第三电阻的数量为三十一个，阻值为1个单位电阻，任意一个第三电阻的任意一端连接电压输出端。
其中，模数转换电路包括电容、场效应管以及减法器；电容的第一端耦接待测电路的输出端，电容的第二端耦接场效应管的漏极；场效应管的源极耦接减法器的反向输入端，栅极接入一校准开启信号；减法器的正向输入端接入一参考信号，减法器的输出端耦接校准电路。
其中，校准电路包括迟滞比较器；迟滞比较器的第一输入端耦接模数转换电路的输出端，迟滞比较器的第二输入端耦接校准信号产生电路的输出端，迟滞比较器的输出端用于输出校准后的信号。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种信号校准方法，应用于如上的信号校准电路，其特征在于，包括：模数转换电路获取待测电路输出的模拟信号，并将模拟信号转化为数字信号；校准信号产生电路产生校准信号，根据第一信号调节校准信号，并输出校准信号；校准电路获取数字信号和校准信号，并根据校准信号校准数字信号，并输出校准后的信号；其中，第一信号为预定信号，或者为校准电路输出的校准后的信号。
其中，校准信号产生电路产生校准信号，根据第一信号调节校准信号，并输出校准信号的步骤，具体包括：输出一预定校准信号并检测校准电路输出的校准后的信号；在校准后的信号为低电平时，调节校准信号，并在校准后的信号由低电平变为高电平时，获取校准信号作为第一校准信号；并在校准后的信号为高电平时，调节校准信号，并在校准后的信号由高电平变为低电平时，获取校准信号作为第二校准信号；输出第三校准信号；其中，第三校准信号为第一校准信号和第二校准信号的平均值。
其中，在校准后的信号为低电平时，调节校准信号，并在校准后的信号由低电平变为高电平时，获取校准信号作为第一校准信号的步骤，具体为：在校准后的信号为低电平时，增大校准信号的电压，并在校准后的信号由低电平变为高电平时，获取校准信号作为第一校准信号；在校准后的信号为高电平时，调节校准信号，并在校准后的信号由高电平变为低电平时，获取校准信号作为第二校准信号的步骤，具体为：在校准后的信号为高电平时，减小校准信号的电压，并在校准后的信号由高电平变为低电平时，获取校准信号作为第二校准信号。
本发明的有益效果是：区别于现有技术的情况，本发明通过模数转换电路耦接待测电路的输出端，获取待测电路输出的模拟信号，并将模拟信号转化为数字信号；校准信号产生电路产生校准信号，根据第一信号调节校准信号，并输出校准信号；校准电路耦接模数转换电路及校准信号产生电路，获取数字信号和校准信号，并根据校准信号校准数字信号，并输出校准后的信号。通过上述方式，能够使在对模拟信号转化为数字信号的过程中产生的脉冲占空比的偏移量进行校准修正，防止信号在转换过程中失真，保证信号传输的稳定性。
附图说明
图1是本发明信号校准电路第一实施方式的结构示意图。
图2是本发明信号校准电路第二实施方式中模数转换电路和校准电路的示意图。
图3是本发明信号校准电路第二实施方式中校准信号产生电路的示意图。
图4是本发明信号校准电路第二实施方式中Va-Vd的信号变化示意图。
图5是本发明信号校准电路第二实施方式中Vd-Vout的信号变化示意图。
图6是本发明第二实施方式中的校准信号产生电路的示意图。
图7是本发明信号校准方法一实施方式的流程图。
图8是本发明信号校准方法一实施方式中步骤702的波形示意图。
图9是本发明信号校准方法一实施方式中步骤702的波形对比示意图。
图10是本发明信号校准系统一实施方式的结构示意图。
具体实施方式
参阅图1，本发明信号校准电路第一实施方式的结构示意，该电路包括模数转换电路101、校准信号产生电路102以及校准电路103。
模数转换电路101，耦接待测电路100的输出端，用于获取待测电路100输出的模拟信号Va，并将模拟信号Va转化为数字信号Vd。
本实施方式中的校准电路103一般用于校准音频信号，例如SPDIF的音频信号，SPDIF是SONY、PHILIPS家用数字音频接口的简称，可以传输PCM流和Dolby Digital、dts这类环绕声压缩音频信号。所以在声卡上添加SPDIF功能的最重大意义就在于让电脑声卡具备更加强大的设备扩展能力。声卡支持SPDIF OUT以后，对于各种数字音频解码器，只要上面含有SPDIF IN，我们就可以把它与电脑相连，从而实现相关功能。
或在其他实施方式中，校准电路103也可以用于校准除音频信号外的其他信号，这些信号往往是可调节的模拟信号，因此在校准前，需要将模拟信号转化为数字信号。当然，如果待测电路输出的信号本身就是数字信号，则可以不需要模数转换电路101来进行模数转化。
具体地，以SPDIF音频接口为例，SPDIF格式的音频输出比较注重SPDIFBF的脉冲输出的占空比。其中，SPDIFBF相当于本实施方式的模数转换电路101，SPDIF相当于本实施方式的校准电路103。
校准信号产生电路102，用于产生校准信号Vcm，根据第一信号调节校准信号，并输出校准信号。
一般情况下，第一信号是一预定信号，其值可以是任意设置的，也可以是预先根据经验设置的一固定值。
校准电路103，耦接模数转换电路101及校准信号产生电路102，用于获取数字信号和校准信号，并根据校准信号校准数字信号，并输出校准后的信号Vout。
进一步地，校准信号产生电路102先将校准信号Vcm设置为与第一信号一致。当该电路进行工作时，检测校准电路103输出的校准后的信号Vout，根据校准后的信号Vout的情况可以再次调节第一信号而形成不同于第一信号的第二信号、第三信号等等，最终经过多次校准调节，形成较为准确的第一信号，从而在调节校准信号Vcm时更为精确。
其中，对数字信号Vd占空比的偏移量的校准方式是多样的，可以是增加或减小数字信号Vd的占空比，也可以是对信号除了占空比之外的其他参数进行调节，例如频率、振幅等等。
另外，对于校准信号Vcm的产生方法，除了上述提到的参考一预设的标准信号外，还可以是根据校准电路103输出的校准后的信号Vout作为参考，例如，若校准后的信号Vout的脉冲占空比依然存在偏移，可以继续对校准信号Vcm进行调节。
由于模拟信号Va在传递过程中，或模拟信号Va转化为数字信号Vd的过程中，容易出现信号失真的情况，其占空往往会有所偏移，即信号在进入SPDIF之前就发生了占空比偏移。基于此，通过本发明在SPDIF中将偏移量进行校准，利用一校准信号Vcm对数字信号Vd进行校准，以使该数字信号Vd的占空比的偏移量减小，接近理想的状态，从而减少数字信号Vd的占空比偏移，最后SPDIF输出校准后的信号Vout。
区别于现有技术，本实施方式通过模数转换电路耦接待测电路的输出端，获取待测电路输出的模拟信号，并将模拟信号转化为数字信号；校准信号产生电路产生校准信号，根据第一信号调节校准信号，并输出校准信号；校准电路耦接模数转换电路及校准信号产生电路，获取数字信号和校准信号，并根据校准信号校准数字信号，并输出校准后的信号。通过上述方式，能够使在对模拟信号转化为数字信号的过程中产生的脉冲占空比的偏移量进行校准修正，防止信号在转换过程中失真，保证信号传输的稳定性。
请同时参阅图2、3，其中，图2为本发明实施方式中信号校准电路模数转换电路和校准电路的示意图，图3为本发明第一实施方式中校准信号产生电路示意图。
其中，模数转换电路201包括电容C、场效应管T以及减法器A；电容C的第一端耦接待测电路的输出端，电容C的第二端耦接场效应管T的漏极；场效应管T的源极耦接减法器的反向输入端，栅极接入一校准开启信号RG_calib_en；减法器的正向输入端接入一参考信号V1，减法器的输出端耦接校准电路203。
其中，场效应管T相当于一开关，其栅极接入一准开启信号RG_calib_en，当开启校准后，即准开启信号RG_calib_en为高电平，使得场效应管T导通，整个电路开始工作。另外，还可以在减法器A的反向输入端增加电阻以控制待测信号Va的幅值。
请同时参阅图2和图4，待测信号Va为模拟信号，对应图2中减法器A的反向输入端的输入信号，V1为一参考信号，对应于图2中减法器A的正向输入端的输入信号。
减法器的原理为将正向输入端的信号减去反向输入端输入的信号，即V1-Va，若差为正数，则减法器A的输出端输出信号1，即高电平信号，若差为负数，则减法器A的输出端输出信号0，即低电平信号，利用此原理能够将模拟信号转化为数字信号。
在理想情况下，V1不发生变化，Va由于是模拟信号，其电平不断变化，当V1的电平高于Va的电平时，减法器A输出低电平，当V1的电平低于Va的电平时，减法器A输出高电平，即减法器A的输出波形应当为图4中右侧虚线的脉冲波形，由于V1的幅值为Va的一半，因此，理想的数字信号Vd(即减法器A输出的脉冲信号)的占空比为50％。
但是在实际情况下，减法器A会有所偏移，其实际的参考信号V1的电平值会高于理想状态，相当于V1+Vos，同样根据上述减法器的原理得到的数字信号Vd的占空比会小于50％，即图4右侧实线的脉冲波形。即实际波形的脉冲宽度会比理想波形的脉冲宽度窄2Δt，其中Δt为图4中理想脉冲上升沿与实际脉冲上升沿之间的时间差。
校准信号产生电路202包括第一电阻串2021、第二电阻串2022、电压输入端2023、电压输出端2024、参考电压端2025、至少一个第一电子开关2026以及至少一个第二电子开关2027。
其中，第一电阻串2021包括第一端、第二端以及第一端和第二端之间依次串联的多个第一电阻；其中，至少一个第一电阻的至少一端通过一第一电子开关连接电压输入端；第二电阻串2022包括第三端、第四端以及第三端和第四端之间依次串联的多个第二电阻；其中，至少一个第二电阻的至少一端通过一第二电子开关连接参考电压端；电压输出端连接第二端以及第四端。
具体地，第一电阻串2021为多个依次串联的第一电阻，第二电阻串2022为多个依次串联的第二电阻，其中，第一电阻和第二电阻的数量和阻值是可以任意设置的。在一种实施方式中，多个第一电阻和多个第二电阻的阻值相等，第一电阻的数量等于第二电阻的数量。
每两个第一电阻之间的节点通过一第一电子开关连接至输入电压端，每两个第二电阻之间的节点通过一第二电子开关连接至参考电压端。通过上述方式，能够通过控制多个第一电子开关的开闭来调整电压输入端2023和电压输出端2024之间串联的第一电阻数量(即调整电阻值)，能够通过控制多个第二电子开关的开闭来调整参考电压端2025和电压输出端2024之间串联的第二电阻数量，继而使得输出电压端2024输出的校准信号Vcm在电压输入端2023输入的电压AVDD与参考电压端2025输入的参考电压AVSS之间按照一定的规律变化。可以知道，当第一电阻或第二电阻的数量越多，每次调节时，电压输出端输出的校准信号Vcm的变化幅度越小，调整越精确，相反，第一电阻或第二电阻的数量越少，电压输出端输出的校准信号Vcm的变化幅度越大，调整越粗糙。
校准电路203包括迟滞比较器B；迟滞比较器B的第一输入端耦接模数转换电路201的输出端，迟滞比较器B的第二输入端耦接校准信号产生电路202的输出端，迟滞比较器B的输出端用于输出校准后的信号。
如图5所示，减法器A的输出信号Vd输入迟滞比较器B的第一输入端，校准信号产生电路202输出的校准信号Vcm输入迟滞比较器B的第二输入端。
迟滞比较器可以根据第二输入端信号的大小来控制第一输入端信号的延迟，通过延迟能够使脉冲信号的占空比增大。
在校准信号Vcm理想的情况下，数字信号Vd和校准信号Vcm在经过校准电路203后，数字信号Vd的脉冲占空比会得到校准。由于Vout相比Vd的占空比变化的程度取决于校准信号Vcm，因此往往需要多次校准，才能得到理想的输出信号Vout。
另外，还可以在校准电路中增加反相器，反相器的输入端耦接迟滞比较器的输出端，反相器的输出端用于输出校准后的信号。
参阅图6，本发明第二实施方式中的校准信号产生电路的示意图。
本实施方式与上述信号校准电路的不同在于校准信号产生电路，本实施方式的校准信号产生电路中，校准信号产生电路包括第一电阻串601、第二电阻串602及第三电阻串603；第三电阻串603包括第五端、第六端以及第五端和第六端之间依次串联的多个第三电阻；电压输出端608连接任意两个相邻的第三电阻之间。
第三电阻串603的第五端连接第一电阻串601的第二端，第三电阻串603的第六端连接第二电阻串602的第三端。
具体地，第一电阻的数量为十六个，阻值为1/4个单位电阻，任意两个第一电阻中，每个第一电阻的两端分别通过一个第一电子开关连接电压输入端；第二电阻的数量为四个，阻值为1/16个单位电阻，任意两个第二电阻中，每个第二电阻的两端分别通过一个第二电子开关连接参考电压端；第三电阻的数量为三十一个，阻值为1个单位电阻，任意一个第三电阻的任意一端连接电压输出端。
假设AVDD为3.3V，AVSS为-3.3V，则校准信号产生电路的电压降为6.6V，通过第一电阻串、第二电阻串和第三电阻串的分压作用，能够将电压减小并从电压输出端603输出，再通过调节第一电子开关604或第二电子开关605，调节第一电阻串601或第二电阻串602中串联电阻的数量，从而进一步对电路中的电压进行调节。
具体地，其中电压输出端608的位置位于第三电阻串603中从第六端向第五端数第十七个电阻与第十八个电阻之间。
由上述电路连接，我们可以知道，第一电阻串601的第一端与电压输出端608之间的电阻为：1/4R*X+R*18，其中X为第一电阻串601中第一电阻的数量；
第二电阻串602的第四端与电压输出端608之间的电阻为：1/16R*Y+R*13，其中Y为第二电阻串602中第二电阻的数量；
因此，电压输出端608输出的电压为：
Vcm＝6.6*(1/4R*X+R*18)/(1/4R*X+R*31+1/16R*Y)-3.3。
例如，若X＝3，Y＝4，则Vcm≈0.567V；
例如，若X＝8，Y＝2，则Vcm≈0.685V；
由于第一电阻串的电阻较大，可用于粗调，第二电阻串的电阻较小，可用于微调，即可以先对第一电阻的数量进行调节，待误差变小时，再对第二电阻的数量进行调节。
当然，本实施方式中的第一电阻串601、第二电阻串602、第三电阻串603的数量以及电阻值，电压输出端606以及参考电压端607的电压值，都是可以根据实际情况任意设置的，以上实施方式仅为举例，并不限制本发明的范围。
区别于现有技术，本实施方式通过模数转换电路耦接待测电路的输出端，获取待测电路输出的模拟信号，并将模拟信号转化为数字信号；校准信号产生电路产生校准信号，根据第一信号调节校准信号，并输出校准信号；校准电路耦接模数转换电路及校准信号产生电路，获取数字信号和校准信号，并根据校准信号校准数字信号，并输出校准后的信号。其中，校准信号产生电路通过多个串联的电阻开分压，并用电子开关控制串联电阻的数量，能够通过粗调和微调两种方式调整产生的校准信号的大小，使得产生的校准信号变化范围大，调节精度高，更加有利于对音频信号的校准。
参阅图7，本发明信号校准方法一实施方式的流程图，该方法包括：
步骤701：模数转换电路获取待测电路输出的模拟信号，并将模拟信号转化为数字信号。
步骤702：校准信号产生电路产生校准信号，根据第一信号调节校准信号，并输出校准信号。
步骤703：校准电路获取数字信号和校准信号，并根据校准信号校准数字信号，并输出校准后的信号。
其中，第一信号为预定信号，或者为校准电路输出的校准后的信号。
其中，步骤702具体包括：
步骤7021：输出一预定校准信号并检测校准电路输出的校准后的信号。
步骤7022：在校准后的信号为低电平时，调节校准信号，并在校准后的信号由低电平变为高电平时，获取校准信号作为第一校准信号。
该步骤具体为：在校准后的信号为低电平时，增大校准信号的电压，并在校准后的信号由低电平变为高电平时，获取校准信号作为第一校准信号。
步骤7023：并在校准后的信号为高电平时，调节校准信号，并在校准后的信号由高电平变为低电平时，获取校准信号作为第二校准信号。
在校准后的信号为高电平时，减小校准信号的电压，并在校准后的信号由高电平变为低电平时，获取校准信号作为第二校准信号。
步骤7024：输出第三校准信号；其中，第三校准信号为第一校准信号和第二校准信号的平均值。
如图8、图9所示，在校准后的信号Vout为低电平时，增大校准信号Vcm的电压，并在校准后的信号Vout由低电平变为高电平时，获取校准信号Vcm作为第一校准信号Vcm_H。在校准后的信号Vout为高电平时，减小校准信号Vcm的电压，并在校准后的信号Vout由高电平变为低电平时，获取校准信号Vcm作为第二校准信号Vcm_L。取第一校准信号Vcm_H与第二校准信号Vcm_L的平均值作为第三校准信号Vcm1，并输出，即校准信号产生电路输出的校准信号Vcm1＝(Vcm_H+Vcm_L)/2。
通过图9可以看出，校准信号Vcm1与输出信号Vout较为接近。
区别于现有技术，本实施方式通过模数转换电路获取待测电路输出的模拟信号，并将模拟信号转化为数字信号；校准信号产生电路产生校准信号，根据第一信号调节校准信号，并输出校准信号；校准电路获取数字信号和校准信号，并根据校准信号校准数字信号，并输出校准后的信号。能够使在对模拟信号转化为数字信号的过程中产生的脉冲占空比的偏移量进行校准修正，防止信号在转换过程中失真，保证信号传输的稳定性。
参阅图10，本发明信号校准系统一实施方式的结构示意图，该系统包括数模转换模块1001、校准信号产生模块1002以及校准模块1003。
模数转换模块1001，用于获取待测元器件输出的模拟信号Va，并将模拟信号Va转化为数字信号Vd。
校准信号产生模块1002，用于产生校准信号Vcm，根据第一信号调节校准信号Vcm，并输出校准信号Vcm。
校准模块1003，耦接模数转换模块1001及校准信号产生模块1002，用于获取数字信号Vd和校准信号Vcm，并根据校准信号Vcm校准数字信号Vd，并输出校准后的信号Vout。
另外，校准信号产生模块1002还用于获取校准模块1003输出的校准后的信号Vout，并根据校准后的信号Vout的校准情况来调节校准信号Vcm，使得信号校准更加准确，减小误差。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种信号校准电路，用于校准待测电路的输出信号，其特征在于，包括：
模数转换电路，耦接所述待测电路的输出端，用于获取所述待测电路输出的模拟信号，并将所述模拟信号转化为数字信号；
校准信号产生电路，用于产生校准信号，根据第一信号调节所述校准信号，并输出所述校准信号；以及
校准电路，耦接所述模数转换电路及所述校准信号产生电路，用于获取所述数字信号和所述校准信号，并根据所述校准信号校准所述数字信号，并输出校准后的信号；
其中，所述校准信号产生电路进一步包括多个电阻串及多个电子开关，根据所述第一信号，通过所述电子开关控制电阻串的数量来调节所述校准信号。
2.根据权利要求1所述的信号校准电路，其特征在于，所述校准信号产生电路包括第一电阻串、第二电阻串、电压输入端、电压输出端、参考电压端、至少一个第一电子开关以及至少一个第二电子开关；
所述第一电阻串包括第一端、第二端以及所述第一端和所述第二端之间依次串联的多个第一电阻；其中，至少一个所述第一电阻的至少一端通过一所述第一电子开关连接所述电压输入端；
所述第二电阻串包括第三端、第四端以及所述第三端和所述第四端之间依次串联的多个第二电阻；其中，至少一个所述第二电阻的至少一端通过一所述第二电子开关连接所述参考电压端；以及
所述电压输出端连接所述第二端以及所述第三端。
3.根据权利要求2所述的信号校准电路，其特征在于，所述第一电阻的阻值大于所述第二电阻的阻值。
4.根据权利要求2或3所述的信号校准电路，其特征在于，所述校准信号产生电路包括第三电阻串；
所述第三电阻串包括第五端、第六端以及所述第五端和所述第六端之间依次串联的多个第三电阻；以及
所述电压输出端连接任意两个相邻的所述第三电阻之间。
5.根据权利要求4所述的信号校准电路，其特征在于，
所述第一电阻的数量为十六个，阻值为1/4个单位电阻，任意两个所述第一电阻中，每个所述第一电阻的两端分别通过一个所述第一电子开关连接所述电压输入端；
所述第二电阻的数量为四个，阻值为1/16个单位电阻，任意两个所述第二电阻中，每个所述第二电阻的两端分别通过一个所述第二电子开关连接所述参考电压端；以及
所述第三电阻的数量为三十一个，阻值为1个单位电阻，任意一个所述第三电阻的任意一端连接所述电压输出端。
6.根据权利要求1所述的信号校准电路，其特征在于，所述模数转换电路包括电容、场效应管以及减法器；
所述电容的第一端耦接所述待测电路的输出端，所述电容的第二端耦接所述场效应管的漏极；
所述场效应管的源极耦接所述减法器的反向输入端，栅极接入一校准开启信号；以及
所述减法器的正向输入端接入一参考信号，所述减法器的输出端耦接所述校准电路。
7.根据权利要求1所述的信号校准电路，其特征在于，所述校准电路包括迟滞比较器；
所述迟滞比较器的第一输入端耦接所述模数转换电路的输出端，所述迟滞比较器的第二输入端耦接所述校准信号产生电路的输出端，所述迟滞比较器的输出端用于输出所述校准后的信号。
8.一种信号校准方法，应用于如权利要求1-7任一项所述的信号校准电路，其特征在于，包括：
模数转换电路获取所述待测电路输出的模拟信号，并将所述模拟信号转化为数字信号；
校准信号产生电路产生校准信号，所述校准信号产生电路进一步包括多个电阻串及多个电子开关，根据第一信号，通过所述电子开关控制电阻串的数量来调节所述校准信号，并输出所述校准信号；以及
校准电路获取所述数字信号和所述校准信号，并根据所述校准信号校准所述数字信号，并输出校准后的信号。
9.根据权利要求8所述的信号校准方法，其特征在于，校准信号产生电路产生校准信号，根据第一信号调节所述校准信号，并输出所述校准信号的步骤，包括：
输出一预定校准信号并检测所述校准电路输出的校准后的信号；
在所述校准后的信号为低电平时，调节所述校准信号，并在所述校准后的信号由低电平变为高电平时，获取所述校准信号作为第一校准信号；
在所述校准后的信号为高电平时，调节所述校准信号，并在所述校准后的信号由高电平变为低电平时，获取所述校准信号作为第二校准信号；以及
输出第三校准信号；
其中，所述第三校准信号为所述第一校准信号和所述第二校准信号的平均值。
10.根据权利要求9所述的信号校准方法，其特征在于，在所述校准后的信号为低电平时，调节所述校准信号，并在所述校准后的信号由低电平变为高电平时，获取所述校准信号作为第一校准信号的步骤，包括：
在所述校准后的信号为低电平时，增大所述校准信号的电压，并在所述校准后的信号由低电平变为高电平时，获取所述校准信号作为第一校准信号；
在所述校准后的信号为高电平时，调节所述校准信号，并在所述校准后的信号由高电平变为低电平时，获取所述校准信号作为第二校准信号的步骤，包括：
在所述校准后的信号为高电平时，减小所述校准信号的电压，并在所述校准后的信号由高电平变为低电平时，获取所述校准信号作为第二校准信号。
CN201610146468.0A 2016-03-15 2016-03-15 一种信号校准电路及信号校准方法 Active CN107196656B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610146468.0A CN107196656B (zh) 2016-03-15 2016-03-15 一种信号校准电路及信号校准方法
TW106108287A TWI636672B (zh) 2016-03-15 2017-03-14 信號校準電路及信號校準方法
US15/459,112 US9806731B2 (en) 2016-03-15 2017-03-15 Signal calibration circuit and signal calibration device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610146468.0A CN107196656B (zh) 2016-03-15 2016-03-15 一种信号校准电路及信号校准方法

Publications (2)

Publication Number Publication Date
CN107196656A CN107196656A (zh) 2017-09-22
CN107196656B true CN107196656B (zh) 2020-11-06

Family

ID=59856166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610146468.0A Active CN107196656B (zh) 2016-03-15 2016-03-15 一种信号校准电路及信号校准方法

Country Status (3)

Country Link
US (1) US9806731B2 (zh)
CN (1) CN107196656B (zh)
TW (1) TWI636672B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI128846B (fi) * 2017-03-20 2021-01-29 Beamex Oy Ab Automaattinen mittauspiirin kalibrointi
CN111879739A (zh) * 2020-07-06 2020-11-03 广东环凯生物科技有限公司 微生物发光测试仪的测试光源系统及其检测方法
CN112134562B (zh) * 2020-10-28 2021-11-16 珠海格力电器股份有限公司 一种模数转换电路的自校验电路
CN114815943B (zh) * 2022-03-31 2023-03-24 深圳市迪浦电子有限公司 校正修调电路及集成电路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030783A (zh) * 2007-01-05 2007-09-05 东南大学 用于流水线型模数转换器的占空比校准电路
CN101977030A (zh) * 2010-11-24 2011-02-16 无锡思泰迪半导体有限公司 用数模混合方法校正Gm-C滤波器转角频率的结构
CN102075167A (zh) * 2010-11-22 2011-05-25 西安电子科技大学 时钟调整电路和时钟电路的调整方法
CN102255490A (zh) * 2011-04-29 2011-11-23 佛山市南海赛威科技技术有限公司 基于delta-sigma调制技术的PFC电路及其占空比控制方法
CN202495917U (zh) * 2012-03-16 2012-10-17 安徽大学 无晶振cmos时钟产生电路
CN103138761A (zh) * 2011-11-25 2013-06-05 海洋王照明科技股份有限公司 模数转换电路及电池电压检测电路
CN103762982A (zh) * 2014-01-16 2014-04-30 东南大学 一种模数转换器的电容失配快速校准电路及校准方法
CN104184474A (zh) * 2014-09-01 2014-12-03 长沙景嘉微电子股份有限公司 一种电阻补偿的dac电路
CN104702281A (zh) * 2015-03-11 2015-06-10 华为技术有限公司 一种采样时钟产生电路及模数转换器
CN105188204A (zh) * 2015-08-26 2015-12-23 中国科学院上海高等研究院 用于amoled列驱动电路的数模转换电路及方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI86120C (fi) * 1990-07-02 1992-07-10 Nokia Mobile Phones Ltd A/d- eller d/a-omvandlare, a/d- eller d/a-omvandlarsystem samt kalibreringsfoerfarande foer dessa.
US5861826A (en) * 1997-06-30 1999-01-19 Harris Corporation Method and apparatus for calibrating integrated circuit analog-to-digital converters
US6380874B1 (en) * 1999-07-12 2002-04-30 National Instruments Corporation System and method for self-calibrating a multi-bit delta-sigma analog to digital converter using dynamic element matching
US6583741B1 (en) * 1999-07-12 2003-06-24 National Instruments Corporation System and method for self-calibrating a multi-bit delta-sigma analog to digital (A/D) converter during operation of the A/D converter
US6369727B1 (en) * 1999-12-17 2002-04-09 Rng Research Analog-to-digital conversion method of random number generation
US6891486B1 (en) * 2003-11-28 2005-05-10 Texas Instruments Incorporated Calibrating capacitor mismatch in a pipeline ADC
US7471339B2 (en) * 2004-06-02 2008-12-30 Mstar Semiconductor, Inc. High-speed video signal processing system
JP2006074415A (ja) * 2004-09-02 2006-03-16 Nec Electronics Corp Ａ／ｄ変換器およびサンプリングクロックのデューティ制御方法
US7322001B2 (en) * 2005-10-04 2008-01-22 International Business Machines Corporation Apparatus and method for automatically self-calibrating a duty cycle circuit for maximum chip performance
US20110159833A1 (en) * 2009-12-30 2011-06-30 Peter Kenington Active antenna array for a mobile communications network with a plurality of gain switches and a method for adjusting a signal level of individual radio signals
US8606051B2 (en) * 2010-08-16 2013-12-10 SK Hynix Inc. Frame-wise calibration of column-parallel ADCs for image sensor array applications
US8378872B2 (en) * 2011-03-31 2013-02-19 Rosemount Inc. Dynamically adjusted A/D resolution
US8416107B1 (en) * 2011-09-28 2013-04-09 Hong Kong Applied Science & Technology Research Institute Company Ltd. Charge compensation calibration for high resolution data converter
US8537044B2 (en) * 2011-12-28 2013-09-17 Guzik Technical Enterprises Interleaved analog to digital converter with digital equalization
US8754794B1 (en) * 2012-07-25 2014-06-17 Altera Corporation Methods and apparatus for calibrating pipeline analog-to-digital converters

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030783A (zh) * 2007-01-05 2007-09-05 东南大学 用于流水线型模数转换器的占空比校准电路
CN102075167A (zh) * 2010-11-22 2011-05-25 西安电子科技大学 时钟调整电路和时钟电路的调整方法
CN101977030A (zh) * 2010-11-24 2011-02-16 无锡思泰迪半导体有限公司 用数模混合方法校正Gm-C滤波器转角频率的结构
CN102255490A (zh) * 2011-04-29 2011-11-23 佛山市南海赛威科技技术有限公司 基于delta-sigma调制技术的PFC电路及其占空比控制方法
CN103138761A (zh) * 2011-11-25 2013-06-05 海洋王照明科技股份有限公司 模数转换电路及电池电压检测电路
CN202495917U (zh) * 2012-03-16 2012-10-17 安徽大学 无晶振cmos时钟产生电路
CN103762982A (zh) * 2014-01-16 2014-04-30 东南大学 一种模数转换器的电容失配快速校准电路及校准方法
CN104184474A (zh) * 2014-09-01 2014-12-03 长沙景嘉微电子股份有限公司 一种电阻补偿的dac电路
CN104702281A (zh) * 2015-03-11 2015-06-10 华为技术有限公司 一种采样时钟产生电路及模数转换器
CN105188204A (zh) * 2015-08-26 2015-12-23 中国科学院上海高等研究院 用于amoled列驱动电路的数模转换电路及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
12BITS 40MHZ PIPELINED ADC WITH DUTY-CORRECTION CIRCUIT;JAEYONG LEE 等;《PROCEEDINGS OF THE 18TH ACM GREAT LAKES SYMPOSIUM ON VLSIMAY 2008》;20080531;441–444 *
一种0.4-4GHz大范围高精度占空比调整电路;吕俊盛;《计算机技术与发展》;20150630;第25卷(第6期);84-86 *

Also Published As

Publication number Publication date
TW201735549A (zh) 2017-10-01
US9806731B2 (en) 2017-10-31
TWI636672B (zh) 2018-09-21
CN107196656A (zh) 2017-09-22
US20170272090A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
CN107196656B (zh) 一种信号校准电路及信号校准方法
US6888482B1 (en) Folding analog to digital converter capable of calibration and method thereof
KR101477853B1 (ko) 차동 증폭 장치
US7389190B2 (en) Testing apparatus for testing a device under test and comparator circuit and calibration apparatus for the testing apparatus
CN114665848A (zh) 占空比校准电路及方法、芯片和电子设备
WO2006076643A2 (en) Clock pulse duty cycle control circuit for a clock fanout chip
US8502715B2 (en) Signal processing system and self-calibration digital-to-analog converting method thereof
CN109861690B (zh) 输出反馈时钟占空比调节装置、方法及系统
TWI452833B (zh) 輸出元件、信號迴轉率的校正與控制方法以及信號振幅的控制方法
US9013223B2 (en) Level conversion circuit and method for converting voltage level thereof
JP5688586B2 (ja) コンパレータシステム、アナログデジタルコンバータおよびコンパレータの閾値補正方法。
JP5343782B2 (ja) Ｄ級増幅器
JP4732007B2 (ja) 波形発生器、波形整形器、及び試験装置
KR20080007638A (ko) 지터 발생 회로
US10117036B2 (en) Calibration method and calibration module thereof for vibration device
US9817034B2 (en) Measuring device
JP7368550B1 (ja) 信号検出装置
US8405431B2 (en) Line driver
KR101904390B1 (ko) 입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로
KR101000738B1 (ko) 디지털 방식을 이용한 필터의 차단 주파수 보정 회로
TWI584184B (zh) 觸控偵測裝置及觸控偵測方法
KR20210097645A (ko) 스위칭 레귤레이터들을 위한 인덕터 전류 측정의 풀 사이클 에러 보정을 위한 방법 및 시스템
TWI496411B (zh) 電子系統、自動靜音控制電路及其控制方法
JP2008304426A (ja) 任意波形発生器および半導体テスト装置
JP2007036721A (ja) 帰還型パルス幅変調方式ａｄ変換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant