JP2007036721A

JP2007036721A - 帰還型パルス幅変調方式ａｄ変換器

Info

Publication number: JP2007036721A
Application number: JP2005217652A
Authority: JP
Inventors: Yoshio Sakai; 良雄酒井
Original assignee: Tanita Corp
Current assignee: Tanita Corp
Priority date: 2005-07-27
Filing date: 2005-07-27
Publication date: 2007-02-08
Anticipated expiration: 2025-07-27
Also published as: JP4526030B2

Abstract

【課題】電源や積分器などの回路構成部材による分解能の制限を改善するＰＷＭＡＤ変換器を提供する。
【解決手段】本発明のＰＷＭＡＤ変換器は、公知のＰＷＭＡＤ変換器において、Ｖｃｏｍを被測定電圧の基準電圧とするために、被測定電圧の入力部に備えた、利得が０より大きい増幅器と、コンパレータの出力信号に同期してＶｃｏｍを変動させるコモン変動回路とを備えて成り、また、前記コモン変動回路は、所定の抵抗比を成す複数の抵抗を備えて成り、Ｖｃｏｍの変動範囲となる所定電位を抵抗分割してＶｃｏｍを生成すると共に、抵抗比からＶｃｏｍの変動量を設定することから、ＰＷＭＡＤ変換器の持つ分解能を損なうことなく電源電圧の低電圧化を可能とし、また、電源電圧をそのままに更に分解能を上げることを可能とする。
【選択図】図１

Description

本発明は、帰還型ＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ：パルス幅変調）方式ＡＤ変換器（以下、ＰＷＭＡＤ変換器と言う。）に関する。

従来、ＰＷＭＡＤ変換器は、積分出力の１周期に掛かる時間を長くすることにより、分解能を大きく取ることが出来るため、高速且つ高分解能で処理可能なＡＤ変換回路として、高性能機器に用いられてきた（例えば、特許文献１参照）。また、原理や回路設計に関して詳しく解説しているものがある（例えば、非特許文献１参照）。

従来のＰＷＭＡＤ変換器の構成及び動作を、図５に示す回路図及び図６及び図７に示す出力波形を用いて説明する。

従来のＰＷＭＡＤ変換器０は、Ｅｘ入力端子１、Ｅｃ入力端子２及びＥｓ入力端子３から入力される３つの入力信号を、コモングランドの電位（以下、Ｖｃｏｍと言う。）を基準電圧とする積分器４及びコンパレータ５を順次介して出力端子６から出力し、公知のディジタル処理部に入力する構成である。ただし、前記ディジタル処理部に関しては、公知であるため、図示及び説明を省略する。ここで、このＰＷＭＡＤ変換回路０で用いる電源は、＋Ｖｄｄ及びグランド（以下、ＧＮＤと言う。）を備える単電源であるものとし、積分器４及びコンパレータ５の各基準となるＶｃｏｍを＋Ｖｄｄ／２として、図５中において同じ記号を用いて示してある。

前記Ｅｘ入力端子１は、被測定電圧：Ｅｘ（ここでは、Ｅｘ≧０とする。）を入力するものであり、抵抗Ｒｘを介して積分器４のマイナス側入力端子に接続して成る。

また、前記Ｅｃ入力端子２は、パルス電圧：Ｅｃ（ここでは、＋Ｅｃ＝＋Ｖｄｄとし、−Ｅｃ＝ＧＮＤとする。）を入力するものであり、抵抗Ｒｃを介して積分器４のマイナス側入力端子に接続して成る。

また、前記Ｅｓ入力端子３は、コンパレータ５の出力に応じて、積分器４の出力に対して負帰還となるように、Ｅｓ入力端子３の接続を＋ＶｄｄとＧＮＤとの内いずれか一方に自動で切り換えられる切換器７を備えて成り、切換器７によって切り換えられた一方の電位をリファレンス電圧：Ｅｓとして入力するものであり、抵抗Ｒｓを介して積分器４のマイナス側入力端子に接続して成る。

図６は、各入力端子１、２及び３からの入力電圧に対する前記積分器４からの積分出力波形を示すものであり、図６（ａ）が、前記被測定電圧：Ｅｘが入力されない場合の出力波形であり、図６（ｂ）が、Ｅｘを入力した場合の出力波形を示すものである。

図６（ａ）に示した積分出力は、Ｖｃｏｍに対して上下対称に最大振幅Ｖａで変動し、１周期が２ｔ０の波形であるとし、前記パルス電圧：Ｅｃの周期Ｔにおける前記積分出力の変動量の平均値はゼロとなる。ここで、２ｔ０＝周期Ｔである。

また、図６（ｂ）に示した、被側低電圧：Ｅｘを入力した場合の積分出力は、Ｖｃｏｍに対して上下非対称に最大振幅Ｖｘで変動し、１周期は、ｔα＋ｔβと変化するが、図６（ａ）の場合と同様に、ｔα＋ｔβ＝周期Ｔとなり、前記パルス電圧：Ｅｃの周期Ｔにおける前記積分出力の変動量の平均値はゼロとなる。

図７は、前記図６（ａ）に示したＥｘを入力しない場合における、積分出力波形の振幅又は周期の異なる波形を示す図であり、図７（ａ）は、積分出力周期形の周期をｔ１（ｔ１＝Ｔ）とした場合に、最大振幅Ｖａであるとし、図７（ｂ）は、周期ｔ２（ｔ２<ｔ１）として、最大振幅Ｖｂ（Ｖｂ<Ｖａ）であるとし、図７（ｃ）は、周期ｔ３（ｔ３>ｔ１）として、最大振幅Ｖｃ（Ｖｃ>Ｖａ）であるとしたものである。

すなわち、ＰＷＭＡＤ変換器０は、１周期の時間を長くするに伴い、１周期あたりのサンプリングを数多く取ることにより、分解能を向上させることを可能とするものである。また、コンパレータ５により、積分器４の出力に対して、リファレンス電圧が負帰還として入力されるため、コンパレータのオフセットやヒステリシスなどの影響を小さくできることから、高分解能の測定を可能とするものである。
特公昭４４−８１３０号公報

「トランジスタ技術」、ＣＱ出版社、１９８７年９月１日、第２４巻、第９号、通巻第２７６号、ｐ．３９１−３９９

しかしながら、前記図６（ｂ）に示したように、Ｅｘ入力端子から被測定電圧Ｅｘを入力した場合において、Ｖｃｏｍを中心に積分出力波形が＋Ｖｄｄ側及びＧＮＤ側に対称にならず、例えば、丸囲み部Ｘで示すように、入力される被測定電圧Ｅｘの値によっては前記積分出力の振幅が大きくなってしまい、電源電圧の範囲（従来例においては、＋ＶｄｄからＧＮＤまでの範囲）を超えた分の出力がサチレーションを起こしてしまう場合があった。

また、このようなサチレーションを回避するために、積分出力波形の最大振幅Ｖａを、図７（ｂ）に示したＶｂとして小さくするように、積分出力の大きさ自体を小さくする方法が考えられるが、この場合には、積分出力波形の振幅と共に１周期に掛かる時間が、ｔ２（ｔ２<ｔ１）になってしまうため、これに伴い分解能が低下してしまう可能性があった。

また、前記図７（ｃ）に示したように、１周期に掛かる時間をｔ３（ｔ３>ｔ１）とすることにより分解能の向上を目指した場合にも、１周期に掛かる時間に伴い積分出力の振幅も大きくなることから、同様に電源電圧の範囲を超えた分の出力がサチレーションを起こしてしまう可能性があった。

すなわち、積分出力は、電源電圧の範囲内でしか正確に捉えることができないため、最大振幅が電源電圧を超えないように積分出力波形の周期を設定しなければならなかった。このように、ＰＷＭＡＤ変換器０の分解能は、電源及び積分器により制限を受け、これを改善するための最も単純な手段は、より性能の良い積分器又はより大きな出力を得られる電源に変えることであるが、これはコストアップに繋がるものである。

従って、本発明は上述の問題点を解決し、電源や積分器などの回路構成部品による分解能の制限を改善するＰＷＭＡＤ変換器を提供する。

上記課題を解決するために本発明は、被測定電圧、パルス電圧及びリファレンス電圧を入力する各入力部と、Ｖｃｏｍを基準電位とする積分器及びコンパレータと、前記３つの各入力部からの入力信号を積分器により加算積分した出力信号に対して負帰還となるように、前記コンパレータを介してリファレンス電圧の電位を切り換える切換器とを備えるＰＷＭＡＤ変換器において、Ｖｃｏｍを被測定電圧の基準電圧とするために、被測定電圧の入力部に備えた、利得が０より大きい増幅器と、コンパレータの出力信号に同期してＶｃｏｍを変動させるコモン変動回路とを備えて成るＰＷＭＡＤ変換器。

また、前記コモン変動回路は、所定の抵抗比を成す複数の抵抗を備えて成り、Ｖｃｏｍの変動範囲となる所定電位を抵抗分割してＶｃｏｍを生成すると共に、抵抗比からＶｃｏｍの変動量を設定する。

また、前記コモン変動回路は、コンパレータの出力端子に一端を接続するコモン変動抵抗と、前記コモン変動抵抗のもう一端と前記Ｖｃｏｍの変動範囲となる所定電位を発生する２つの電圧端子との間に、各々接続する２つのコモン生成抵抗とを備えて成る。

また、前記コンパレータがヒステリシス付きコンパレータであり、前記コモン変動回路は、ヒステリシス付きコンパレータに備えた抵抗を共用としたコモン変動抵抗と、積分器のプラス入力端子及びＶｃｏｍに接続する前記コモン変動抵抗の一端と前記Ｖｃｏｍの変動範囲となる所定電位を発生する２つの電圧端子との間に、各々接続する２つのコモン生成抵抗とを備えて成る。

また、前記コモン変動回路は、前記コモン変動抵抗と前記２つのコモン生成抵抗との抵抗比によりＶｃｏｍの変動量を設定する。

また、前記コモン変動回路は、前記２つのコモン生成抵抗の抵抗比に応じた抵抗分割によってＶｃｏｍを生成する。

また、前記コモン変動回路は、前記コモン生成抵抗の抵抗値を同値として備える。

更に、前記コモン変動回路は、前記コモン変動抵抗の抵抗値を小さくする又は前記２つのコモン生成抵抗の抵抗値を大きくすることによって、Ｖｃｏｍの変動量を大きくする。

本発明のＰＷＭＡＤ変換器は、被測定電圧、パルス電圧及びリファレンス電圧を入力する各入力部と、Ｖｃｏｍを基準電位とする積分器及びコンパレータと、前記３つの各入力部からの入力信号を積分器により加算積分した出力信号に対して負帰還となるように、前記コンパレータを介してリファレンス電圧の電位を切り換える切換器とを備えるＰＷＭＡＤ変換器において、Ｖｃｏｍを被測定電圧の基準電圧とするために、被測定電圧の入力部に備えた、利得が０より大きい増幅器と、コンパレータの出力信号に同期してＶｃｏｍを変動させるコモン変動回路とを備えて成り、また、前記コモン変動回路は、所定の抵抗比を成す複数の抵抗を備えて成り、Ｖｃｏｍの変動範囲となる所定電位を抵抗分割してＶｃｏｍを生成すると共に、抵抗比からＶｃｏｍの変動量を設定することから、ＰＷＭＡＤ変換器の持つ分解能を損なうことなく電源電圧の低電圧化を可能とし、また、電源電圧をそのままに更に分解能を上げることを可能とする。

また、前記コモン変動回路は、コンパレータの出力端子に一端を接続するコモン変動抵抗と、前記コモン変動抵抗のもう一端と前記Ｖｃｏｍの変動範囲となる所定電位を発生する２つの電圧端子との間に、各々接続する２つのコモン生成抵抗とを備えて成り、また、前記コンパレータがヒステリシス付きコンパレータであり、前記コモン変動回路は、ヒステリシス付きコンパレータに備えた抵抗を共用としたコモン変動抵抗と、積分器のプラス入力端子及びＶｃｏｍに接続する前記コモン変動抵抗の一端と前記Ｖｃｏｍの変動範囲となる所定電位を発生する２つの電圧端子との間に、各々接続する２つのコモン生成抵抗とを備えて成ることから、性能の良いＡＤ変換器を複雑な回路を要せず安価に構成可能とする。

また、前記コモン変動回路は、前記コモン変動抵抗と前記２つのコモン生成抵抗との抵抗比によりＶｃｏｍの変動量を設定し、また、前記２つのコモン生成抵抗の抵抗比に応じた抵抗分割によってＶｃｏｍを生成し、また、前記コモン生成抵抗の抵抗値を同値として備え、更に、前記コモン変動抵抗の抵抗値を小さくする又は前記２つのコモン生成抵抗の抵抗値を大きくすることによって、Ｖｃｏｍの変動量を大きくするものであることから、積分出力に応じて簡便にＶｃｏｍを設定することを可能とする。

本発明のＰＷＭＡＤ変換器は、被測定電圧、パルス電圧及びリファレンス電圧を入力する各入力部と、Ｖｃｏｍを基準電位とする積分器及びコンパレータと、前記３つの各入力部からの入力信号を積分器により加算積分した出力信号に対して負帰還となるように、前記コンパレータを介してリファレンス電圧の電位を切り換える切換器とを備えるＰＷＭＡＤ変換器において、Ｖｃｏｍを被測定電圧の基準電圧とするために、被測定電圧の入力部に備えた、利得が０より大きい増幅器と、コンパレータの出力信号に同期してＶｃｏｍを変動させるコモン変動回路とを備えて成る。

また、前記コモン変動回路は、所定の抵抗比を成す複数の抵抗を備えて成り、Ｖｃｏｍの変動範囲となる所定電位を抵抗分割してＶｃｏｍを生成すると共に、抵抗比からＶｃｏｍの変動量を設定するものである。

また、前記コモン変動回路は、前記コモン変動抵抗と前記２つのコモン生成抵抗との抵抗比によりＶｃｏｍの変動量を設定するものである。

また、前記コモン変動回路は、前記２つのコモン生成抵抗の抵抗比に応じた抵抗分割によってＶｃｏｍを生成するものである。

更に、前記コモン変動回路は、前記コモン変動抵抗の抵抗値を小さくする又は前記２つのコモン生成抵抗の抵抗値を大きくすることによって、Ｖｃｏｍの変動量を大きくするものである。

本発明の実施例１は、従来技術として例示した図５の回路で構成されたＰＷＭＡＤ変換器０において、コンパレータ５の出力に同期してＶｃｏｍを変動させる回路と、被測定電圧：ＥｘをＶｃｏｍを基準とする入力信号として積分器に入力するためのアンプとを設けることにより、積分出力がＶｃｏｍに同期して変動させ、積分出力の最大振幅を実質上小さくすることを可能とするように構成したものである。

以下、本発明の実施例１を図面を用いて説明する。図１は、本実施例１のＰＷＭＡＤ変換器１０の回路図である。ここでは、従来例として図５に示したＰＷＭＡＤ変換器０との比較により、本発明のＰＷＭＡＤ変換器１０の構成を説明する。ただし、同じ構成及び作用のものは、同じ符号を用いて説明する。

図１によると、実施例１のＰＷＭＡＤ変換器１０は、Ｅｘ入力端子１及び抵抗Ｒｘ、Ｅｃ入力端子２及び抵抗Ｒｃ、Ｅｓ入力端子３及びＲｓ、積分器４、コンパレータ５、出力端子６並びに切換器７を備えて成り、後述するＶｃｏｍの変動範囲となる電源は、＋ＶｄｄからＧＮＤまでを電圧範囲とする単電源を用いて構成するものである。ここまでの構成は、図５の前記ＰＷＭＡＤ変換器０と同様である。

本発明のＰＷＭＡＤ変換器１０は、上記構成に加えて、コンパレータ５と出力端子６との接続間に、Ｖｃｏｍを変動させるためのコモン変動回路８を接続し、また、Ｅｘ入力端子１と抵抗Ｒｘとの接続間にＶｃｏｍを基準電位とする利得１のアンプであるボルテージフォロワ９を接続して構成する。

前記コモン変動回路８は、前記電源電圧を抵抗分割してＶｃｏｍを生成すると共に、抵抗比からＶｃｏｍｎｏ変動量を設定するための複数の抵抗を備えてなるものであり、具体的には、コンパレータ５と出力端子６との接続間にコモン変動抵抗Ｒ１の一方の片端を接続し、もう一方の片端は、コモン生成抵抗Ｒ２及びＲ３を各々介して＋Ｖｄｄ及びＧＮＤに接続して構成する。これにより、前記コモン変動抵抗Ｒ１並びにコモン生成抵抗Ｒ２及びＲ３の抵抗比を適切に設定することによって、コンパレータ５の出力に同期してＶｃｏｍを＋Ｖｄｄ及びＧＮＤ間において変動させるものである。

続いて、図２を含めて、実施例１のＰＷＭＡＤ変換器１０の動作を説明する。特に前記各抵抗Ｒ１、Ｒ２及びＲ３の関係によって、どのような積分出力波形が得られるかを詳述する。

図２は、前記Ｅｘ入力端子１からの入力が無い場合、すなわち、被測定電圧Ｅｘ＝０の場合の積分器４から出力される積分出力波形を示しており、前記コモン変動回路８において、前記コモン生成抵抗Ｒ２及びＲ３の関係を、Ｒ２＝Ｒ３＝Ｒとしたときの、積分出力に応じた前記コモン変動抵抗Ｒ１の抵抗値の違いによる３つの態様を（ａ）、（ｂ）及び（ｃ）として図示したものである。ここで、前述のようにＲ２＝Ｒ３＝Ｒとしたことから、Ｖｃｏｍは、電源を同値の抵抗により抵抗分割して生成することになり、Ｖｃｏｍ＝＋Ｖｄｄ／２となる。

図２（ａ）は、コモン変動回路８によるＶｃｏｍの変動が無い場合の波形、すなわち、前記従来技術で図６（ａ）に例示したＰＷＭＡＤ変換器０の積分出力波形を示す図であり、図２（ｂ）は、前記図２（ａ）に対して、積分出力波形の出力振幅を小さくして電源の低電圧化を可能とするように、コモン変動回路８によりＶｃｏｍを変動させた場合の波形を示す図であり、図２（ｃ）は、同じく、前記図２（ａ）に対して、積分出力波形の周期を長く取ることにより分解能を上げて高精度化を目指した場合に、最大振幅が変わらないように、コモン変動回路８によりＶｃｏｍを変動させた場合の波形を示す図である。

図２（ａ）に示すように、Ｖｃｏｍの変動が無い従来のＰＷＭＡＤ変換器０における積分出力波形は、出力電圧の最大振幅をＶａとし、１周期の時間をｔ１とする波形として得られる。ここで、積分出力波形を区切るように縦の点線で示す位置ｐは、前記コンパレータ５の切り換えのタイミング、つまり、積分出力に対して負帰還となるように切換器７によって、リファレンス電圧Ｅｓを＋Ｖｄｄ又はＧＮＤのいずれかに切り換えるタイミングを示す。

実施例１のＰＷＭＡＤ変換器１０は、まず、図２（ｂ）において、前記コモン変動回路８のコモン変動抵抗Ｒ１並びにコモン生成抵抗Ｒ２及びＲ３を後述する所望の抵抗比に設定してあることによって、コンパレータ５の切り換えのタイミングに従って、積分出力に対して負帰還となるようにＶｃｏｍが変動すると共に、積分出力も同じ量だけ変動する。これによって、図示したようにＶｃｏｍＡ又はＶｃｏｍＢとして変動したＶｃｏｍを基準にして積分出力波形が形成され、結果として、積分出力の最大振幅はＶｂとなり、Ｖｂ<Ｖａなる関係を得る。

このとき、電源電圧は、Ｖｃｏｍを中心とする積分出力波形の最大振幅Ｖｂがサチレーションを起こさない程度あれば良いため、少なくとも（Ｖａ−Ｖｂ）分の低電源化することを可能とするものである。

ここで、前記コモン変動抵抗Ｒ１並びにコモン生成抵抗Ｒ２及びＲ３の関係を以下に示す。前述したように、Ｒ２＝Ｒ３＝ＲとしてＲ１を変動させた場合、Ｖｃｏｍは、Ｖｃｏｍ＝＋Ｖｄｄ／２を中心に、コンパレータ５の切り換えのタイミングに従って＋Ｖｄｄ側又はＧＮＤ側に同じ量だけ変動するものである。

例えば、コンパレータ５の出力に伴い、切換器７がリファレンス電圧Ｅｓ＝＋Ｖｄｄとして切り換えられた場合、前記コンパレータ５に接続されている前記コモン変動抵抗Ｒ１の一端は、＋Ｖｄｄに接続されていることになり、このときのＶｃｏｍをＶｃｏｍＡとして、
ＶｃｏｍＡ＝{（Ｒ＋Ｒ１）／（Ｒ＋２Ｒ１）}×Ｖｄｄ・・・（式１）
で表される。

また、コンパレータ５の出力に伴い、切換器７がリファレンス電圧Ｅｓ＝ＧＮＤとして切り換えられた場合、前記コンパレータ５に接続されている前記コモン変動抵抗Ｒ１の一端は、ＧＮＤに接続されていることになり、このときのＶｃｏｍをＶｃｏｍＢとして、
ＶｃｏｍＢ＝{Ｒ１／（Ｒ＋２Ｒ１）}×Ｖｄｄ・・・（式２）
で表される。

これにより、図２（ｂ）並びに式（１）及び式（２）によって、ＶｃｏｍＡ>ＶｃｏｍＢとなることが分かる。すなわち、コンパレータ５の出力が＋Ｖｄｄであった場合、Ｖｃｏｍ＝＋Ｖｄｄ／２よりも高い電位を基準として積分出力波形が形成され、コンパレータ５の出力がＧＮＤであった場合、Ｖｃｏｍ＝＋Ｖｄｄ／２よりも低い電位を基準として積分出力波形が形成されるものであり、電源の低電圧化を可能とする。

続いて、図２（ｃ）に示すように、ＰＷＭＡＤ変換器１０は、図２（ａ）の積分出力に対して、積分出力波形の１周期に掛かる時間を長くとり、振幅を大きくして分解能を更に向上させる場合であっても、最大振幅Ｖａを維持したまま、つまり、電源電圧を維持したままで分解能を上げることも可能であり、従来例において、図７（ｃ）に示したような、従来のＰＷＭＡＤ変換器０ではサチレーションを起こす可能性のある状態を回避することを可能とするものである。

すなわち、パルス電圧Ｅｃの１周期Ｔの時間を図２（ａ）に示すｔ１からｔ３（ｔ３>ｔ１）とするものであり、これに伴い積分出力波の振幅も大きくなるが、これに対して、最大振幅Ｖａを維持させるようにコモン変動回路８の抵抗比を設定することによってＶｃｏｍの変動量、つまり、前記ＶｃｏｍＡとＶｃｏｍＢとの電位差を大きくするものである。

ここで、ＶｃｏｍＡとＶｃｏｍＢとの電位差をＨとすると、Ｈ＝ＶｃｏｍＡ−ＶｃｏｍＢと表され、前記式１及び２より、
Ｈ＝Ｒ／（Ｒ＋２Ｒ１）×Ｖｄｄ・・・(式３)
と表される。

従って、コモン生成抵抗Ｒとコモン変動抵抗Ｒ１との関係は、コモン変動抵抗Ｒ１の抵抗値を小さくする又はコモン生成抵抗Ｒの抵抗値を大きくするように、抵抗比を設定することによって、前記ＶｃｏｍＡとＶｃｏｍＢとの電位差Ｈを大きくすることが可能であることが分かる。これによって、Ｖｃｏｍは、Ｖｃｏｍ＝＋Ｖｄｄ／２からの変動量が大きくなり、図２（ｃ）に示すようにＶｃｏｍＣ及びＶｃｏｍＤを基準として、これに同期して積分出力波形が形成されるものであり、電源に依らず高分解能を可能とするものである。

次に、図３を含めて、被測定電圧Ｅｘを入力した場合の例を説明する。また、２つのコモン生成抵抗Ｒ２とＲ３との関係によるＶｃｏｍ変動についても説明する。

図３は、従来例の図６（ｂ）に示した、被測定電圧Ｅｘを入力した場合の積分出力波形において、丸囲み部Ｘに示したサチレーションを回避するようにＶｃｏｍを変動させた積分出力波形を示す図であり、図３（ａ）は、図２を用いて前述したものと同様にして、コモン生成抵抗Ｒとコモン変動抵抗Ｒ１との抵抗比によりＶｃｏｍＡ及びＶｃｏｍＢを設定した場合の図であり、図３（ｂ）は、コモン生成抵抗Ｒ２とＲ３との抵抗比によるＶｃｏｍ変動の場合の図である。

図３（ａ）においては、前記図２（ｂ）と同様にして、積分出力波形適切に設定したコモン変動抵抗Ｒ１とコモン生成抵抗Ｒとの抵抗比により、ＶｃｏｍＡ及びＶｃｏｍＢを各々基準とする積分出力波形を形成することによって、最大サチレーションを回避することを可能とし、また、最大振幅をＶｙ（Ｖｙ<Ｖｘ）となることから、低電圧下を可能とするものである。

また、ここでは図示していないが、図２（ｃ）と同様にして積分出力波形の１周期に掛かる時間を長くすることにより、電源電圧を維持したままで分解能を上げることも可能である。

また、Ｖｃｏｍ＝＋Ｖｄｄ／２に対して＋Ｖｄｄ側とＧＮＤ側の積分出力波形が非対称となる場合において、コモン生成抵抗Ｒ２とＲ３との抵抗比による抵抗分割を用いて、Ｖｃｏｍを変動させることも有用であり、Ｒ１＝０としたときの積分出力波形を示したものが図３（ｂ）である。

この場合において、Ｖｃｏｍは、コモン生成抵抗Ｒ２とＲ３との抵抗分割によってのみ設定され、このときのＶｃｏｍをＶｃｏｍＥとすると、
ＶｃｏｍＥ＝Ｒ３／（Ｒ２＋Ｒ３）・・・（式４）
で表される。

従って、Ｒ３>Ｒ２として、コモン生成抵抗Ｒ２とＲ３との抵抗比を設定した場合には、Ｖｃｏｍ＝＋Ｖｄｄ／２よりも高い電位を基準として積分出力波形が形成され、逆にＲ２>Ｒ３となる場合には、Ｖｃｏｍ＝＋Ｖｄｄ／２よりも低い電位を基準として積分出力波形が形成されるものである。

更に、図示しないが、ＰＷＭＡＤ変換器１０は、Ｒ２とＲ３との抵抗比によりＶｃｏｍを＋Ｖｄｄ／２から変動させた上で、Ｒ１とＲ２及びＲ３との抵抗比により、ＶｃｏｍＡ及びＶｃｏｍＢを各々設定しＶｃｏｍＡとＶｃｏｍＢとの電位差自体を小さくすることができる。これにより、コンパレータ５の出力に同期してＶｃｏｍを切り換える際の応答性が安定し、より精度の高い測定を可能とするものである。

本発明の実施例２は、実施例１のＰＷＭＡＤ変換器１０のコンパレータ５に代えてヒステリシス付きコンパレータを用いた例を示す。図４は、実施例２の回路図である。以下、図１との差異を用いて説明する。

本実施例２で用いるヒステリシス付きコンパレータ１５に備えた２つの抵抗Ｒ１及びＲ４は、コモン変動回路１７におけるコモン変動抵抗として共有されるものであり、Ｒ１は、Ｖｃｏｍに接続される積分器のプラス入力端子とヒステリシス付きコンパレータ１５のプラス側入力端子との間に接続され、Ｒ４は、前記Ｒ１のヒステリシス付きコンパレータ１５のプラス側入力端子に接続された一端とヒステリシス付きコンパレータ１５の出力端子との間に接続されて成る。

また、前記Ｒ１の積分器のプラス入力端子及びＶｃｏｍに接続された一端は、各々Ｒ２及びＲ３を介して＋Ｖｄｄ及びＧＮＤに接続されて成る。つまり、実施例１で示したコモン変動抵抗Ｒ１は、実施例２においてはＲ１とＲ４との合成抵抗で表されるものであり、この合成抵抗をＲｆとすると、コモン変動抵抗Ｒｆ並びにコモン生成抵抗Ｒ２及びＲ３の関係は、実施例１に示したコモン変動抵抗Ｒ１並びにコモン生成抵抗Ｒ２及びＲ３の関係と同様であり、各抵抗の抵抗比を適切に設定することにより、前述した実施例１と同様の効果を得ることを可能とするものである。

なお、実施例１及び実施例２においては、Ｅｘ入力端子１からの入力信号に対して、基準電位をＶｃｏｍにとるために、利得が１となるボルテージフォロワ９を用いたが、ボルテージフォロワに限定されること無く、利得が０より大きい増幅器であれば良い。

また、前記コモングランドの変動範囲となる所定の電位差を、＋ＶｄｄからＧＮＤまでとする単電源回路での動作を例示したが、例えば、＋Ｖｄｄから−Ｖｄｄまでの負電圧を含む電源回路においても同様に動作するものである。

第１実施例のＰＷＭＡＤ変換器の回路図である。（ａ）Ｅｘ入力が無い場合のＲ１＝０のときの積分出力波形である。（ｂ）Ｅｘ入力が無い場合の低電圧化させるようにＶｃｏｍを変動させたときの積分出力波形を示す図である。（ｃ）Ｅｘ入力が無い場合の分解能を向上させるようにＶｃｏｍを変動させたときの積分出力波形を示す図である。（ａ）Ｅｘを入力した場合のＲとＲ１との抵抗比によりＶｃｏｍを変動させたときの積分出力波形を示す図である。（ｂ）Ｅｘを入力したときのＲ２とＲ３との抵抗比によりＶｃｏｍを変動させたときの積分出力波形を示す図である。第２実施例のＰＷＭＡＤ変換器の回路図である。従来のＰＷＭＡＤ変換器の回路図である。（ａ）Ｅｘ入力が無い場合の従来のＰＷＭＡＤ変換器の入力と積分出力との関係を示す図である。（ｂ）Ｅｘを入力した場合の従来のＰＷＭＡＤ変換器の入力と積分出力との関係を示す図である。（ａ）Ｅｘ入力が無い場合の従来のＰＷＭＡＤ変換器の積分出力波形である。（ｂ）Ｅｘ入力が無い場合の低電圧化させるように１周期を短くしたときの積分出力波形を示す図である。（ｃ）Ｅｘ入力が無い場合の分解能を向上させるように１周期を長くしたときの積分出力波形を示す図である。

符号の説明

０，１０ＰＷＭＡＤ変換器
１Ｅｘ入力端子
２Ｅｃ入力端子
３Ｅｓ入力端子
４積分器
５コンパレータ
６出力端子
７切換器
８コモン変動回路
９ボルテージフォロワ
１５ヒステリシス付きコンパレータ
１８コモン変動回路
Ｒ１、Ｒｆコモン変動抵抗
Ｒ２、Ｒ３、Ｒコモン生成抵抗

Claims

被測定電圧、パルス電圧及びリファレンス電圧を入力する各入力部と、コモングランドの電位を基準電位とする積分器及びコンパレータと、前記３つの各入力部からの入力信号を積分器により加算積分した出力信号に対して負帰還となるように、前記コンパレータを介してリファレンス電圧の電位を切り換える切換器とを備える帰還型パルス幅変調方式ＡＤ変換器において、
コモングランドの電位を被測定電圧の基準電圧とするために、被測定電圧の入力部に備えた、利得が０より大きい増幅器と、
コンパレータの出力信号に同期してコモングランドの電位を変動させるコモン変動回路とを備えて成ることを特徴とする帰還型パルス幅変調方式ＡＤ変換器。
前記コモン変動回路は、所定の抵抗比を成す複数の抵抗を備えて成り、コモングランドの電位の変動範囲となる所定電位を抵抗分割してコモングランドの電位を生成すると共に、抵抗比からコモングランドの電位の変動量を設定することを特徴とする請求項１記載の帰還型パルス幅変調方式ＡＤ変換器。
前記コモン変動回路は、コンパレータの出力端子に一端を接続するコモン変動抵抗と、前記コモン変動抵抗のもう一端と前記コモングランドの電位の変動範囲となる所定電位を発生する２つの電圧端子との間に、各々接続する２つのコモン生成抵抗とを備えて成ることを特徴とする請求項２記載の帰還型パルス幅変調方式ＡＤ変換器。
前記コンパレータがヒステリシス付きコンパレータであり、前記コモン変動回路は、ヒステリシス付きコンパレータに備えた抵抗を共用としたコモン変動抵抗と、積分器のプラス入力端子及びコモングランドに接続する前記コモン変動抵抗の一端と前記コモングランドの電位の変動範囲となる所定電位を発生する２つの電圧端子との間に、各々接続する２つのコモン生成抵抗とを備えて成ることを特徴とする請求項２記載の帰還型パルス幅変調方式ＡＤ変換器。
前記コモン変動回路は、前記コモン変動抵抗と前記２つのコモン生成抵抗との抵抗比によりコモングランドの電位の変動量を設定することを特徴とする請求項３又は４記載の帰還型パルス幅変調方式ＡＤ変換器。
前記コモン変動回路は、前記２つのコモン生成抵抗の抵抗比に応じた抵抗分割によってコモングランドの電位を生成することを特徴とする請求項３乃至５の内いずれか一項に記載の帰還型パルス幅変調方式ＡＤ変換器。
前記コモン変動回路は、前記コモン生成抵抗の抵抗値を同値として備えることを特徴とする請求項３乃至６の内いずれか一項に記載の帰還型パルス幅変調方式ＡＤ変換器。
前記コモン変動回路は、前記コモン変動抵抗の抵抗値を小さくする又は前記２つのコモン生成抵抗の抵抗値を大きくすることによって、コモングランドの電位の変動量を大きくすることを特徴とする請求項３乃至７の内いずれか一項に記載の帰還型パルス幅変調方式ＡＤ変換器。