TW201735549A - 信號校準電路及信號校準方法 - Google Patents

信號校準電路及信號校準方法 Download PDF

Info

Publication number
TW201735549A
TW201735549A TW106108287A TW106108287A TW201735549A TW 201735549 A TW201735549 A TW 201735549A TW 106108287 A TW106108287 A TW 106108287A TW 106108287 A TW106108287 A TW 106108287A TW 201735549 A TW201735549 A TW 201735549A
Authority
TW
Taiwan
Prior art keywords
signal
calibration
circuit
calibrated
output
Prior art date
Application number
TW106108287A
Other languages
English (en)
Other versions
TWI636672B (zh
Inventor
魏偉
張洋
Original Assignee
聯發科技（新加坡）私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技（新加坡）私人有限公司 filed Critical 聯發科技（新加坡）私人有限公司
Publication of TW201735549A publication Critical patent/TW201735549A/zh
Application granted granted Critical
Publication of TWI636672B publication Critical patent/TWI636672B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS OR SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/04—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using predictive techniques
    • G10L19/16—Vocoder architecture
    • G10L19/167—Audio streaming, i.e. formatting and decoding of an encoded audio signal representation into a data stream for transmission or storage purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Abstract

本發明公開了一種信號校準電路及信號校準方法，該電路包括：類比數位轉換電路，耦接待測電路的輸出端，用於獲取待測電路輸出的類比信號，並將類比信號轉化為數位信號；校準信號產生電路，用於產生校準信號，根據第一信號調節校準信號，並輸出校準信號；校準電路，耦接類比數位轉換電路及校準信號產生電路，用於獲取數位信號和校準信號，並根據校準信號校準數位信號，並輸出校準後的信號；其中，第一信號為預定信號，或者為校準電路輸出的校準後的信號。

Description

信號校準電路及信號校準方法
本發明涉及信號處理領域，特別是涉及一種信號校準電路及信號校準方法。
Sony/Philips Digital Interface Format是SONY、PHILIPS數字音訊介面的簡稱。就傳輸方式而言，SPDIF分為輸出(SPDIF OUT)和輸入(SPDIF IN)兩種。目前大多數的音效卡晶片都能夠支援SPDIF OUT，但我們需要注意，並不是每一種產品都會提供數碼介面。而支援SPDIF IN的音效卡晶片則相對少一些，如：EMU10K1、YMF-744和FM801-AU、CMI8738等。SPDIF IN在音效卡上的典型應用就是CD SPDIF，但也並不是每一種支援SPDIF IN的音效卡都提供這個介面。
但是在音訊信號由類比信號轉化為數位信號時，信號的脈衝往往會發生偏移，影響信號的準確性，造成信號的失真。
有鑑於此，本發明主要是提供一種信號校準電路及信號校準方法，能夠使在對類比信號轉化為數位信號的過程中產生的脈衝占空比的偏移量進行校準修正，防止信號在轉換 過程中失真。
本發明採用的一個技術方案是：提供一種信號校準電路，該電路包括：類比數位轉換電路，耦接待測電路的輸出端，用於獲取待測電路輸出的類比信號，並將類比信號轉化為數位信號；校準信號產生電路，用於產生校準信號，根據第一信號調節校準信號，並輸出校準信號；校準電路，耦接類比數位轉換電路及校準信號產生電路，用於獲取數位信號和校準信號，並根據校準信號校準數位信號，並輸出校準後的信號；其中，第一信號為預定信號，或者為校準電路輸出的校準後的信號。
其中，校準信號產生電路包括第一電阻串、第二電阻串、電壓輸入端、電壓輸出端、參考電壓端、至少一個第一電子開關以及至少一個第二電子開關；第一電阻串包括第一端、第二端以及第一端和第二端之間依次串聯的多個第一電阻；其中，至少一個第一電阻的至少一端通過一第一電子開關連接電壓輸入端；第二電阻串包括第三端、第四端以及第三端和第四端之間依次串聯的多個第二電阻；其中，至少一個第二電阻的至少一端通過一第二電子開關連接參考電壓端；電壓輸出端連接第二端以及第三端。
其中，第一電阻的阻值大於第二電阻的阻值。
其中，校準信號產生電路包括第三電阻串；第三電阻串包括第五端、第六端以及第五端和第六端之間依次串聯的多個第三電阻；電壓輸出端連接任意兩個相鄰的第三電阻之間。
其中，第一電阻的數量為十六個，阻值為1/4個單位電阻，任意兩個第一電阻中，每個第一電阻的兩端分別通過一個第一電子開關連接電壓輸入端；第二電阻的數量為四個，阻值為1/16個單位電阻，任意兩個第二電阻中，每個第二電阻的兩端分別通過一個第二電子開關連接參考電壓端；第三電阻的數量為三十一個，阻值為1個單位電阻，任意一個第三電阻的任意一端連接電壓輸出端。
其中，類比數位轉換電路包括電容、場效應管以及減法器；電容的第一端耦接待測電路的輸出端，電容的第二端耦接場效應管的汲極；場效應管的源極耦接減法器的反向輸入端，柵極接入一校準開啟信號；減法器的正向輸入端接入一參考信號，減法器的輸出端耦接校準電路。
其中，校準電路包括遲滯比較器；遲滯比較器的第一輸入端耦接類比數位轉換電路的輸出端，遲滯比較器的第二輸入端耦接校準信號產生電路的輸出端，遲滯比較器的輸出端用於輸出校準後的信號。
為解決上述技術問題，本發明採用的另一個技術方案是：提供一種信號校準方法，應用於如上的信號校準電路，包括：類比數位轉換電路獲取待測電路輸出的類比信號，並將類比信號轉化為數位信號；校準信號產生電路產生校準信號，根據第一信號調節校準信號，並輸出校準信號；校準電路獲取數位信號和校準信號，並根據校準信號校準數位信號，並輸出校準後的信號；其中，第一信號為預定信號，或者為校準電路輸出的校準後的信號。
其中，校準信號產生電路產生校準信號，根據第一信號調節校準信號，並輸出校準信號的步驟，具體包括：輸出一預定校準信號並檢測校準電路輸出的校準後的信號；在校準後的信號為低位準時，調節校準信號，並在校準後的信號由低位準變為高位準時，獲取校準信號作為第一校準信號；並在校準後的信號為高位準時，調節校準信號，並在校準後的信號由高位準變為低位準時，獲取校準信號作為第二校準信號；輸出第三校準信號；其中，第三校準信號為第一校準信號和第二校準信號的平均值。
其中，在校準後的信號為低位準時，調節校準信號，並在校準後的信號由低位準變為高位準時，獲取校準信號作為第一校準信號的步驟，具體為：在校準後的信號為低位準時，增大校準信號的電壓，並在校準後的信號由低位準變為高位準時，獲取校準信號作為第一校準信號；在校準後的信號為高位準時，調節校準信號，並在校準後的信號由高位準變為低位準時，獲取校準信號作為第二校準信號的步驟，具體為：在校準後的信號為高位準時，減小校準信號的電壓，並在校準後的信號由高位準變為低位準時，獲取校準信號作為第二校準信號。
本發明的有益效果是：區別於現有技術的情況，本發明通過類比數位轉換電路耦接待測電路的輸出端，獲取待測電路輸出的類比信號，並將類比信號轉化為數位信號；校準信號產生電路產生校準信號，根據第一信號調節校準信號，並輸出校準信號；校準電路耦接類比數位轉換電路及校準信號產 生電路，獲取數位信號和校準信號，並根據校準信號校準數位信號，並輸出校準後的信號。通過上述方式，能夠使在對類比信號轉化為數位信號的過程中產生的脈衝占空比的偏移量進行校準修正，防止信號在轉換過程中失真，保證信號傳輸的穩定性。
100‧‧‧待測電路
101‧‧‧類比數位轉換電路
102‧‧‧校準信號產生電路
103‧‧‧校準電路
1001‧‧‧類比數位轉換模組
1002‧‧‧校準信號產生模組
1003‧‧‧校準模組
第1圖是本發明信號校準電路第一實施方式的結構示意圖。
第2圖是本發明信號校準電路第二實施方式中類比數位轉換電路和校準電路的示意圖。
第3圖是本發明信號校準電路第二實施方式中校準信號產生電路的示意圖。
第4圖是本發明信號校準電路第二實施方式中Va-Vd的信號變化示意圖。
第5圖是本發明信號校準電路第二實施方式中Vd-Vout的信號變化示意圖。
第6圖是本發明第二實施方式中的校準信號產生電路的示意圖。
第7圖是本發明信號校準方法一實施方式的流程圖。
第8圖是本發明信號校準方法一實施方式中步驟702的波形示意圖。
第9圖是本發明信號校準方法一實施方式中步驟702的波形對比示意圖。
第10圖是本發明信號校準系統一實施方式的結構示意圖。
參閱第1圖，本發明信號校準電路第一實施方式的結構示意，該電路包括類比數位轉換電路101、校準信號產生電路102以及校準電路103。
類比數位轉換電路101，耦接待測電路100的輸出端，用於獲取待測電路100輸出的類比信號Va，並將類比信號Va轉化為數位信號Vd。
本實施方式中的校準電路103一般用於校準音訊信號，例如SPDIF的音訊信號，SPDIF是SONY、PHILIPS家用數位音訊介面的簡稱，可以傳輸PCM流和Dolby Digital、dts這類環繞聲壓縮音訊信號。所以在音效卡上添加SPDIF功能的最重大意義就在於讓電腦音效卡具備更加強大的設備擴展能力。音效卡支援SPDIF OUT以後，對於各種數字音訊解碼器，只要上面含有SPDIF IN，我們就可以把它與電腦相連，從而實現相關功能。
或在其他實施方式中，校準電路103也可以用於校準除音訊信號外的其他信號，這些信號往往是可調節的類比信號，因此在校準前，需要將類比信號轉化為數位信號。當然，如果待測電路輸出的信號本身就是數位信號，則可以不需要類比數位轉換電路101來進行類比數位轉化。
具體地，以SPDIF音訊介面為例，SPDIF格式的音訊輸出比較注重SPDIFBF的脈衝輸出的占空比。其中，SPDIFBF相當於本實施方式的類比數位轉換電路101，SPDIF 相當於本實施方式的校準電路103。
校準信號產生電路102，用於產生校準信號Vcm，根據第一信號調節校準信號，並輸出校準信號。
一般情況下，第一信號是一預定信號，其值可以是任意設置的，也可以是預先根據經驗設置的一固定值。
校準電路103，耦接類比數位轉換電路101及校準信號產生電路102，用於獲取數位信號和校準信號，並根據校準信號校準數位信號，並輸出校準後的信號Vout。
進一步地，校準信號產生電路102先將校準信號Vcm設置為與第一信號一致。當該電路進行工作時，檢測校準電路103輸出的校準後的信號Vout，根據校準後的信號Vout的情況可以再次調節第一信號而形成不同於第一信號的第二信號、第三信號等等，最終經過多次校準調節，形成較為準確的第一信號，從而在調節校準信號Vcm時更為精確。
其中，對數位信號Vd占空比的偏移量的校準方式是多樣的，可以是增加或減小數位信號Vd的占空比，也可以是對信號除了占空比之外的其他參數進行調節，例如頻率、振幅等等。
另外，對於校準信號Vcm的產生方法，除了上述提到的參考一預設的標準信號外，還可以是根據校準電路103輸出的校準後的信號Vout作為參考，例如，若校準後的信號Vout的脈衝占空比依然存在偏移，可以繼續對校準信號Vcm進行調節。
由於類比信號Va在傳遞過程中，或類比信號Va 轉化為數位信號Vd的過程中，容易出現信號失真的情況，其占空往往會有所偏移，即信號在進入SPDIF之前就發生了占空比偏移。基於此，通過本發明在SPDIF中將偏移量進行校準，利用一校準信號Vcm對數位信號Vd進行校準，以使該數位信號Vd的占空比的偏移量減小，接近理想的狀態，從而減少數位信號Vd的占空比偏移，最後SPDIF輸出校準後的信號Vout。
區別於現有技術，本實施方式通過類比數位轉換電路耦接待測電路的輸出端，獲取待測電路輸出的類比信號，並將類比信號轉化為數位信號；校準信號產生電路產生校準信號，根據第一信號調節校準信號，並輸出校準信號；校準電路耦接類比數位轉換電路及校準信號產生電路，獲取數位信號和校準信號，並根據校準信號校準數位信號，並輸出校準後的信號。通過上述方式，能夠使在對類比信號轉化為數位信號的過程中產生的脈衝占空比的偏移量進行校準修正，防止信號在轉換過程中失真，保證信號傳輸的穩定性。
請同時參閱第2、3圖，其中，第2圖為本發明實施方式中信號校準電路類比數位轉換電路和校準電路的示意圖，第3圖為本發明第一實施方式中校準信號產生電路示意圖。
其中，類比數位轉換電路201包括電容C、場效應管T以及減法器A；電容C的第一端耦接待測電路的輸出端，電容C的第二端耦接場效應管T的汲極；場效應管T的源極耦接減法器的反向輸入端，柵極接入一校準開啟信號RG_calib_en；減法器的正向輸入端接入一參考信號V1，減法器的輸出端耦接校準電路203。
其中，場效應管T相當於一開關，其柵極接入一準開啟信號RG_calib_en，當開啟校準後，即准開啟信號RG_calib_en為高位準，使得場效應管T導通，整個電路開始工作。另外，還可以在減法器A的反向輸入端增加電阻以控制待測信號Va的幅值。
請同時參閱第2圖和第4圖，待測信號Va為類比信號，對應第2圖中減法器A的反向輸入端的輸入信號，V1為一參考信號，對應於第2圖中減法器A的正向輸入端的輸入信號。
減法器的原理為將正向輸入端的信號減去反向輸入端輸入的信號，即V1-Va，若差為正數，則減法器A的輸出端輸出信號1，即高位準信號，若差為負數，則減法器A的輸出端輸出信號0，即低位準信號，利用此原理能夠將類比信號轉化為數位信號。
在理想情況下，V1不發生變化，Va由於是類比信號，其位準不斷變化，當V1的位準高於Va的位準時，減法器A輸出低位準，當V1的位準低於Va的位準時，減法器A輸出高位準，即減法器A的輸出波形應當為第4圖中右側虛線的脈衝波形，由於V1的幅值為Va的一半，因此，理想的數位信號Vd(即減法器A輸出的脈衝信號)的占空比為50%。
但是在實際情況下，減法器A會有所偏移，其實際的參考信號V1的位準值會高於理想狀態，相當於V1+Vos，同樣根據上述減法器的原理得到的數位信號Vd的占空比會小於50%，即第4圖右側實線的脈衝波形。即實際波形的脈衝寬 度會比理想波形的脈衝寬度窄2△t，其中△t為第4圖中理想脈衝上升沿與實際脈衝上升沿之間的時間差。
校準信號產生電路202包括第一電阻串2021、第二電阻串2022、電壓輸入端2023、電壓輸出端2024、參考電壓端2025、至少一個第一電子開關2026以及至少一個第二電子開關2027。
其中，第一電阻串2021包括第一端、第二端以及第一端和第二端之間依次串聯的多個第一電阻；其中，至少一個第一電阻的至少一端通過一第一電子開關連接電壓輸入端；第二電阻串2022包括第三端、第四端以及第三端和第四端之間依次串聯的多個第二電阻；其中，至少一個第二電阻的至少一端通過一第二電子開關連接參考電壓端；電壓輸出端連接第二端以及第四端。
具體地，第一電阻串2021為多個依次串聯的第一電阻，第二電阻串2022為多個依次串聯的第二電阻，其中，第一電阻和第二電阻的數量和阻值是可以任意設置的。在一種實施方式中，多個第一電阻和多個第二電阻的阻值相等，第一電阻的數量等於第二電阻的數量。
每兩個第一電阻之間的節點通過一第一電子開關連接至輸入電壓端，每兩個第二電阻之間的節點通過一第二電子開關連接至參考電壓端。通過上述方式，能夠通過控制多個第一電子開關的開閉來調整電壓輸入端2023和電壓輸出端2024之間串聯的第一電阻數量(即調整電阻值)，能夠通過控制多個第二電子開關的開閉來調整參考電壓端2025和電壓輸 出端2024之間串聯的第二電阻數量，繼而使得輸出電壓端2024輸出的校準信號Vcm在電壓輸入端2023輸入的電壓AVDD與參考電壓端2025輸入的參考電壓AVSS之間按照一定的規律變化。可以知道，當第一電阻或第二電阻的數量越多，每次調節時，電壓輸出端輸出的校準信號Vcm的變化幅度越小，調整越精確，相反，第一電阻或第二電阻的數量越少，電壓輸出端輸出的校準信號Vcm的變化幅度越大，調整越粗糙。
校準電路203包括遲滯比較器B；遲滯比較器B的第一輸入端耦接類比數位轉換電路201的輸出端，遲滯比較器B的第二輸入端耦接校準信號產生電路202的輸出端，遲滯比較器B的輸出端用於輸出校準後的信號。
如第5圖所示，減法器A的輸出信號Vd輸入遲滯比較器B的第一輸入端，校準信號產生電路202輸出的校準信號Vcm輸入遲滯比較器B的第二輸入端。
遲滯比較器可以根據第二輸入端信號的大小來控制第一輸入端信號的延遲，通過延遲能夠使脈衝信號的占空比增大。
在校準信號Vcm理想的情況下，數位信號Vd和校準信號Vcm在經過校準電路203後，數位信號Vd的脈衝占空比會得到校準。由於Vout相比Vd的占空比變化的程度取決於校準信號Vcm，因此往往需要多次校準，才能得到理想的輸出信號Vout。
另外，還可以在校準電路中增加反相器，反相器 的輸入端耦接遲滯比較器的輸出端，反相器的輸出端用於輸出校準後的信號。
參閱第6圖，本發明第二實施方式中的校準信號產生電路的示意圖。
本實施方式與上述信號校準電路的不同在於校準信號產生電路，本實施方式的校準信號產生電路中，校準信號產生電路包括第一電阻串601、第二電阻串602及第三電阻串603；第三電阻串603包括第五端、第六端以及第五端和第六端之間依次串聯的多個第三電阻；電壓輸出端608連接任意兩個相鄰的第三電阻之間。
第三電阻串603的第五端連接第一電阻串601的第二端，第三電阻串603的第六端連接第二電阻串602的第三端。
具體地，第一電阻的數量為十六個，阻值為1/4個單位電阻，任意兩個第一電阻中，每個第一電阻的兩端分別通過一個第一電子開關連接電壓輸入端；第二電阻的數量為四個，阻值為1/16個單位電阻，任意兩個第二電阻中，每個第二電阻的兩端分別通過一個第二電子開關連接參考電壓端；第三電阻的數量為三十一個，阻值為1個單位電阻，任意一個第三電阻的任意一端連接電壓輸出端。
假設AVDD為3.3V，AVSS為-3.3V，則校準信號產生電路的電壓降為6.6V，通過第一電阻串、第二電阻串和第三電阻串的分壓作用，能夠將電壓減小並從電壓輸出端603輸出，再通過調節第一電子開關604或第二電子開關605，調節 第一電阻串601或第二電阻串602中串聯電阻的數量，從而進一步對電路中的電壓進行調節。
具體地，其中電壓輸出端608的位置位於第三電阻串603中從第六端向第五端數第十七個電阻與第十八個電阻之間。
由上述電路連接，我們可以知道，第一電阻串601的第一端與電壓輸出端608之間的電阻為：1/4R*X+R*18，其中X為第一電阻串601中第一電阻的數量；第二電阻串602的第四端與電壓輸出端608之間的電阻為：1/16R*Y+R*13，其中Y為第二電阻串602中第二電阻的數量；因此，電壓輸出端608輸出的電壓為：Vcm=6.6*(1/4R*X+R*18)/(1/4R*X+R*31+1/16R*Y)-3.3。
例如，若X=3，Y=4，則Vcm0.567V；例如，若X=8，Y=2，則Vcm0.685V；由於第一電阻串的電阻較大，可用於粗調，第二電阻串的電阻較小，可用於微調，即可以先對第一電阻的數量進行調節，待誤差變小時，再對第二電阻的數量進行調節。
當然，本實施方式中的第一電阻串601、第二電阻串602、第三電阻串603的數量以及電阻值，電壓輸出端606以及參考電壓端607的電壓值，都是可以根據實際情況任意設置的，以上實施方式僅為舉例，並不限制本發明的範圍。
區別於先前技術，本實施方式通過類比數位轉換 電路耦接待測電路的輸出端，獲取待測電路輸出的類比信號，並將類比信號轉化為數位信號；校準信號產生電路產生校準信號，根據第一信號調節校準信號，並輸出校準信號；校準電路耦接類比數位轉換電路及校準信號產生電路，獲取數位信號和校準信號，並根據校準信號校準數位信號，並輸出校準後的信號。其中，校準信號產生電路通過多個串聯的電阻開分壓，並用電子開關控制串聯電阻的數量，能夠通過粗調和微調兩種方式調整產生的校準信號的大小，使得產生的校準信號變化範圍大，調節精度高，更加有利於對音訊信號的校準。
參閱第7圖，本發明信號校準方法一實施方式的流程圖，該方法包括：
步驟701：類比數位轉換電路獲取待測電路輸出的類比信號，並將類比信號轉化為數位信號。
步驟702：校準信號產生電路產生校準信號，根據第一信號調節校準信號，並輸出校準信號。
步驟703：校準電路獲取數位信號和校準信號，並根據校準信號校準數位信號，並輸出校準後的信號。
其中，第一信號為預定信號，或者為校準電路輸出的校準後的信號。
其中，步驟702具體包括：
步驟7021：輸出一預定校準信號並檢測校準電路輸出的校準後的信號。
步驟7022：在校準後的信號為低位準時，調節校準信號，並在校準後的信號由低位準變為高位準時，獲取校準 信號作為第一校準信號。
該步驟具體為：在校準後的信號為低位準時，增大校準信號的電壓，並在校準後的信號由低位準變為高位準時，獲取校準信號作為第一校準信號。
步驟7023：並在校準後的信號為高位準時，調節校準信號，並在校準後的信號由高位準變為低位準時，獲取校準信號作為第二校準信號。
在校準後的信號為高位準時，減小校準信號的電壓，並在校準後的信號由高位準變為低位準時，獲取校準信號作為第二校準信號。
步驟7024：輸出第三校準信號；其中，第三校準信號為第一校準信號和第二校準信號的平均值。
如第8圖、第9圖所示，在校準後的信號Vout為低位準時，增大校準信號Vcm的電壓，並在校準後的信號Vout由低位準變為高位準時，獲取校準信號Vcm作為第一校準信號Vcm_H。在校準後的信號Vout為高位準時，減小校準信號Vcm的電壓，並在校準後的信號Vout由高位準變為低位準時，獲取校準信號Vcm作為第二校準信號Vcm_L。取第一校準信號Vcm_H與第二校準信號Vcm_L的平均值作為第三校準信號Vcm1，並輸出，即校準信號產生電路輸出的校準信號Vcm1=(Vcm_H+Vcm_L)/2。
通過第9圖可以看出，校準信號Vcm1與輸出信號Vout較為接近。
區別於現有技術，本實施方式通過類比數位轉換 電路獲取待測電路輸出的類比信號，並將類比信號轉化為數位信號；校準信號產生電路產生校準信號，根據第一信號調節校準信號，並輸出校準信號；校準電路獲取數位信號和校準信號，並根據校準信號校準數位信號，並輸出校準後的信號。能夠使在對類比信號轉化為數位信號的過程中產生的脈衝占空比的偏移量進行校準修正，防止信號在轉換過程中失真，保證信號傳輸的穩定性。
參閱第10圖，本發明信號校準系統一實施方式的結構示意圖，該系統包括類比數位轉換模組1001、校準信號產生模組1002以及校準模組1003。
類比數位轉換模組1001，用於獲取待測元器件輸出的類比信號Va，並將類比信號Va轉化為數位信號Vd。
校準信號產生模組1002，用於產生校準信號Vcm，根據第一信號調節校準信號Vcm，並輸出校準信號Vcm。
校準模組1003，耦接類比數位轉換模組1001及校準信號產生模組1002，用於獲取數位信號Vd和校準信號Vcm，並根據校準信號Vcm校準數位信號Vd，並輸出校準後的信號Vout。
另外，校準信號產生模組1002還用於獲取校準模組1003輸出的校準後的信號Vout，並根據校準後的信號Vout的校準情況來調節校準信號Vcm，使得信號校準更加準確，減小誤差。
本發明可以其他特定形式體現而不脫離本發明之精神和基本特徵。上述實施例僅作為說明而非用來限制本發 明，本發明之保護範圍當視後附之申請專利範圍所界定者為準。凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧待測電路
101‧‧‧類比數位轉換電路
102‧‧‧校準信號產生電路
103‧‧‧校準電路

Claims (10)

  1. 一種信號校準電路，用於校準待測電路的輸出信號，包括：類比數位轉換電路，耦接所述待測電路的輸出端，用於獲取所述待測電路輸出的類比信號，並將所述類比信號轉化為數位信號；校準信號產生電路，用於產生校準信號，根據第一信號調節所述校準信號，並輸出所述校準信號；以及校準電路，耦接所述類比數位轉換電路及所述校準信號產生電路，用於獲取所述數位信號和所述校準信號，並根據所述校準信號校準所述數位信號，並輸出校準後的信號；其中，所述第一信號為預定信號，或者為所述校準電路輸出的校準後的信號。
  2. 如申請專利範圍第1項所述之信號校準電路，其中所述校準信號產生電路包括第一電阻串、第二電阻串、電壓輸入端、電壓輸出端、參考電壓端、至少一個第一電子開關以及至少一個第二電子開關；所述第一電阻串包括第一端、第二端以及所述第一端和所述第二端之間依次串聯的多個第一電阻；其中，至少一個所述第一電阻的至少一端通過一所述第一電子開關連接所述電壓輸入端；所述第二電阻串包括第三端、第四端以及所述第三端和所述第四端之間依次串聯的多個第二電阻；其中，至少一個所述第二電阻的至少一端通過一所述第二電子開關連接所述參考電壓端；以及 所述電壓輸出端連接所述第二端以及所述第三端。
  3. 如申請專利範圍第2項所述之信號校準電路，其中所述第一電阻的阻值大於所述第二電阻的阻值。
  4. 如申請專利範圍第2或3項所述之信號校準電路，其中所述校準信號產生電路包括第三電阻串；所述第三電阻串包括第五端、第六端以及所述第五端和所述第六端之間依次串聯的多個第三電阻；以及所述電壓輸出端連接任意所述兩個相鄰的所述第三電阻之間。
  5. 如申請專利範圍第4項所述之信號校準電路，其中所述第一電阻的數量為十六個，阻值為1/4個單位電阻，任意兩個所述第一電阻中，每個所述第一電阻的兩端分別通過一個所述第一電子開關連接所述電壓輸入端；所述第二電阻的數量為四個，阻值為1/16個單位電阻，任意兩個所述第二電阻中，每個所述第二電阻的兩端分別通過一個所述第二電子開關連接所述參考電壓端；以及所述第三電阻的數量為三十一個，阻值為1個單位電阻，任意一個所述第三電阻的任意一端連接所述電壓輸出端。
  6. 如申請專利範圍第1項所述之信號校準電路，其中所述類比數位轉換電路包括電容、場效應管以及減法器；所述電容的第一端耦接所述待測電路的輸出端，所述電容的第二端耦接所述場效應管的汲極；所述場效應管的源極耦接所述減法器的反向輸入端，柵極接入一校準開啟信號；以及 所述減法器的正向輸入端接入一參考信號，所述減法器的輸出端耦接所述校準電路。
  7. 如申請專利範圍第1項所述之信號校準電路，其中所述校準電路包括遲滯比較器；所述遲滯比較器的第一輸入端耦接所述類比數位轉換電路的輸出端，所述遲滯比較器的第二輸入端耦接所述校準信號產生電路的輸出端，所述遲滯比較器的輸出端用於輸出所述校準後的信號。
  8. 一種信號校準方法，應用於如權利要求1-7任一項項所述之信號校準電路，其中包括：類比數位轉換電路獲取所述待測電路輸出的類比信號，並將所述類比信號轉化為數位信號；校準信號產生電路產生校準信號，根據第一信號調節所述校準信號，並輸出所述校準信號；以及校準電路獲取所述數位信號和所述校準信號，並根據所述校準信號校準所述數位信號，並輸出校準後的信號；其中，所述第一信號為預定信號，或者為所述校準電路輸出的校準後的信號。
  9. 如申請專利範圍第8項所述之信號校準方法，其中校準信號產生電路產生校準信號，根據第一信號調節所述校準信號，並輸出所述校準信號的步驟，包括：輸出一預定校準信號並檢測所述校準電路輸出的校準後的信號；在所述校準後的信號為低位準時，調節所述校準信號，並 在所述校準後的信號由低位準變為高位準時，獲取所述校準信號作為第一校準信號；在所述校準後的信號為高位準時，調節所述校準信號，並在所述校準後的信號由高位準變為低位準時，獲取所述校準信號作為第二校準信號；以及輸出第三校準信號；其中，所述第三校準信號為所述第一校準信號和所述第二校準信號的平均值。
  10. 如申請專利範圍第9項所述之信號校準方法，其中在所述校準後的信號為低位準時，調節所述校準信號，並在所述校準後的信號由低位準變為高位準時，獲取所述校準信號作為第一校準信號的步驟，包括：在所述校準後的信號為低位準時，增大所述校準信號的電壓，並在所述校準後的信號由低位準變為高位準時，獲取所述校準信號作為第一校準信號；在所述校準後的信號為高位準時，調節所述校準信號，並在所述校準後的信號由高位準變為低位準時，獲取所述校準信號作為第二校準信號的步驟，包括：在所述校準後的信號為高位準時，減小所述校準信號的電壓，並在所述校準後的信號由高位準變為低位準時，獲取所述校準信號作為第二校準信號。
TW106108287A 2016-03-15 2017-03-14 信號校準電路及信號校準方法 TWI636672B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??201610146468.0 2016-03-15
CN201610146468.0A CN107196656B (zh) 2016-03-15 2016-03-15 一种信号校准电路及信号校准方法

Publications (2)

Publication Number Publication Date
TW201735549A true TW201735549A (zh) 2017-10-01
TWI636672B TWI636672B (zh) 2018-09-21

Family

ID=59856166

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106108287A TWI636672B (zh) 2016-03-15 2017-03-14 信號校準電路及信號校準方法

Country Status (3)

Country Link
US (1) US9806731B2 (zh)
CN (1) CN107196656B (zh)
TW (1) TWI636672B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI128846B (fi) * 2017-03-20 2021-01-29 Beamex Oy Ab Automaattinen mittauspiirin kalibrointi
CN111879739A (zh) * 2020-07-06 2020-11-03 广东环凯生物科技有限公司 微生物发光测试仪的测试光源系统及其检测方法
CN112134562B (zh) * 2020-10-28 2021-11-16 珠海格力电器股份有限公司 一种模数转换电路的自校验电路
CN114815943B (zh) * 2022-03-31 2023-03-24 深圳市迪浦电子有限公司 校正修调电路及集成电路

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI86120C (fi) * 1990-07-02 1992-07-10 Nokia Mobile Phones Ltd A/d- eller d/a-omvandlare, a/d- eller d/a-omvandlarsystem samt kalibreringsfoerfarande foer dessa.
US5861826A (en) * 1997-06-30 1999-01-19 Harris Corporation Method and apparatus for calibrating integrated circuit analog-to-digital converters
US6380874B1 (en) * 1999-07-12 2002-04-30 National Instruments Corporation System and method for self-calibrating a multi-bit delta-sigma analog to digital converter using dynamic element matching
US6583741B1 (en) * 1999-07-12 2003-06-24 National Instruments Corporation System and method for self-calibrating a multi-bit delta-sigma analog to digital (A/D) converter during operation of the A/D converter
US6369727B1 (en) * 1999-12-17 2002-04-09 Rng Research Analog-to-digital conversion method of random number generation
US6891486B1 (en) * 2003-11-28 2005-05-10 Texas Instruments Incorporated Calibrating capacitor mismatch in a pipeline ADC
US7471339B2 (en) * 2004-06-02 2008-12-30 Mstar Semiconductor, Inc. High-speed video signal processing system
JP2006074415A (ja) * 2004-09-02 2006-03-16 Nec Electronics Corp Ａ／ｄ変換器およびサンプリングクロックのデューティ制御方法
US7322001B2 (en) * 2005-10-04 2008-01-22 International Business Machines Corporation Apparatus and method for automatically self-calibrating a duty cycle circuit for maximum chip performance
CN100533984C (zh) * 2007-01-05 2009-08-26 东南大学 用于流水线型模数转换器的占空比校准电路
US20110159833A1 (en) * 2009-12-30 2011-06-30 Peter Kenington Active antenna array for a mobile communications network with a plurality of gain switches and a method for adjusting a signal level of individual radio signals
US8606051B2 (en) * 2010-08-16 2013-12-10 SK Hynix Inc. Frame-wise calibration of column-parallel ADCs for image sensor array applications
CN102075167B (zh) * 2010-11-22 2014-03-12 西安电子科技大学 时钟调整电路和时钟电路的调整方法
CN101977030B (zh) * 2010-11-24 2013-04-03 无锡思泰迪半导体有限公司 用数模混合方法校正Gm-C滤波器转角频率的结构
US8378872B2 (en) * 2011-03-31 2013-02-19 Rosemount Inc. Dynamically adjusted A/D resolution
CN102255490A (zh) * 2011-04-29 2011-11-23 佛山市南海赛威科技技术有限公司 基于delta-sigma调制技术的PFC电路及其占空比控制方法
US8416107B1 (en) * 2011-09-28 2013-04-09 Hong Kong Applied Science & Technology Research Institute Company Ltd. Charge compensation calibration for high resolution data converter
CN103138761A (zh) * 2011-11-25 2013-06-05 海洋王照明科技股份有限公司 模数转换电路及电池电压检测电路
US8537044B2 (en) * 2011-12-28 2013-09-17 Guzik Technical Enterprises Interleaved analog to digital converter with digital equalization
CN202495917U (zh) * 2012-03-16 2012-10-17 安徽大学 无晶振cmos时钟产生电路
US8754794B1 (en) * 2012-07-25 2014-06-17 Altera Corporation Methods and apparatus for calibrating pipeline analog-to-digital converters
CN103762982B (zh) * 2014-01-16 2017-02-01 东南大学 一种模数转换器的电容失配快速校准电路及校准方法
CN104184474B (zh) * 2014-09-01 2017-05-31 长沙景嘉微电子股份有限公司 一种电阻补偿的dac电路
CN104702281B (zh) * 2015-03-11 2017-12-05 华为技术有限公司 一种采样时钟产生电路及模数转换器
CN105188204B (zh) * 2015-08-26 2017-09-01 中国科学院上海高等研究院 用于amoled列驱动电路的数模转换电路及方法

Also Published As

Publication number Publication date
US20170272090A1 (en) 2017-09-21
CN107196656A (zh) 2017-09-22
US9806731B2 (en) 2017-10-31
TWI636672B (zh) 2018-09-21
CN107196656B (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
TWI636672B (zh) 信號校準電路及信號校準方法
TWI720285B (zh) 電壓產生裝置及其校準方法
US9525402B1 (en) Voltage mode transmitter
WO2005026759A1 (ja) キャリブレーション用比較回路
TWI387359B (zh) 耳機的電壓產生裝置
TWI452833B (zh) 輸出元件、信號迴轉率的校正與控制方法以及信號振幅的控制方法
US7414552B2 (en) Analog front end circuit for converting analog signal outputted by image sensor into digital signal
US8729933B2 (en) Frequency multiplier circuit with function of automatically adjusting duty cycle of output signal and system thereof
US9013223B2 (en) Level conversion circuit and method for converting voltage level thereof
US6854076B2 (en) Method and apparatus for calibration of an electronic device
JP5343782B2 (ja) Ｄ級増幅器
JP4806679B2 (ja) ジッタ発生回路
US9614514B2 (en) PWM modulation device and sound signal output apparatus
TWI322565B (en) Automatic-gain control circuit
CN107846207B (zh) 差动信号偏斜检测电路
US10117036B2 (en) Calibration method and calibration module thereof for vibration device
KR100940851B1 (ko) 온도 적응형 지연 장치
US9817034B2 (en) Measuring device
TWI573113B (zh) 驅動裝置
KR101904390B1 (ko) 입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로
TWI806542B (zh) 用於聲音訊號處理之雜訊抑制的設備
JP7368550B1 (ja) 信号検出装置
TWI573398B (zh) 工作週期產生裝置與工作週期產生方法
JP2022047255A (ja) クリップ検出回路
JP4272337B2 (ja) タイミング補正回路、タイミング補正方法及び半導体検査装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees