CN114815943B - 校正修调电路及集成电路 - Google Patents

Abstract

本申请提供了一种校正修调电路及集成电路，解决了现有测试和修调方式会增加测试成本以及降低成品良率的问题，校正修调电路包括电压产生单元、比较器模块、预修调电阻串和校正计数器模块，电压产生单元用于产生内部基准电压；比较器模块的正、负输入端分别连接电压产生单元和预修调电阻串；预修调电阻串用于将外部标准电压分压为目标电压，根据比较器模块的输出结果调节目标电压的值；校正计数器模块接入测试信号，且分别与比较器模块的输出端和电压产生单元连接；校正计数器模块根据比较器模块的输出结果判断电压产生单元当前是否输出目标基准电压，并根据判断结果输出修调控制信号，以控制电压产生单元自动调节当前输出的内部基准电压。

Description

校正修调电路及集成电路

技术领域

本申请涉及集成电路技术领域，特别涉及一种校正修调电路及集成电路。

背景技术

集成电路在生产中通常存在片间偏差问题，为了保证产品良率，需要对芯片进行测试和修调。目前集成电路的内部基准修调是通过中测(Chip Probing)来实现的，即首先需要对芯片进行测试读取内部基准值，再根据读取的内部基准值与实际需求值对比，计算出修调的逻辑值，再对芯片灌注修调信号。在这种测试和修调方式中，计算出的修调值会由于集成电路内部器件的失配而产生误差，导致修调后的芯片参数发生偏差，从而降低成品良率。而且这种测试和修调方式是采用电压扫描的方式对芯片测试读取内部基准值的，为了确保在扫描过程中测试出准确的值，扫描每一个档位都需要等待电路稳定后再测试，而且修调的精度越高，扫描的步径越多，这样需要的测试时间就越长，导致测试时间较长，增加测试成本。

发明内容

本申请实施例提供一种校正修调电路及集成电路，解决了现有的测试和修调方式会增加测试成本以及降低成品良率的问题。

本发明是这样实现的，一种校正修调电路，包括电压产生单元、比较器模块、预修调电阻串以及校正计数器模块；

其中，所述电压产生单元用于产生内部基准电压；所述比较器模块的正输入端连接所述电压产生单元的输出端，所述比较器模块的负输入端输入目标电压；所述预修调电阻串的一端连接外部标准电压，另一端用于输出所述目标电压，根据所述比较器模块的输出结果调节所述预修调电阻串的阻值以使所述目标电压被调节；所述校正计数器模块接入测试信号，所述比较器模块的输出端与所述校正计数器模块连接，所述校正计数器模块的输出端与所述电压产生单元连接；所述校正计数器模块用于根据所述比较器模块的输出结果判断所述电压产生单元当前输出的内部基准电压是否为目标基准电压，并根据判断结果输出修调控制信号，以控制所述电压产生单元自动调节当前输出的内部基准电压。

根据本申请实施例提供的校正修调电路，通过比较器模块对内部基准电压与外部输入的目标电压进行比较，根据比较结果调节预修调电阻串的阻值以使目标电压被调节，直至比较结果发生变化，如此就可以将目标电压调节到与内部基准电压相近的值，完成预修调；然后向校正计数器模块接入测试信号，同时检测比较器模块的比较结果，校正计数器模块根据比较结果向电压产生单元输入修调控制信号以调节电压产生单元当前产生的内部基准电压，实现精修调。整个修调过程不存在小步进的外部电压跳变过程，保证了芯片的电源稳定，提高了校正修调的准确度，也进一步缩短了测试周期，减少了测试成本；并且通过读取比较器模块输出信号的变化，确定精修调已经修调到目标基准电压，避免计算精修调的修调值时存在内部失配引起的误差，使修调后的芯片成品良率提高。

在其中一个实施例中，所述校正计数器模块包括若干个串联的D触发器；

所述测试信号和所述比较器模块输出的信号的反相信号通过逻辑与门接入所述D触发器。

在其中一个实施例中，所述电压产生单元包括带隙基准模块和电压缓冲器模块；

所述带隙基准模块用于产生带隙基准电压，所述带隙基准模块的输出端与所述电压缓冲器模块连接；

所述电压缓冲器模块用于产生内部基准电压，所述电压缓冲器模块的输出端连接所述所述比较器模块的正输入端。

在其中一个实施例中，所述带隙基准模块包括可变修调电阻，所述校正计数器模块输出的所述修调控制信号用于调节所述可变修调电阻的阻值，以使所述电压缓冲器模块当前输出的内部基准电压得到调节。

在其中一个实施例中，所述可变修调电阻包括若干个串联的第一修调电阻；

每一个所述第一修调电阻均并联一修调支路，所述D触发器的输出端分别与若干个所述修调支路一一对应连接。

在其中一个实施例中，所述电压缓冲器模块包括修调电阻串，所述校正计数器模块输出的所述修调控制信号用于调节所述修调电阻串的阻值，以使所述电压缓冲器模块当前输出的内部基准电压得到调节。

在其中一个实施例中，所述修调电阻串包括若干个串联的第二修调电阻；

每相邻两个所述第二修调电阻之间的线路上连接一开关，所述开关连接所述比较器模块的正输入端。

在其中一个实施例中，所述电压缓冲器模块输出的内部基准电压的可调节档位个数与所述D触发器的个数相等。

在其中一个实施例中，所述测试信号为方波信号。

本申请实施例还提供了一种集成电路，包括如上述任一实施例所述的校正修调电路。

本申请提供的校正修调电路及集成电路的有益效果在于：与现有技术相比，本申请先通过大步进的扫描去调节目标电压，以将目标电压调节到与内部基准电压相近的值，完成预修调，再向校正计数器模块接入测试信号，根据实时检测到的比较器模块的比较结果，调节电压产生单元当前产生的内部基准电压，实现精修调。整个修调过程不需要小步进的扫描外部输入的目标电压，不存在小步进的外部电压跳变过程，保证了芯片的电源稳定，提高了校正修调的准确度，也进一步缩短了测试周期，减少了测试成本；通过读取比较器模块输出信号的变化，可以确定精修调已经修调到目标基准电压，能够避免计算精修调的修调值时存在内部失配引起的误差而导致修调后的芯片参数发生偏差，使修调后的芯片成品良率得到提高。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例一提供的校正修调电路的模块示意图；

图2是本申请实施例一提供的校正修调电路的电路示意图；

图3是本申请实施例二提供的校正修调电路的模块示意图；

图4是本申请实施例二提供的校正修调电路的电路示意图；

图5是本申请实施例一至实施例二提供的校正修调电路的校正计数器模块的电路示意图；

图6是本申请实施例一提供的校正修调电路的可变修调电阻的电路示意图；

图7是本申请实施例二提供的校正修调电路的修调电阻串的电路示意图。

其中，图中各附图标记：

10、电压产生单元；11、带隙基准模块；12、电压缓冲器模块；110、可变修调电阻；101、第一修调电阻；102、修调支路；120、修调电阻串；121、第二修调电阻；122、开关；

20、比较器模块；

30、预修调电阻串；

40、校正计数器模块；41、D触发器。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

还需说明的是，本申请实施例中以同一附图标记表示同一组成部分或同一零部件，对于本申请实施例中相同的零部件，图中可能仅以其中一个零件或部件为例标注了附图标记，应理解的是，对于其他相同的零件或部件，附图标记同样适用。

本申请实施例提供一种校正修调电路及集成电路，解决了现有的测试和修调方式会增加测试成本以及降低成品良率的问题。

相关技术中，集成芯片可以为电源集成芯片、控制集成芯片等应用于电子产品的相关电路中的集成芯片。目前随着半导体工艺技术的进步，器件尺寸越来越小，电路复杂度越来越高，半导体也变得更加容易受到杂质或者缺陷的影响，因为一根金属导线，一个电阻，或者一个mos管等等的失效，就会造成整个芯片的失效，直接导致芯片制造良率降低，从而大大增加了芯片量产后的单颗芯片的成本，所以一般会在芯片中采用修调电路来对芯片内部参数进行校正，以提高芯片良率。本申请的校正修调电路就可以实现对芯片内部参数的校正修调，具体可以参考如下描述。

实施例一

参考图1-图2，本申请实施例提供的校正修调电路包括电压产生单元10、比较器模块20、预修调电阻串30以及校正计数器模块40；

其中，电压产生单元10用于产生内部基准电压；比较器模块20的正输入端连接电压产生单元10的输出端，比较器模块20的负输入端输入目标电压；预修调电阻串30的一端连接外部标准电压，另一端用于输出目标电压，根据比较器模块20的输出结果调节预修调电阻串30的阻值以使目标电压被调节；校正计数器模块40接入测试信号，比较器模块20的输出端与校正计数器模块40连接，校正计数器模块40的输出端与电压产生单元10连接；校正计数器模块40用于根据比较器模块20的输出结果判断电压产生单元10当前输出的内部基准电压是否为目标基准电压，并根据判断结果输出修调控制信号，以控制电压产生单元10自动调节当前输出的内部基准电压。

根据本申请实施例提供的校正修调电路，通过比较器模块20对内部基准电压与外部输入的目标电压进行比较，根据比较结果调节预修调电阻串30的阻值以使目标电压被调节，直至比较结果发生变化，如此就可以将目标电压调节到与内部基准电压相近的值，完成预修调；然后向校正计数器模块40接入测试信号，同时检测比较器模块20的比较结果，校正计数器模块40根据比较结果向电压产生单元10输入修调控制信号以调节电压产生单元10当前产生的内部基准电压，实现精修调。整个修调过程不存在小步进的外部电压跳变过程，保证了芯片的电源稳定，提高了校正修调的准确度，也进一步缩短了测试周期，减少了测试成本；并且通过读取比较器模块20输出信号的变化，确定精修调已经修调到目标基准电压，避免计算精修调的修调值时存在内部失配引起的误差，使修调后的芯片成品良率提高。

需要说明的是，预修调电阻串30的阻值是可以调节的，在预修调电阻串30上并联连接一三极管，该三极管的栅极接入一调节信号T2x,通过改变T2x就可以调节预修调电阻串30的分压系数，即改变预修调电阻串30的阻值，由于预修调电阻串30一端连接外部标准电压Vin，另一端连接比较器模块20的负输入端，因此通过改变T2x就可以调节输入到比较器模块20的负输入端的目标电压，从而使得目标电压与内部基准电压接近相同。

具体的，本申请实施例一的校正修调电路的校正修调过程可以是如下描述。

首先，当集成芯片开始测试时，由于外部标准电压Vin是固定值，因此通过预修调电阻串30的分压功能可以将外部标准电压Vin调节到目标电压再输入至比较器模块20的负输入端，此时由于不清楚内部基准电压的具体数值，因此可以先将目标电压调节到最低值，例如，将目标电压的初始值设为V1，预修调的一个档位设为△V，当检测比较器模块20的输出端T1为高电平，则判断内部基准电压比V1高，改变T2x来调节预修调电阻串30的分压系数，将目标电压调节到V2，V2＝V1+△V；重复上述步骤检测比较器模块20的输出端T1，若此时T1为低电平，则判断内部基准电压比V2低，说明内部基准电压处于V1～V2的区间内，此时T2x的值就是预修调值，将T2x的值固定在当前的预修调值，目标电压固定为V2，预修调结束；将目标电压调节到V2之后，若检测的T1为高电平，则判断内部基准电压比V2高，继续将目标电压调节到V3，V3＝V2+△V；重复检测T1的电平高低，直到T1为低电平，预修调结束。通过预修调可以快速且大步进的扫描，以将目标电压调节到与内部基准电压相近的值，将修调范围缩小到较窄的区间，提高修调精度，并且大步进的扫描能够缩短测试周期，减少测试成本，不存在小步进的外部电压跳变过程，从而保证了芯片的电源稳定。

其次，在预修调结束之后，进入精修调阶段，在校正计数器模块40的T0端灌入测试信号，其中，该测试信号可以是方波信号，同时监测T1端的电平高低，在预修调结束时T1端为低电平，此时内部基准电压比目标电压低，校正计数器模块40会向电压产生单元10输入修调控制信号，以使电压产生单元10自动修调其当前产生的内部基准电压的值，每一次修调的档位都小于△V，当检测T1端为高电平时，说明此时电压产生单元10产生的内部基准电压与目标电压趋于相同，达到了目标基准电压的值，读取灌入T0端的方波信号的脉冲个数，将该个数转化为二进制，即为精修调需要烧录的修调值。利用读取比较器模块20输出信号的变化，确定精修调已经修调到目标值，避免精修调时通过内部电路设定的修调步进计算出修调值，存在内部失配引起的误差，使得修调后的芯片参数更加精准，提高成品良率。

参考图1，在本申请实施例一中，电压产生单元10包括带隙基准模块11和电压缓冲器模块12；带隙基准模块11用于产生带隙基准电压，带隙基准模块11的输出端与电压缓冲器模块12连接；电压缓冲器模块12用于产生内部基准电压，电压缓冲器模块12的输出端连接比较器模块20的正输入端。

参考图2，在本申请实施例一中，带隙基准模块11包括可变修调电阻110，校正计数器模块40输出的修调控制信号用于调节可变修调电阻110的阻值，以使电压缓冲器模块12当前输出的内部基准电压得到调节。

需要说明的是，本申请实施例一是通过调节可变修调电阻110的阻值，以使电压缓冲器模块12当前输出的内部基准电压得到调节的，当可变修调电阻110的阻值发生变化时，带隙基准模块11产生的带隙基准电压就会发生变化，从而电压缓冲器模块12当前输出的内部基准电压就会得到调节。将方波信号从T0端灌入校正计数器模块40可以使校正计数器模块40在判断完电压缓冲器模块12当前输出的内部基准电压不为目标基准电压之后进入下一个状态，也就是电压缓冲器模块12当前输出的内部基准电压得到调整，校正计数器模块40再一次判断调整后的内部基准电压是否为目标基准电压，这样可以自动遍历电压缓冲器模块12输出的所有档位的内部基准电压，也就是带隙基准模块11会自动调节输出所有档位的带隙基准电压，实现自动修调。

实施例二

参考图4，本申请实施例二中，电压缓冲器模块12包括修调电阻串120，校正计数器模块40输出的修调控制信号用于调节修调电阻串120的阻值，以使电压缓冲器模块12当前输出的内部基准电压得到调节。

需要说明的是，本申请实施例二是通过调节修调电阻串120的阻值，以使电压缓冲器模块12当前输出的内部基准电压得到调节的，当修调电阻串120的阻值发生变化时，电压缓冲器模块12输出的内部基准电压就会发生变化，此时带隙基准模块11产生的带隙基准电压是不变的，直接通过调节电压缓冲器模块12输出的内部基准电压来修调电压产生单元10产生的内部基准电压的值，使得电压产生单元10产生的内部基准电压的值改变的速度更快，有利于提高修调效率。

参考图3，图3是本申请实施例二提供的校正修调电路的模块示意图，根据图3可以看出校正计数器模块40将修调控制信号输入电压缓冲器模块12中以调节电压缓冲器模块12生成的内部基准电压。

在本申请实施例一至实施例二中，参考图5，校正计数器模块40包括若干个串联的D触发器41；测试信号和比较器模块20输出的信号的反相信号通过逻辑与门接入D触发器41。

需要说明的是，触发器(Flip-flop,FF)，学名双稳态多谐振荡器(BistableMultivibrator)，是一种应用在数字电路上具有记忆功能的循序逻辑组件，可记录二进位制数字信号“1”和“0”。触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。触发器的线路图由逻辑门组合而成，其结构均由SR锁存器派生而来。将测试信号即方波信号接入D触发器41后，随着方波信号灌入的脉冲个数增加，D触发器41输出的信号不同，使连通可变修调电阻110或者修调电阻串120的D触发器41依次左移或者右移，随之使校正计数器模块40依次从小到大遍历电压缓冲器模块12输出的内部基准电压所有档位的值，从而自动修调内部基准电压。

参考图6，在本申请实施例一中，可变修调电阻110包括若干个串联的第一修调电阻101；每一个第一修调电阻101均并联一修调支路102，D触发器41的输出端分别与若干个修调支路102一一对应连接。

需要说明的是，第一修调电阻101的个数与D触发器41的个数相等，当某一个D触发器41与修调支路102连接时，该修调支路102连接的第一修调电阻101的阻值就作为可变修调电阻110的阻值，因此带隙基准模块11产生带隙基准电压的档位个数与第一修调电阻101的个数相等。通过不同的D触发器41接入修调支路102，就可以控制调节可变修调电阻110的阻值，进而控制带隙基准模块11产生的带隙基准电压的调节。

参考图7，在本申请实施例二中，修调电阻串120包括若干个串联的第二修调电阻121；每相邻两个第二修调电阻121之间的线路上连接一开关122，开关122连接比较器模块20的正输入端。

需要说明的是，串联连接两个第二修调电阻121时就有一个开关122，则电压缓冲器模块12输出的内部基准电压的档位就有一个，即电压缓冲器模块12输出的内部基准电压的档位个数与开关122的个数相等，参考图7，第二修调电阻121设置有四个，开关122有三个，每次只控制其中一个开关122关闭，另外两个开关122打开，这样关闭的开关122与带隙基准模块11的输出端之间的若干个第二修调电阻121串联在一起形成有效修调电阻，关闭的开关122与地之间的若干个第二修调电阻121串联在一起形成分压电阻，校正计数器模块40将生成的修调控制信号输入电压缓冲器模块12，就可以控制不同的开关122关闭从而有效的控制有效修调电阻的阻值，进而控制电压缓冲器模块12输出的内部基准电压的调节。

可以理解的是，开关122的个数与D触发器41的个数相等。开关122的个数就相当于电压缓冲器模块12输出的内部基准电压的可调节档位个数，D触发器41设置有若干个，每一个D触发器41被触发时校正计数器模块40都会判断电压缓冲器模块12输出的不同档位下的内部基准电压是否与目标电压对应，若干个D触发器41依次被触发，也就是校正计数器模块40依次判断电压缓冲器模块12输出的不同档位下的内部基准电压是否为目标基准电压。

在精修调过程中，电压缓冲器模块12输出的内部基准电压从预修调完成时电压缓冲器模块12输出的当前内部基准电压开始依次增大。由于预修调结束时内部基准电压比目标电压低，因此开始修调时，电压缓冲器模块12第一次输出的内部基准电压的值为电压缓冲器模块12输出的最小档位的内部基准电压，本实施例中修调过程为：电压缓冲器模块12第一次输出电压后，比较器模块20的输出端T1为低电平，说明当前电压缓冲器模块12输出的内部基准电压不是目标基准电压，校正计数器模块40就会控制开关122打开或关闭，以使有效修调电阻发生变化，从而改变电压缓冲器模块12输出的内部基准电压的值，校正计数器模块40会跳转到下一个状态继续判断，由此遍历重复上述逻辑，直到比较器模块20的输出端T1由低电平变为高电平，交由校正计数器模块40判断后读取灌入的方波信号的脉冲个数，得到烧录的修调值，校正计数器模块40将对应的熔丝烧断，并将当前的目标基准电压保持固定给电压缓冲器模块12，精修调动作完成。

本申请实施例还提供了一种集成电路，包括如上述任一实施例中的校正修调电路。

本申请实施例的集成电路采用了上述任一实施例中的校正修调电路，因此本申请实施例提供的集成电路也具备本申请任一实施例的校正修调电路所描述的有益效果。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种校正修调电路，其特征在于，包括：

电压产生单元（10），所述电压产生单元（10）用于产生内部基准电压；

比较器模块（20），所述比较器模块（20）的正输入端连接所述电压产生单元（10）的输出端，所述比较器模块（20）的负输入端输入目标电压；

预修调电阻串（30），所述预修调电阻串（30）的一端连接外部标准电压，另一端用于输出所述目标电压，根据所述比较器模块（20）的输出结果调节所述预修调电阻串（30）的阻值以使所述目标电压被调节，直至所述输出结果发生变化，使目标电压被调节到与内部基准电压相近的值，完成预修调；

校正计数器模块（40），在完成预修调之后，所述校正计数器模块（40）接入测试信号，所述比较器模块（20）的输出端与所述校正计数器模块（40）连接，所述校正计数器模块（40）的输出端与所述电压产生单元（10）连接；

所述校正计数器模块（40）用于根据所述比较器模块（20）的输出结果判断所述电压产生单元（10）当前输出的内部基准电压是否为目标基准电压，并根据判断结果向所述电压产生单元输入修调控制信号，以控制所述电压产生单元（10）自动调节当前输出的内部基准电压，完成精修调。

2.根据权利要求1所述的校正修调电路，其特征在于，所述校正计数器模块（40）包括若干个串联的D触发器（41）；

所述测试信号和所述比较器模块（20）输出的信号的反相信号通过逻辑与门接入所述D触发器（41）。

3.根据权利要求2所述的校正修调电路，其特征在于，

所述电压产生单元（10）包括带隙基准模块（11）和电压缓冲器模块（12）；

所述带隙基准模块（11）用于产生带隙基准电压，所述带隙基准模块（11）的输出端与所述电压缓冲器模块（12）连接；

所述电压缓冲器模块（12）用于产生内部基准电压，所述电压缓冲器模块（12）的输出端连接所述比较器模块（20）的正输入端。

4.根据权利要求3所述的校正修调电路，其特征在于，所述带隙基准模块（11）包括可变修调电阻（110），所述校正计数器模块（40）输出的所述修调控制信号用于调节所述可变修调电阻（110）的阻值，以使所述电压缓冲器模块（12）当前输出的内部基准电压得到调节。

5.根据权利要求4所述的校正修调电路，其特征在于，所述可变修调电阻（110）包括若干个串联的第一修调电阻（101）；

每一个所述第一修调电阻（101）均并联一修调支路（102），所述D触发器（41）的输出端分别与若干个所述修调支路（102）一一对应连接。

6.根据权利要求3所述的校正修调电路，其特征在于，所述电压缓冲器模块（12）包括修调电阻串（120），所述校正计数器模块（40）输出的所述修调控制信号用于调节所述修调电阻串（120）的阻值，以使所述电压缓冲器模块（12）当前输出的内部基准电压得到调节。

7.根据权利要求6所述的校正修调电路，其特征在于，所述修调电阻串（120）包括若干个串联的第二修调电阻（121）；

每相邻两个所述第二修调电阻（121）之间的线路上连接一开关（122），所述开关（122）连接所述比较器模块（20）的正输入端。

8.根据权利要求3-7任一项所述的校正修调电路，其特征在于，所述电压缓冲器模块（12）输出的内部基准电压的可调节档位个数与所述D触发器（41）的个数相等。

9.根据权利要求8所述的校正修调电路，其特征在于，所述测试信号为方波信号。

10.一种集成电路，其特征在于，包括如权利要求1-9任一项所述的校正修调电路。

Images