CN116540074A - 一种芯片出厂校准内部电压源的方法及装置 - Google Patents
一种芯片出厂校准内部电压源的方法及装置 Download PDFInfo
- Publication number
- CN116540074A CN116540074A CN202310516794.6A CN202310516794A CN116540074A CN 116540074 A CN116540074 A CN 116540074A CN 202310516794 A CN202310516794 A CN 202310516794A CN 116540074 A CN116540074 A CN 116540074A
- Authority
- CN
- China
- Prior art keywords
- internal voltage
- voltage source
- calibration
- calibration value
- comparison result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000008569 process Effects 0.000 claims description 10
- 230000002950 deficient Effects 0.000 claims description 4
- 238000005259 measurement Methods 0.000 abstract description 13
- 238000012360 testing method Methods 0.000 description 15
- 238000013461 design Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 101000622137 Homo sapiens P-selectin Proteins 0.000 description 2
- 102100023472 P-selectin Human genes 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/40—Testing power supplies
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开一种芯片出厂校准内部电压源的方法及装置，用于校准所述内部电压源的输出端电压，方法包括：获取所述内部电压源的初始校准值；比较外部参考电压与所述初始校准值对应的输出端电压，产生初始比较结果；获取所述内部电压源的更新校准值，产生与更新校准值对应的更新比较结果；若所述更新比较结果相对于初始比较结果发生了翻转，则以所述更新校准值作为内部电压源的最优校准值。本发明将内部电压源作为信号源引入模拟比较器的输入端，校准时只需要用到芯片内部模拟比较器的比较功能，无需将内部电压引出到外部管脚测量，省去了内部电压到PAD的线路，解决了现有校准方法中测量电压耗时太长的问题。
Description
技术领域
本发明涉及半导体设计领域，尤其涉及一种使用ACMP(AnalogComparator，模拟比较器)模块使ASIC(ApplicationSpecificIntegratedCircuit，专用集成电路)芯片内部电压源在机台校准测试加速的方法，具体为一种芯片出厂校准内部电压源的方法及装置。
背景技术
目前普遍的SoC(Systemonchip，片上系统)芯片都包含数字和模拟部分，比较典型的模拟电路有BG(Bandgapvoltagereference，带隙基准)、LDO(LowDropoutRegulator，低压差线性稳压器)、IRC(InternalRC，内部时钟电路)、ADC(Analog-to-digital converter，模数转换器)、ACMP(AnalogComparator，模拟比较器)等。
其中BG电路用于产生与温度无关的基准源，LDO能将外部单一电压源转换成内部所需的各种电压，都广泛应用于芯片设计中，且他们的输出都是直流电压源。
BG电路和LDO电路由于生产工艺偏差，都需要在出厂时进行校准，将校准值保存在内部非易失存储器中，每次启动时读取并使用。现有方法是将内部电压源通过外部管脚输出来，通过程序遍历一遍不同的校准参数来进行校准，且每更换一个参数，均需要测量对应的外部管脚电压，列出一个校准值和测量电压的表格，取测量电压最接近期望值的校准值为最终的校准参数。现有方法的对应电路示意图及校准流程图如图1和2所示。
现有校准方法的主要问题是耗时太长，每次从外部管脚测量到真实的电压值需要500us-1000us的时间，假定校准值是6位二进制码，则有64种可能值，所有的值遍历一遍，则整个校准时长为1000us*64＝64ms。当芯片量产时，这个时间成本相当高。而芯片测试已经成为集成电路设计和制造过程中非常重要的因素，目前测试成本普遍已占到芯片成本的50％以上，如何减少测试时间成为降低芯片成本的关键。
发明内容
为克服上述现有技术的不足，本发明提供一种芯片出厂校准内部电压源的方法及装置，用以解决上述至少一个技术问题。
根据本发明说明书的一方面，提供一种芯片出厂校准内部电压源的方法，用于校准所述内部电压源的输出端电压，包括：
获取所述内部电压源的初始校准值；
比较外部参考电压与所述初始校准值对应的输出端电压，产生初始比较结果；
获取所述内部电压源的更新校准值，产生与更新校准值对应的更新比较结果；
若所述更新比较结果相对于初始比较结果发生了翻转，则以所述更新校准值作为内部电压源的最优校准值。
作为进一步的技术方案，若所述更新比较结果相对于初始比较结果没有发生翻转，则判断是否遍历完所述内部电压源的所有校准值。
上述技术方案利用芯片已有的功能电路进行电压比较和校准，无需将内部电压引出到外部管脚测量。在校准过程中，通过程序依次遍历校准参数，同时观察输出的比较结果，当比较结果发生变化时对应的校准值就是所需的校准值。
作为进一步的技术方案，若未遍历完所述内部电压源的所有校准值，则重新获取新的更新校准值，产生与新的更新校准值对应的新的更新比较结果，并判断新的更新比较结果相对于上一更新比较结果是否发生了翻转。
作为进一步的技术方案，若已遍历完所述内部电压源的所有校准值，则将当前芯片作为瑕疵品筛选出来。
作为进一步的技术方案，若初始比较结果不符合预期，则直接结束校准过程。
作为进一步的技术方案，利用芯片内置的模拟比较器来比较外部参考电压与内部电压源的输出端电压。
作为进一步的技术方案，所述外部参考电压接入模拟比较器的正端，所述内部电压源的输出端电压接入模拟比较器的负端。
作为进一步的技术方案，校准时，按照从小到大的顺序遍历所述内部电压源的所有校准值，每遍历一次，读取一次比较结果。
根据本发明说明书的一方面，提供一种芯片出厂校准内部电压源的装置，用于实现所述的方法，所述装置包括模拟比较器，所述模拟比较器的正端连接外部参考电压，负端连接待校准内部电压源的输出端电压，输出端连接寄存器；通过遍历待校准内部电压源的校准值来调整输出端电压，以在模拟比较器的输出端读取到不同的比较结果，并通过比较结果的翻转确定待校准内部电压源的最优校准值。
上述技术方案基于芯片内置的模拟比较器来校准内部电压源，将外部参考电压和内部电压源的输出端电压分别连接到模拟模拟比较器的正负端，无需将内部电压信号引出到外部管脚测量，省去了内部电压到PAD的线路，减少了其被干扰的风险。
作为进一步的技术方案，所述模拟比较器包括电压比较单元，所述电压比较单元的输入端分别连接正端通道选择电路、负端通道选择电路、比较使能寄存器，输出端连接比较结果输出寄存器；所述正端通道选择电路连接正端通道选择寄存器，所述负端通道选择电路连接负端通道选择寄存器；所述正端通道选择电路的其中一通道连接外部标准电压输入管脚，所述负端通道选择电路的其中一通道连接待校准内部电压源的输出端；所述待校准的内部电压源还连接校准值选择寄存器。
与现有技术相比，本发明的有益效果在于：
(1)本发明将芯片内部需要在测试阶段引出到外部管脚校准的电压，作为输入源引入到ACMP，并在校准阶段充分使用了ACMP的电路特性，正端接外部参考电压，负端接待校准电压，通过读取ACMP比较结果来推演出最佳校准值，省去很耗时间的外部管脚电压测量步骤，节省了芯片测试时间和成本。
(2)本发明使用内置的模拟比较器测量一次最长只需10us，相对于现有机台每测量一次约1ms、人工测量则以s计的现状，本发明将现有缩短测试时间达90％，大大降低了测试成本，解决了现有机台自动测量或人工测量都需要花费较长时间的问题。
(3)本发明利用芯片已有的功能电路进行校准，以最小的设计代价达到目的，无需额外增加模拟或数字电路，没有引入额外的电路成本，没有增加额外的芯片设计和制造成本。
附图说明
图1为现有内部电压校准电路示意图。
图2为现有内部电压校准流程示意图。
图3为根据本发明实施例的内部电压源校准电路示意图。
图4为根据本发明实施例的内部电压校准流程示意图。
图5为根据本发明实施例的校准值调节过程示意图。
图中：100、外部测量仪器(万用表或示波器)；200、芯片封装出的外部管脚；300、芯片边界示意；400、待校准的内部电路；500、6位二进制校准参数；1、比较结果输出寄存器；2、电压比较单元；3、比较使能寄存器；4、正端通道选择寄存器；5、正端通道选择电路；6、负端通道选择电路；7、负端通道选择寄存器；8、外部标准电压输入管脚；9、待校准的内部电路；10、6位二进制校准参数。
具体实施方式
以下将结合附图对本发明各实施例的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施例，都属于本发明所保护的范围。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
本发明提供一种芯片出厂校准内部电压源的方法，以克服现有的校准方法中测量电压耗时太长的问题。本发明在ATE测试阶段使用内部功能电路简化了校准过程，且基于内部功能电路ACMP进行校准的对象包括但不限于BG、内核LDO、IOLDO、内部温度传感器等。
本发明将内部电压源(如BG电压、LDO输出等)作为信号源引入模拟比较器的输入端，校准时只需要用到芯片内部模拟比较器的比较功能，无需将内部电压引出到外部管脚测量。而使用内部模拟比较器将内部电压与外部标准电压进行比较，通过程序遍历从小到大依次遍历校准参数，同时观察ACMP输出，当比较结果发生变化时对应的校准值就是所需的校准值。
使用ACMP比较一次内部电压的时间小于10us，相比机台测试外部管脚电压缩短约90％，大大缩短了内部电压校准时间，节约了测试成本。同时本方法合理利用了芯片中已有的功能电路，并没有引入额外的电路成本。
在芯片设计时，需要内置一个模拟比较器(ACMP)，一般SoC中会有一个或多个ACMP给客户比较外部电压。模拟电压比较器用于比较两个输入电压的大小，当正端电压高于负端时，电压比较器输出高电平(1)，当正端电压低于负端时，电压比较器输出低电平(0)。比较的结果能通过读取寄存器获取。
芯片中有需要进行校准的内部电压源，不限于BG电路和LDO电路输出电压，需要校准的电路有多位或一位校准参数用于调节其电压输出，用于在出厂时校准到最佳电压幅值，并将适合的校准值保存在芯片的非易失存储器上，正常工作时自动加载到相应的电路中。
模拟比较器正端和负端都有多路选择器，将内部需要校准的电压源作为可选的输入源接到ACMP的多路选择器上，工作和测试时可通过配置寄存器选到内部电压作为正输入或负输入。
机台测试环境能通过接口访问控制ACMP模块的寄存器和调节电路的校准值。
校准前，需要从外部管脚输入标准电压到ACMP的正端，而待校准的内部电压作为负端输入。
校准时，通过机台从小到大依次写入不同的校准值，每次写入后读取ACMP的比较结果。当发现比较结果从1变到0时，则本次写入的校准值作为最合适的校准值保存。
如果整个过程中比较结果都一直是0或者1，则表明芯片内部输出偏差过大，生产制造过程有瑕疵，需要将芯片筛选出来。
将最后得到的最佳校准值保存至芯片非易失存储器(Eflash或EFuse)中，芯片上电后通过数字逻辑自动加载至对应的内部电路，保证内部电压源输出在最佳位置。
作为一种实施方式，如图3所示，用于校准所述内部电压源的输出端电压的装置包括模拟比较器，所述模拟比较器的正端连接外部参考电压，负端连接待校准内部电压源的输出端电压，输出端连接寄存器。
具体而言，所述模拟比较器包括电压比较单元，所述电压比较单元的输入端分别连接正端通道选择电路、负端通道选择电路、比较使能寄存器，输出端连接比较结果输出寄存器；所述正端通道选择电路连接正端通道选择寄存器，所述负端通道选择电路连接负端通道选择寄存器；所述正端通道选择电路的其中一通道连接外部标准电压输入管脚，所述负端通道选择电路的其中一通道连接待校准内部电压源的输出端；所述待校准的内部电压源还连接校准值选择寄存器。
待校准的内部电路可以通过6位二进制校准值(图3中“Trimming”)调节输出电压，校准值在测试阶段可以通过寄存器设置。设计时将待校准内部电压作为输入源接到ACMP的正端和负端，可以通过设置“PSEL”和“NSEL”正负通道选择寄存器选择对应的信号源。比较结果输出至“CMPO”比较结果寄存器，机台可以通过读取该寄存器获取比较结果。
利用模拟比较器在芯片出厂时进行内部电压源校准的流程如图4所示，具体过程为：
1、将图3中“PSEL”设为0，ACMP正端输入选择IN0，并在IN0对应的“外部管脚”上输入标准电压，如1.20V；
2、将图3中“NSEL”设为8，ACMP负端输入选择待校准的内部电压；
3、将图3中“CMPEN”设为1，打开ACMP比较功能；
4、设置初始的6位校准值(图3中“Trimming”)，最小值6’b000000，此时内部电路输出最小值；
5、通过机台读取图3中“CMPO”，ACMP比较结果寄存器，正常应该为1，如果为0，则直接将芯片作为瑕疵品筛选出来，结束校准过程；
6、在上一次校准值的基础上加1后给出待校准电路，再去读取ACMP比较结果寄存器；
7、一直重复过程6，直到比较结果从1变为0；
8、将此时的校准结果存入芯片的非易失存储器中；
9、如果遍历结束，比较结果一直为1，则将该芯片作为瑕疵品筛选出来。
上述步骤4、5、6、7所描述的校准值调节过程，图5给出了示例，其中校准值每增加1，BG电压输出增加约10mV，最后当ACMP输出结果从1变为0时对应的校准值为6’b001010，此值即为获取的最佳校准值。
本发明提供的基于芯片内部ACMP电路校准内部电压源的方法，具有以下有益效果：
1、无需将内部电压信号引出到外部管脚测量，省去了内部电压到PAD的线路，减少了其被干扰的风险；
2、无论是机台自动测量电压还是人工测量，都需要花费较长时间，机台每测量一次约1ms，而人工测量则以s计。使用内部的ACMP测量一次最长只需10us，缩短测试时间达90％，大大降低了测试成本；
ACMP电路本身是作为功能模块给客户使用，并没有为此增加额外的芯片设计和制造成本。
在本说明书的描述中，参考术语“一个实施方式”、“某些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案。
Claims (10)
1.一种芯片出厂校准内部电压源的方法，用于校准所述内部电压源的输出端电压，其特征在于，包括：
获取所述内部电压源的初始校准值；
比较外部参考电压与所述初始校准值对应的输出端电压，产生初始比较结果；
获取所述内部电压源的更新校准值，产生与更新校准值对应的更新比较结果；
若所述更新比较结果相对于初始比较结果发生了翻转，则以所述更新校准值作为内部电压源的最优校准值。
2.根据权利要求1所述一种芯片出厂校准内部电压源的方法，其特征在于，若所述更新比较结果相对于初始比较结果没有发生翻转，则判断是否遍历完所述内部电压源的所有校准值。
3.根据权利要求2所述一种芯片出厂校准内部电压源的方法，其特征在于，若未遍历完所述内部电压源的所有校准值，则重新获取新的更新校准值，产生与新的更新校准值对应的新的更新比较结果，并判断新的更新比较结果相对于上一更新比较结果是否发生了翻转。
4.根据权利要求2所述一种芯片出厂校准内部电压源的方法，其特征在于，若已遍历完所述内部电压源的所有校准值，则将当前芯片作为瑕疵品筛选出来。
5.根据权利要求1所述一种芯片出厂校准内部电压源的方法，其特征在于，若初始比较结果不符合预期，则直接结束校准过程。
6.根据权利要求1所述一种芯片出厂校准内部电压源的方法，其特征在于，利用芯片内置的模拟比较器来比较外部参考电压与内部电压源的输出端电压。
7.根据权利要求6所述一种芯片出厂校准内部电压源的方法，其特征在于，所述外部参考电压接入模拟比较器的正端，所述内部电压源的输出端电压接入模拟比较器的负端。
8.根据权利要求1所述一种芯片出厂校准内部电压源的方法，其特征在于，校准时，按照从小到大的顺序遍历所述内部电压源的所有校准值，每遍历一次，读取一次比较结果。
9.一种芯片出厂校准内部电压源的装置，用于实现权利要求1-8中任一项所述的方法，其特征在于，所述装置包括模拟比较器，所述模拟比较器的正端连接外部参考电压，负端连接待校准内部电压源的输出端电压，输出端连接寄存器；通过遍历待校准内部电压源的校准值来调整输出端电压，以在模拟比较器的输出端读取到不同的比较结果，并通过比较结果的翻转确定待校准内部电压源的最优校准值。
10.根据权利要求9所述一种芯片出厂校准内部电压源的装置，其特征在于，所述模拟比较器包括电压比较单元，所述电压比较单元的输入端分别连接正端通道选择电路、负端通道选择电路、比较使能寄存器，输出端连接比较结果输出寄存器；所述正端通道选择电路连接正端通道选择寄存器，所述负端通道选择电路连接负端通道选择寄存器；所述正端通道选择电路的其中一通道连接外部标准电压输入管脚，所述负端通道选择电路的其中一通道连接待校准内部电压源的输出端；所述待校准的内部电压源还连接校准值选择寄存器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310516794.6A CN116540074A (zh) | 2023-05-09 | 2023-05-09 | 一种芯片出厂校准内部电压源的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310516794.6A CN116540074A (zh) | 2023-05-09 | 2023-05-09 | 一种芯片出厂校准内部电压源的方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116540074A true CN116540074A (zh) | 2023-08-04 |
Family
ID=87450139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310516794.6A Pending CN116540074A (zh) | 2023-05-09 | 2023-05-09 | 一种芯片出厂校准内部电压源的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116540074A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103116124A (zh) * | 2011-11-17 | 2013-05-22 | 国民技术股份有限公司 | 一种可自校准内部晶振的芯片、校准系统及校准方法 |
| CN106546911A (zh) * | 2016-09-29 | 2017-03-29 | 江苏艾科半导体有限公司 | 一种ate数字驱动器的voh/vol校准方法 |
| CN109412594A (zh) * | 2018-12-26 | 2019-03-01 | 湘潭芯力特电子科技有限公司 | 一种应用于单端逐次逼近型模数转换器的数字自校准方法 |
| CN111130546A (zh) * | 2019-12-31 | 2020-05-08 | 无锡矽杰微电子有限公司 | 基于硬件二分法的adc自动校准方法 |
| CN111429954A (zh) * | 2020-03-20 | 2020-07-17 | 上海集成电路研发中心有限公司 | 电压校准电路、半导体存储结构及其电压校准方法 |
| CN114115427A (zh) * | 2021-11-26 | 2022-03-01 | 中国电子科技集团公司第五十八研究所 | 一种SoC中基于EFLASH加载的LDO校准方法 |
| CN115480234A (zh) * | 2021-06-15 | 2022-12-16 | 上海禾赛科技有限公司 | 电压校准方法、电路、激光雷达系统及存储介质 |
| CN115639458A (zh) * | 2022-11-02 | 2023-01-24 | 北京紫光芯能科技有限公司 | 一种芯片参数校准方法、校准接口控制器及芯片 |
-
2023
- 2023-05-09 CN CN202310516794.6A patent/CN116540074A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103116124A (zh) * | 2011-11-17 | 2013-05-22 | 国民技术股份有限公司 | 一种可自校准内部晶振的芯片、校准系统及校准方法 |
| CN106546911A (zh) * | 2016-09-29 | 2017-03-29 | 江苏艾科半导体有限公司 | 一种ate数字驱动器的voh/vol校准方法 |
| CN109412594A (zh) * | 2018-12-26 | 2019-03-01 | 湘潭芯力特电子科技有限公司 | 一种应用于单端逐次逼近型模数转换器的数字自校准方法 |
| CN111130546A (zh) * | 2019-12-31 | 2020-05-08 | 无锡矽杰微电子有限公司 | 基于硬件二分法的adc自动校准方法 |
| CN111429954A (zh) * | 2020-03-20 | 2020-07-17 | 上海集成电路研发中心有限公司 | 电压校准电路、半导体存储结构及其电压校准方法 |
| CN115480234A (zh) * | 2021-06-15 | 2022-12-16 | 上海禾赛科技有限公司 | 电压校准方法、电路、激光雷达系统及存储介质 |
| CN114115427A (zh) * | 2021-11-26 | 2022-03-01 | 中国电子科技集团公司第五十八研究所 | 一种SoC中基于EFLASH加载的LDO校准方法 |
| CN115639458A (zh) * | 2022-11-02 | 2023-01-24 | 北京紫光芯能科技有限公司 | 一种芯片参数校准方法、校准接口控制器及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7539075B2 (en) | Implementation of a fusing scheme to allow internal voltage trimming | |
| US8143953B2 (en) | Self-trim and self-test of on-chip values | |
| US6456102B1 (en) | External test ancillary device to be used for testing semiconductor device, and method of testing semiconductor device using the device | |
| US5184162A (en) | Testing integrated circuit using an A/D converter built in a semiconductor chip | |
| KR20180137945A (ko) | 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치 | |
| US7696771B2 (en) | Test apparatus and test method | |
| CN106324479B (zh) | 一种芯片校准方法、电路及芯片 | |
| US8014969B2 (en) | Test apparatus, test method and manufacturing method | |
| CN114252798A (zh) | 大电流脉冲电源输出校准方法、装置及电子设备 | |
| US6032107A (en) | Calibrating test equipment | |
| KR100824141B1 (ko) | 반도체 메모리 소자 | |
| CN115542132A (zh) | Soc芯片内建测试电路、soc芯片及测试方法 | |
| US7558135B2 (en) | Semiconductor memory device and test method thereof | |
| CN114115427A (zh) | 一种SoC中基于EFLASH加载的LDO校准方法 | |
| CN116540074A (zh) | 一种芯片出厂校准内部电压源的方法及装置 | |
| US6826103B2 (en) | Auto-tuneable reference circuit for flash EEPROM products | |
| US8013589B2 (en) | Semiconductor device | |
| CN114815943B (zh) | 校正修调电路及集成电路 | |
| CN115856745A (zh) | 测试设备、校准方法、装置、芯片测试方法和存储介质 | |
| US20070067129A1 (en) | Device and method for testing integrated circuits | |
| CN114879789A (zh) | 一种可双向自动追踪的修调集成电路 | |
| US6677745B2 (en) | Test apparatus for parallel testing a number of electronic components and a method for calibrating the test apparatus | |
| CN117665686B (zh) | 基于ate设备的动态负载校准方法及系统、设备、介质 | |
| US20040263216A1 (en) | Integrated circuit having a voltage monitoring circuit and a method for monitoring an internal burn-in voltage | |
| US20240175913A1 (en) | Method for accurate reference voltage trimming |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230804 |