CN117665686B - 基于ate设备的动态负载校准方法及系统、设备、介质 - Google Patents
基于ate设备的动态负载校准方法及系统、设备、介质 Download PDFInfo
- Publication number
- CN117665686B CN117665686B CN202410130664.3A CN202410130664A CN117665686B CN 117665686 B CN117665686 B CN 117665686B CN 202410130664 A CN202410130664 A CN 202410130664A CN 117665686 B CN117665686 B CN 117665686B
- Authority
- CN
- China
- Prior art keywords
- value
- calibration
- preset
- dac
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004364 calculation method Methods 0.000 claims description 44
- 238000012545 processing Methods 0.000 claims description 41
- 238000005259 measurement Methods 0.000 claims description 29
- 238000004891 communication Methods 0.000 claims description 13
- 230000002159 abnormal effect Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 229920005994 diacetyl cellulose Polymers 0.000 description 88
- 230000006870 function Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000011990 functional testing Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本申请提供了一种基于ATE设备的动态负载校准方法及系统、设备、介质；涉及集成电路测试技术领域。方法包括：将与待测的IO通道单元连接的通道开关闭合，控制其余通道开关保持断开；分别在待测的IO通道单元上施加大小为第一预设理论值的拉电流、大小为第二预设理论值的灌电流并分别获取检测的第一电压、第二电压；根据第一电压、第二电压、第一预设理论值、第二预设理论值、精密电阻的阻值、预设的DAC分辨率、初始DAC值进行计算得到增益值、偏置值、DAC校准值；当校准误差小于或等于预设误差阈值，将增益值和偏置值保存至数据库。能提高对动态负载的校准效率和校准精度，从而提高ATE设备测试被测芯片时的准确性和测试效率。
Description
技术领域
本申请涉及集成电路测试技术领域，尤其是一种基于ATE设备的动态负载校准方法及系统、设备、介质。
背景技术
在集成电路测试中，ATE设备（Automatic Test Equipment，芯片自动化测试机）测量功能的完整性和精度影响着芯片测试的质量。ATE设备通常有多块数字测试板卡，使得其内部的IO通道单元多达上百个。在利用ATE设备进行芯片测试时，大多采用PMU的方式对被测芯片的管脚的驱动能力进行测试，这种测试效率不高。基于此，需要采用动态负载测试以提高测试效率。但在利用动态负载测量被测芯片的驱动电流时，需保证ATE设备的负载电流大小的精度，从而才能精准地测量出被测芯片的管脚驱动能力。因此，在对集成电路进行规模测试前，需要对ATE设备的引脚电子（Pin Electronics，PE）芯片中的动态负载部分进行校准。
相关技术中，大多数采用多点采样进行校准，校准时间长，校准效率低；对于使用PE芯片自带的6bit的动态负载增益校准寄存器和8bit的偏置校准寄存器，DAC分辨率较低，导致校准精度较低；难以保障ATE设备测量被测芯片的管脚驱动能力时的准确性和测试效率。
发明内容
本申请实施例提供了一种基于ATE设备的动态负载校准方法及系统、设备、介质，能够提高对动态负载的校准效率和校准精度，从而提高ATE设备测试被测芯片时的准确性和测试效率。
第一方面，本申请实施例提供了一种基于ATE设备的动态负载校准方法，应用于动态负载校准系统的上位机；所述动态负载校准系统还包括：与所述上位机通信连接的ATE设备、测量校准模块和数据库；其中，所述ATE设备包括：多块数字通道板；每块所述数字通道板包括：多个引脚电子芯片、多个通道开关；每个所述引脚电子芯片包括：两个待测的IO通道单元；每个所述通道开关对应地连接在一个所述IO通道单元与所述测量校准模块之间；所述测量校准模块包括：并联的测量单元和精密电阻；
所述动态负载校准方法包括：
将与待测的IO通道单元连接的所述通道开关闭合，并控制其余的所述通道开关保持断开；
基于初始DAC值，在所述待测的IO通道单元上施加大小为第一预设理论值的拉电流，并获取所述测量单元检测的第一电压；在所述待测的IO通道单元上施加大小为第二预设理论值的灌电流，并获取所述测量单元检测的第二电压；
根据所述第一电压、所述第二电压、所述第一预设理论值、所述第二预设理论值、所述精密电阻的阻值、预设的DAC分辨率进行校准系数计算处理，得到校准系数；其中，所述校准系数包括增益值和偏置值；
根据预设校准公式对所述增益值、所述偏置值、预设的DAC分辨率、初始DAC值进行校准值计算处理，得到DAC校准值；
基于所述DAC校准值，在所述待测的IO通道单元上进行校准误差测试，得到校准误差；
当所述校准误差小于或等于预设误差阈值，将所述增益值和所述偏置值保存至所述数据库，结束对所述待测的IO通道单元进行的校准处理。
根据本申请的一些实施例，当计算的所述校准系数为所述增益值；所述根据所述第一电压、所述第二电压、所述第一预设理论值、所述第二预设理论值、所述精密电阻的阻值、预设的DAC分辨率进行校准系数计算处理，得到校准系数，包括：
根据欧姆定律，对所述第一电压和所述精密电阻的阻值进行计算得到第一实际电流值，对所述第二电压和所述精密电阻的阻值进行计算得到第二实际电流值；
计算所述第一预设理论值和所述第二预设理论值之间的第一差值、所述第一实际电流值和所述第二实际电流值之间的第二差值；
根据预设的增益值计算公式对所述DAC分辨率、第一比值进行计算，得到所述增益值；其中，所述第一比值由所述第一差值除以所述第二差值得到。
根据本申请的一些实施例，当计算的所述校准系数为所述偏置值；所述根据所述第一电压、所述第二电压、所述第一预设理论值、所述第二预设理论值、所述精密电阻的阻值、预设的DAC分辨率进行校准系数计算处理，得到校准系数，包括：
获取当前在测的所述引脚电子芯片的理论电流量程和最小电流理论值；
将第二比值与所述理论电流量程相乘，得到实际满量程范围；其中，所述第二比值由所述第二差值除以所述第一差值得到；
根据所述第一实际电流值、所述第一预设理论值和所述实际满量程范围进行电流计算处理，得到输入代码为0x0000时的初始电流实际值；
根据所述实际满量程范围、所述第二比值、预设的DAC分辨率进行LSB计算处理，得到实际最低有效位；
根据预设的偏置值计算公式对所述DAC分辨率、所述最小电流理论值与所述初始电流实际值之间的第三差值、所述实际最低有效位进行计算，得到所述偏置值。
根据本申请的一些实施例，所述预设校准公式为：
；
其中，为所述DAC校准值；/>为所述初始DAC值；/>为所述增益值；/>为所述偏置值；/>为DAC分辨率。
根据本申请的一些实施例，所述得到校准误差之后，所述方法还包括：
当所述校准误差大于预设误差阈值，比较校准次数和预设次数阈值；
当所述校准次数小于所述预设次数阈值，重新对所述待测的IO通道单元进行校准；
当所述校准次数等于所述预设次数阈值，确认对所述待测的IO通道单元进行的校准处理异常，并结束对所述待测的IO通道单元进行的校准处理，输出并记录所述校准误差。
根据本申请的一些实施例，所述基于所述DAC校准值，在所述待测的IO通道单元上进行校准误差测试，得到校准误差，包括：
基于所述DAC校准值，在所述待测的IO通道单元上施加测试电流，并获取所述测量单元检测到的实测电流；
根据所述测试电流和所述实测电流进行相对误差计算，得到校准误差。
根据本申请的一些实施例，还包括：
在当前待测的所述引脚电子芯片中的两个待测的IO通道单元都校准之后，继续校准下一个待测的所述引脚电子芯片中的IO通道单元，直至校准完当前所述数字通道板中的所有引脚电子芯片；
在校准完当前所述数字通道板之后，继续自动地校准下一块待测的所述数字通道板，直至校准完所述ATE设备中所有所述数字通道板中的所有IO通道单元。
第二方面，本申请实施例提供了一种基于ATE设备的动态负载校准系统，包括：上位机、与所述上位机通信连接的ATE设备、测量校准模块和数据库；其中，所述ATE设备包括：多块数字通道板；每块所述数字通道板包括：多个引脚电子芯片、多个通道开关；每个所述引脚电子芯片包括：两个待测的IO通道单元；每个所述通道开关对应地连接在一个所述IO通道单元与所述测量校准模块之间；所述测量校准模块包括：并联的测量单元和精密电阻；其中，所述上位机用于执行如第一方面实施例任一项所述的ATE设备的动态负载校准方法。
第三方面，本申请实施例提供了一种电子设备，包括至少一个处理器和用于与所述至少一个处理器通信连接的存储器；所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如第一方面实施例任一项所述的ATE设备的动态负载校准方法。
第四方面，本申请提供了一种存储介质，所述存储介质是计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如第一方面实施例任一项所述的ATE设备的动态负载校准方法。
本申请实施例包括：当利用动态负载校准系统对ATE设备进行动态负载校准时，上位机首先将与待测的IO通道单元连接的通道开关闭合，并控制其余的通道开关保持断开；接着，基于初始DAC值，在待测的IO通道单元上施加大小为第一预设理论值的拉电流，并获取测量单元检测的第一电压；在待测的IO通道单元上施加大小为第二预设理论值的灌电流，并获取测量单元检测的第二电压；通过采集第一电压和第二电压这两个校准数据，为后续进行的校准处理提供数据基础，有利于缩短校准时间；然后，根据第一电压、第二电压、第一预设理论值、第二预设理论值、精密电阻的阻值、预设的DAC分辨率进行校准系数计算处理，得到校准系数；其中，校准系数包括增益值和偏置值；而后，根据预设校准公式对增益值、偏置值、预设的DAC分辨率、初始DAC值进行校准值计算处理，得到DAC校准值；接着，基于DAC校准值，在待测的IO通道单元上进行校准误差测试，得到校准误差；最后，当校准误差小于或等于预设误差阈值，将增益值和偏置值保存至数据库，结束对待测的IO通道单元进行的校准处理；基于采集的两个校准数据，即第一电压和第二电压，进行后续的校准处理，缩短了校准时间，提高了校准效率；不使用引脚电子芯片内部的增益校准寄存器和偏置校准寄存器对DAC值进行校准，而是通过外部计算得到增益值、偏置值、DAC校准值，提高DAC校准位数，提高了校准精度；当利用ATE设备测试被测芯片时，能够对应地从数据库中较快地基于获取的增益值、偏置值计算得到校准精度较高的DAC值，并将DAC值直接发送到对应的PE芯片上进行芯片测试，具有较高的准确性和测试效率。即是说，本申请实施例能够提高对动态负载的校准效率和校准精度，从而提高ATE设备测试被测芯片时的准确性和测试效率。
附图说明
图1是本申请一个实施例提供的用于执行基于ATE设备的动态负载校准方法的动态负载校准系统的结构示意图；
图2是本申请一个实施例提供的动态负载校准系统的具体结构示意图；
图3是本申请一个实施例提供的IO通道单元中动态负载部分的结构示意图；
图4是本申请一个实施例提供的基于ATE设备的动态负载校准方法的流程示意图；
图5是本申请另一个实施例提供的动态负载校准方法的流程示意图；
图6是本申请一个实施例提供的电子设备的硬件结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。
需要说明的是，在本申请的描述中虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于流程图中的顺序执行所示出或描述的步骤。在本申请的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上。描述到“第一”、“第二”只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
首先，对本申请中涉及的若干名词进行解释：
ATE：全称为Automatic Test Equipment，即芯片自动化测试机；是一种自动测试设备，是一种由高性能计算机控制的测试仪器的集合体，是由测试仪和计算机组合而成的测试系统，计算机通过运行测试机程序的指令来控制测试硬件。半导体芯片ATE用于检测集成电路的功能和性能的完整性，是集成电路生产制造流程中确保集成电路品质的重要设备，其对集成电路测试通常需经过测试机程序设计、程序编译、向量加载、测试执行四个过程。
PMU：全称为Precision Measurement Unit，即精密测量单元；用于精确的直流电流参数测量，能驱动电流进入器件而去量测电压或者为器件加上电压而去量测产生的电流。
DUT：Device Under Test，被测器件。
IOH：被测芯片的输出逻辑为1时，输出管脚上的负载电流(为拉电流)；从被测器件流出，流入测试机。
IOL：被测芯片的输出逻辑为0时，输出管脚上的负载电流(为灌电流)；从测试机流出，流入被测器件。
VOH：是指输出引脚在输出逻辑“1”时的输出管脚上需保证的最低电压值。
VOL：是指输出引脚在输出逻辑“0”时的输出管脚上需保证的最高电压值。
I/O：芯片管脚。
引脚电子(PE，Pin Electronics)是一种专用芯片，是一款用于执行驱动器、比较器和有源负载(DCL)、四象限单引脚参数测量单元(PPMU)的引脚电子功能的完整单芯片。其中，驱动器(Driver)，作为数字驱动可以将数字信号转换输出，可以做电平调整，输出给被测芯片合适的信号电平。比较器(Comparator)，接收数字信号输入，设置高低电平，获取被测芯片的输入信号的电平。有源负载，提供灌电流、拉电流的能力，向被测芯片的管脚灌入电流或者从被测芯片的管脚拉出电流。
本申请提供了一种基于ATE设备的动态负载校准方法、动态负载校准系统、电子设备及计算机可读存储介质；其中，动态负载校准方法包括：将与待测的IO通道单元连接的通道开关闭合，控制其余通道开关保持断开；分别在待测的IO通道单元上施加大小为第一预设理论值的拉电流、大小为第二预设理论值的灌电流，并分别获取检测的第一电压、第二电压；根据第一电压、第二电压、第一预设理论值、第二预设理论值、精密电阻的阻值、预设的DAC分辨率、初始DAC值进行计算处理得到增益值、偏置值、DAC校准值；当经过校准误差测试得到的校准误差小于或等于预设误差阈值，将增益值和偏置值保存至数据库。能提高对动态负载的校准效率和校准精度，从而提高ATE设备测试被测芯片时的准确性和测试效率。
下面结合附图，对本申请实施例作进一步阐述。
一方面，如图1和图2所示，该动态负载校准系统100包括：上位机110、与上位机110通信连接的ATE设备120、测量校准模块130和数据库140；其中，ATE设备120包括：多块数字通道板；每块数字通道板包括：多个引脚电子芯片PE、多个通道开关；每个引脚电子芯片PE包括：两个待测的IO通道单元；每个通道开关对应地连接在一个IO通道单元与测量校准模块130之间；测量校准模块130包括：并联的测量单元131和精密电阻R。
需要说明的是，测量校准模块130还包括：与精密电阻R串联的单刀单掷继电器；具体地，测量单元131是精密万用表。该精密万用表的红表笔连接在通道开关与单刀单掷继电器之间，精密万用表的黑表笔连接在精密电阻R与输出端之间。当上位机110控制数字通道板，开启动态负载校准时，上位机110控制该单刀单掷继电器保持闭合，以确保基于ATE设备120进行的动态负载校准能够顺利进行。
可以理解的是，精密电阻R的阻值是一个定值，本申请对精密电阻R的阻值不做具体的限制，可以根据实际情况进行选择。
可以理解的是，由于测量校准模块130中只使用了一个精密电阻R，则在进行基于ATE设备120的动态负载校准时，所有IO通道单元共用一个精密电阻R，有利于降低校准成本；校准单一的IO通道单元时，需要逐一连通到精密电阻R。例如，校准通道0时，仅与通道0连接的通道开关闭合，其余的通道开关断开；校准通道1时，仅与通道1连接的通道开关闭合，其余的通道开关断开；以此类推，直到所有IO通道单元都与测量校准模块130连接，进行校准。
如图3所示，动态负载部分包括：可编程的参考电压源VREF、两个可编程的第一恒流源IOH和第二恒流源IOL、比较器COMP、由二极管开关构成的有源负载DCL；其中，比较器COMP的第一输入端与参考电压源VREF的输出端连接，比较器COMP的第二输入端与被测器件DUT连接；比较器COMP的输出端与有源负载DCL连接，第一恒流源IOH和第二恒流源IOL、被测器件DUT（如：被测芯片）均与有源负载DCL连接，有源负载DCL与被测器件DUT之间还连接有电阻r。
可以理解的是，参考电压源VREF用于输出参考电压；比较器COMP用于对输入的参考电压和被测器件DUT的芯片输出电压进行比较，输出比较结果信号；通过比较结果信号控制二极管开关的通断状态，从而实现电流的施加或抽取。而在对被测器件DUT进行功能测试的过程中，被测器件DUT的芯片输出电压是动态改变的，所以电流的施加或抽取会相应地动态改变，因而称为动态负载。当外部电压高于设置电压时，端口流入电流，形成类似下拉电阻的效果。当外部电压低于设置电压时，端口流出电流，形成类似上拉电阻的效果。
其中，上位机110用于：与待测的IO通道单元连接的通道开关闭合，并控制其余的通道开关保持断开；基于初始DAC值，在待测的IO通道单元上施加大小为第一预设理论值的拉电流，并获取测量单元131检测的第一电压；在待测的IO通道单元上施加大小为第二预设理论值的灌电流，并获取测量单元131检测的第二电压；根据第一电压、第二电压、第一预设理论值、第二预设理论值、精密电阻R的阻值、预设的DAC分辨率进行校准系数计算处理，得到校准系数；其中，校准系数包括增益值和偏置值；根据预设校准公式对增益值、偏置值、预设的DAC分辨率、初始DAC值进行校准值计算处理，得到DAC校准值；基于DAC校准值，在待测的IO通道单元上进行校准误差测试，得到校准误差；当校准误差小于或等于预设误差阈值，将增益值和偏置值保存至数据库140，结束对待测的IO通道单元进行的校准处理。基于采集的两个校准数据，即第一电压和第二电压，进行后续的校准处理，缩短了校准时间，提高了校准效率；不使用引脚电子芯片PE内部的增益校准寄存器和偏置校准寄存器对DAC值进行校准，而是通过外部计算得到增益值、偏置值、DAC校准值，提高DAC校准位数，提高了校准精度；当利用ATE设备120测试被测芯片时，能够对应地从数据库140中较快地基于获取的增益值、偏置值计算得到校准精度较高的DAC值，并将DAC值直接发送到对应的PE芯片上进行芯片测试，具有较高的准确性和测试效率。因此，本申请实施例提供的动态负载校准系统100能够提高对动态负载的校准效率和校准精度，从而提高ATE设备120测试被测芯片时的准确性和测试效率。
需要说明的是，一个引脚电子芯片PE中集成两个IO通道单元。一般引脚电子芯片PE中还集成有专用片内数模转换器DAC；用于DCL和PPMU功能的所有直流电平都由专用片内数模转换器DAC产生。为了保障精确的电平编程，引脚电子芯片中还集成校准功能，即增益校准寄存器和偏置校准寄存器；可校正每个功能模块的增益和失调误差。校正系数可以存储在片内，写入DAC的任何值都会利用适当的校正系数进行自动调整。但使用PE芯片自带的动态负载的增益校准寄存器6bit和偏置校准寄存器8bit，DAC分辨率不足，导致校准精度不高。本申请实施例提供的动态负载校准系统100，不使用PE芯片自带的增益校准寄存器和偏置校准寄存器，而是通过外部计算得到增益值、偏置值、DAC校准值，提高DAC校准位数，提高了校准精度。
需要说明的是，在数字通道板上，动态负载部分可以采用功能测试法测试DUT的输出电平，动态负载部分也可以提供IOH/IOL在功能测试时充当负载的角色连接到DUT，或动态负载部分为DUT提供双向电流源负载。例如测试数码管的驱动控制芯片IO口的电流驱动能力时，需要测量出芯片灌电流/拉电流的大小，以保证芯片IO口的电流驱动能力的一致性，芯片灌电流/拉电流的准确大小对后期用户在设计开发产品时有绝对的指导性意义。因此，ATE设备120的动态负载需要提供大小较为精确的IOH/IOL，以满足芯片测试的精度要求。在设计芯片驱动能力时往往会预留足够的余量，但也需要控制余量的大小，否则会导致芯片不符合所要求的参数性能指标，因此需要利用ATE设备120精确测量被测芯片的驱动能力，以保证被测芯片所有I/O口的一致性。本申请实施例提供的动态负载校准系统100，在利用ATE设备120对被测芯片进行测试时，能够对应地从数据库140中较快地基于获取的增益值、偏置值计算得到校准精度较高的DAC值，并将该DAC值直接发送到对应的PE芯片上进行芯片测试，提供大小较为精确的IOH/IOL，提高测试被测芯片时的准确性和测试效率。经过动态负载系统的校准后，ATE设备120能高效、精确测量被测芯片的驱动能力，从而保证被测芯片所有I/O口的驱动能力一致性。
本领域技术人员可以理解的是，图中示出本领域技术人员可以理解的是，本申请实施例描述的系统架构以及应用场景是为了更加清楚的说明本申请实施例的技术方案，并不构成对于本申请实施例提供的技术方案的限定，本领域技术人员可知，随着系统架构的演变和新应用场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。的系统结构并不构成对本申请实施例的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
以上所描述的系统实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
基于上述系统结构，下面提出本申请的基于ATE设备的动态负载校准方法的各个实施例。
第一方面，如图4所示，该动态负载校准方法能够应用于如图1所示的动态负载校准系统的上位机中，该动态负载校准方法可以包括但不限于有步骤S110至步骤S160。
步骤S110：将与待测的IO通道单元连接的通道开关闭合，并控制其余的通道开关保持断开。
步骤S120：基于初始DAC值，在待测的IO通道单元上施加大小为第一预设理论值的拉电流，并获取测量单元检测的第一电压；在待测的IO通道单元上施加大小为第二预设理论值的灌电流，并获取测量单元检测的第二电压。
步骤S130：根据第一电压、第二电压、第一预设理论值、第二预设理论值、精密电阻的阻值、预设的DAC分辨率进行校准系数计算处理，得到校准系数；其中，校准系数包括增益值和偏置值。
步骤S140：根据预设校准公式对增益值、偏置值、预设的DAC分辨率、初始DAC值进行校准值计算处理，得到DAC校准值。
步骤S150：基于DAC校准值，在待测的IO通道单元上进行校准误差测试，得到校准误差。
步骤S160：当校准误差小于或等于预设误差阈值，将增益值和偏置值保存至数据库，结束对待测的IO通道单元进行的校准处理。
具体地，通过步骤S110，令单一的待测的IO通道单元连通至测量校准模块的精密电阻，为后续进行动态负载校准做好硬件准备。
具体地，预设的DAC分辨率n=16。在步骤S120中，为待测的IO通道单元提供初始DAC值之后，通过分别施加大小为第一预设理论值的拉电流、大小为第二预设理论值的灌电流，分别采集到第一电压和第二电压，为后续计算校准系数和DAC校准值奠定数据基础。
具体地，通过步骤S130和步骤S140，在不使用引脚电子芯片内部的增益校准寄存器和偏置校准寄存器对DAC值进行校准的情况下，通过外部计算得到增益值、偏置值、DAC校准值，提高DAC校准位数，提高了校准精度。
可以理解的是，在得到DAC校准值之后，通过步骤S150对校准结果进行验证测试(即进行校准误差测试)，计算得到的校准误差能够为判断校准结果是否符合精度要求提供可靠的参考指标。在一实施例中，数字通道板根据设置的测试条件，将校准结果反馈到上位机去记录芯片的测试是否通过。
具体地，步骤S160中，预设误差阈值为0.2%。可以理解的是，当校准误差小于或等于预设误差阈值，即校准结果满足精度要求，则将增益值和偏置值保存至数据库；以便于当ATE设备在对被测芯片进行测试时，上位机能够对应地从数据库中较快地基于获取的增益值、偏置值计算得到校准精度较高的DAC值，并将该DAC值直接发送到对应的PE芯片上进行芯片测试，提高ATE设备测试被测芯片时的准确性和测试效率。
综上，通过步骤S110至步骤S160，当利用动态负载校准系统对ATE设备进行动态负载校准时，上位机首先将与待测的IO通道单元连接的通道开关闭合，并控制其余的通道开关保持断开；接着，基于初始DAC值，在待测的IO通道单元上施加大小为第一预设理论值的拉电流，并获取测量单元检测的第一电压；在待测的IO通道单元上施加大小为第二预设理论值的灌电流，并获取测量单元检测的第二电压；通过采集第一电压和第二电压这两个校准数据，为后续进行的校准处理提供数据基础，有利于缩短校准时间；然后，根据第一电压、第二电压、第一预设理论值、第二预设理论值、精密电阻的阻值、预设的DAC分辨率进行校准系数计算处理，得到校准系数；其中，校准系数包括增益值和偏置值；而后，根据预设校准公式对增益值、偏置值、预设的DAC分辨率、初始DAC值进行校准值计算处理，得到DAC校准值；接着，基于DAC校准值，在待测的IO通道单元上进行校准误差测试，得到校准误差；最后，当校准误差小于或等于预设误差阈值，将增益值和偏置值保存至数据库，结束对待测的IO通道单元进行的校准处理；基于采集的两个校准数据，即第一电压和第二电压，进行后续的校准处理，缩短了校准时间，提高了校准效率；不使用引脚电子芯片内部的增益校准寄存器和偏置校准寄存器对DAC值进行校准，而是通过外部计算得到增益值、偏置值、DAC校准值，提高DAC校准位数，提高了校准精度；当利用ATE设备测试被测芯片时，能够对应地从数据库中较快地基于获取的增益值、偏置值计算得到校准精度较高的DAC值，并将DAC值直接发送到对应的PE芯片上进行芯片测试，具有较高的准确性和测试效率。即是说，本申请实施例能够提高对动态负载的校准效率和校准精度，从而提高ATE设备测试被测芯片时的准确性和测试效率。
根据本申请的一些实施例，当计算的校准系数为增益值；进一步说明步骤S130，步骤S130可以包括但不限于有步骤S131至步骤S133。
步骤S131：根据欧姆定律，对第一电压和精密电阻的阻值进行计算得到第一实际电流值，对第二电压和精密电阻的阻值进行计算得到第二实际电流值。
具体地，本步骤中，利用欧姆定律，计算得到第一实际电流值/>和第二实际电流值/>的过程是：/>；/>；其中，/>为测量得到的第一电压，为测量得到的第二电压，R为精密电阻的阻值。
步骤S132：计算第一预设理论值和第二预设理论值之间的第一差值、第一实际电流值和第二实际电流值之间的第二差值。
步骤S133：根据预设的增益值计算公式对DAC分辨率、第一比值进行计算，得到增益值；其中，第一比值由第一差值除以第二差值得到。
具体地，第一比值；增益值/>。
其中，为预设的第一预设理论值，取值为1mA；/>为预设的第二预设理论值，取值为18mA；n为预设的DAC分辨率，取值为16。
通过步骤S131至步骤S133能够基于采集的第一电压和第二电压，以及较高的预设的DAC分辨率直接进行计算，得到增益值这一校准系数；有利于提高校准效率。
根据本申请的一些实施例，当计算的校准系数为偏置值；进一步说明步骤S130，步骤S130可以包括但不限于有步骤S134至步骤S138。
步骤S134：获取当前在测的引脚电子芯片的理论电流量程和最小电流理论值。
本步骤中，在本申请的实施例中，使用的理论电流量程，最小电流理论值/>。但可以理解的是，不同的引脚电子芯片，其理论电流量程/>和最小电流理论值/>可能有所区别；这取决于引脚电子芯片的固定设计；本申请对理论电流量程/>和最小电流理论值/>取值不做具体的限制。
步骤S135：将第二比值与理论电流量程相乘，得到实际满量程范围；其中，第二比值由第二差值除以第一差值得到。
具体地，第二比值；
具体地，实际满量程范围。
步骤S136：根据第一实际电流值、第一预设理论值和实际满量程范围进行电流计算处理，得到输入代码为0x0000时的初始电流实际值。
具体的计算公式为：输入代码为0x0000时的初始电流实际值。
步骤S137：根据实际满量程范围、第二比值、预设的DAC分辨率进行LSB计算处理，得到实际最低有效位。
本步骤中，进行LSB计算处理得到实际最低有效位的过程为：
；其中，实际最低有效位为LSB。其中，本申请中使用的理论电流量程/>。
步骤S138：根据预设的偏置值计算公式对DAC分辨率、最小电流理论值与初始电流实际值之间的第三差值、实际最低有效位进行计算，得到偏置值。
具体地，预设的偏置值计算公式为：；其中c为偏置值。举一示例，最小电流理论值/>。
通过步骤S134至步骤S138能够基于采集的第一电压和第二电压，以及较高的预设的DAC分辨率直接进行计算，得到偏置值这一校准系数；有利于提高校准效率。
根据本申请的一些实施例，上位机执行步骤S130得到增益值和偏置值之后，进一步执行步骤S140计算DAC校准值；具体地，预设校准公式为：
；其中，/>为DAC校准值；/>为初始DAC值；/>为增益值；为偏置值；/>为DAC分辨率。
根据本申请的一些实施例，结合图5，进一步说明动态负载校准方法，在步骤S150之后，即得到校准误差之后，该方法还包括但不限于有步骤S210至步骤S230。
步骤S210：当校准误差大于预设误差阈值，比较校准次数和预设次数阈值。
步骤S220：当校准次数小于预设次数阈值，重新对待测的IO通道单元进行校准。
步骤S230：当校准次数等于预设次数阈值，确认对待测的IO通道单元进行的校准处理异常，并结束对待测的IO通道单元进行的校准处理，输出并记录校准误差。
可以理解的是，预设次数阈值可以人工预先配置，本申请不具体限制预设次数阈值的取值。
需要说明的是，重新对待测的IO通道单元进行校准，即重新执行步骤S120至步骤S150。
通过步骤S210至步骤S230，设置终止重新校验的条件，当对IO通道单元进行的动态负载校准处理异常时，及时结束校准处理，有利于节省整体的校准时间，保障较高的校准效率。
根据本申请的一些实施例，进一步说明步骤S150，该步骤S150包括但不限于有：
基于DAC校准值，在待测的IO通道单元上施加测试电流，并获取测量单元检测到的实测电流；根据测试电流和实测电流进行相对误差计算，得到校准误差。计算得到校准误差，为判断校准结果是否符合精度要求提供可靠的参考指标。
具体地，经过相对误差计算得到校准误差的过程为：
校准误差；其中/>为测试电流，/>为实测电流。可以理解的是，计算得到的校准误差越大，说明就校准精度越低；计算得到的校准误差越小，说明就校准精度越高。
举一示例，为待测的IO通道单元提供初始DAC值之后，在待测的IO通道单元上施加测试电流，如施加第一理论电流值1mA；同时获取测量单元检测到的实测电流为1mA；则计算得到校准误差为0，则校准精度高。
根据本申请的一些实施例，动态负载校准方法还包括但不限于有以下步骤：在当前待测的引脚电子芯片中的两个待测的IO通道单元都校准之后，继续校准下一个待测的引脚电子芯片中的IO通道单元，直至校准完当前数字通道板中的所有引脚电子芯片；在校准完当前数字通道板之后，继续自动地校准下一块待测的数字通道板，直至校准完ATE设备中所有数字通道板中的所有IO通道单元。能够较为高效地校准完ATE设备中所有数字通道板中的所有IO通道单元，提高对ATE设备的动态负载校准的效率。
此外，ATE设备经过动态负载校准后，利用该ATE设备执行功能测试时，电流负载将适当的IOL和IOH电流应用于输出。通过施加指定的IOL/IOH电流并测试指定的VOL/VOH电压，可以在执行功能测试时验证输出电流和电压参数。这比使用PMU执行相同的测试要快得多，能够提高芯片功能负载测试效率。
第三方面，如图6所示，本申请实施例提供的一种电子设备，包括：
处理器601，可以采用通用的中央处理器、微处理器、应用专用集成电路、或者一个或多个集成电路等方式实现，用于执行相关程序，以实现本申请实施例所提供的技术方案；
存储器602，可以采用只读存储器、静态存储设备、动态存储设备或者随机存取存储器等形式实现。存储器602可以存储操作系统和其他应用程序，在通过软件或者固件来实现本说明书实施例所提供的技术方案时，相关的程序代码保存在存储器602中，并由处理器601来调用执行本申请实施例的基于ATE设备的动态负载校准方法；
输入/输出接口603，用于实现信息输入及输出；
通信接口604，用于实现本装置与其他设备的通信交互，可以通过有线方式（例如USB、网线等）实现通信，也可以通过无线方式（例如移动网络、WIFI、蓝牙等）实现通信；
总线605，在设备的各个组件（例如处理器601、存储器602、输入/输出接口603和通信接口604）之间传输信息；
其中处理器601、存储器602、输入/输出接口603和通信接口604通过总线605实现彼此之间在设备内部的通信连接。
第四方面，本申请实施例提供了一种存储介质，存储介质是计算机可读存储介质，计算机可读存储介质存储有计算机可执行指令，计算机可执行指令用于使计算机执行如上述实施例中的基于ATE设备的动态负载校准方法。
存储器作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序以及非暂态性计算机可执行程序。此外，存储器可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施方式中，存储器可选包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至该处理器。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，实现了以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统可以被实施为软件、固件、硬件及其适当的组合。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质（或非暂时性介质）和通信介质（或暂时性介质）。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息（诸如计算机可读指令、数据结构、程序模块或其他数据）的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘（DVD）或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包括计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
以上是对本申请的较佳实施进行了具体说明，但本申请并不局限于上述实施方式，熟悉本领域的技术人员在不违背本申请精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请所限定的范围内。
Claims (7)
1.一种基于ATE设备的动态负载校准方法，其特征在于，应用于动态负载校准系统的上位机；所述动态负载校准系统还包括：与所述上位机通信连接的ATE设备、测量校准模块和数据库；其中，所述ATE设备包括：多块数字通道板；每块所述数字通道板包括：多个引脚电子芯片、多个通道开关；每个所述引脚电子芯片包括：两个待测的IO通道单元；每个所述通道开关对应地连接在一个所述IO通道单元与所述测量校准模块之间；所述测量校准模块包括：并联的测量单元和精密电阻；
所述动态负载校准方法包括：
将与待测的IO通道单元连接的所述通道开关闭合，并控制其余的所述通道开关保持断开；
基于初始DAC值，在所述待测的IO通道单元上施加大小为第一预设理论值的拉电流，并获取所述测量单元检测的第一电压；在所述待测的IO通道单元上施加大小为第二预设理论值的灌电流，并获取所述测量单元检测的第二电压；
根据所述第一电压、所述第二电压、所述第一预设理论值、所述第二预设理论值、所述精密电阻的阻值、预设的DAC分辨率进行校准系数计算处理，得到校准系数；其中，所述校准系数包括增益值和偏置值；
根据预设校准公式对所述增益值、所述偏置值、预设的DAC分辨率、初始DAC值进行校准值计算处理，得到DAC校准值；
基于所述DAC校准值，在所述待测的IO通道单元上进行校准误差测试，得到校准误差；
当所述校准误差小于或等于预设误差阈值，将所述增益值和所述偏置值保存至所述数据库，结束对所述待测的IO通道单元进行的校准处理；
其中，当计算的所述校准系数为所述增益值；所述根据所述第一电压、所述第二电压、所述第一预设理论值、所述第二预设理论值、所述精密电阻的阻值、预设的DAC分辨率进行校准系数计算处理，得到校准系数，包括：
根据欧姆定律，对所述第一电压和所述精密电阻的阻值进行计算得到第一实际电流值，对所述第二电压和所述精密电阻的阻值进行计算得到第二实际电流值；
计算所述第一预设理论值和所述第二预设理论值之间的第一差值、所述第一实际电流值和所述第二实际电流值之间的第二差值；
根据预设的增益值计算公式对所述DAC分辨率、第一比值进行计算，得到所述增益值；其中，所述第一比值由所述第一差值除以所述第二差值得到；
当计算的所述校准系数为所述偏置值；所述根据所述第一电压、所述第二电压、所述第一预设理论值、所述第二预设理论值、所述精密电阻的阻值、预设的DAC分辨率进行校准系数计算处理，得到校准系数，包括：
获取当前在测的所述引脚电子芯片的理论电流量程和最小电流理论值；
将第二比值与所述理论电流量程相乘，得到实际满量程范围；其中，所述第二比值由所述第二差值除以所述第一差值得到；
根据所述第一实际电流值、所述第一预设理论值和所述实际满量程范围进行电流计算处理，得到输入代码为0x0000时的初始电流实际值；
根据所述实际满量程范围、所述第二比值、预设的DAC分辨率进行LSB计算处理，得到实际最低有效位；
根据预设的偏置值计算公式对所述DAC分辨率、所述最小电流理论值与所述初始电流实际值之间的第三差值、所述实际最低有效位进行计算，得到所述偏置值；
所述预设校准公式为：
；
其中，为所述DAC校准值；/>为所述初始DAC值；/>为所述增益值；/>为所述偏置值；/>为DAC分辨率。
2.根据权利要求1所述的基于ATE设备的动态负载校准方法，其特征在于，所述得到校准误差之后，所述方法还包括：
当所述校准误差大于预设误差阈值，比较校准次数和预设次数阈值；
当所述校准次数小于所述预设次数阈值，重新对所述待测的IO通道单元进行校准；
当所述校准次数等于所述预设次数阈值，确认对所述待测的IO通道单元进行的校准处理异常，并结束对所述待测的IO通道单元进行的校准处理，输出并记录所述校准误差。
3.根据权利要求1所述的基于ATE设备的动态负载校准方法，其特征在于，所述基于所述DAC校准值，在所述待测的IO通道单元上进行校准误差测试，得到校准误差，包括：
基于所述DAC校准值，在所述待测的IO通道单元上施加测试电流，并获取所述测量单元检测到的实测电流；
根据所述测试电流和所述实测电流进行相对误差计算，得到校准误差。
4.根据权利要求1所述的基于ATE设备的动态负载校准方法，其特征在于，还包括：
在当前待测的所述引脚电子芯片中的两个待测的IO通道单元都校准之后，继续校准下一个待测的所述引脚电子芯片中的IO通道单元，直至校准完当前所述数字通道板中的所有引脚电子芯片；
在校准完当前所述数字通道板之后，继续自动地校准下一块待测的所述数字通道板，直至校准完所述ATE设备中所有所述数字通道板中的所有IO通道单元。
5.一种基于ATE设备的动态负载校准系统，其特征在于，包括：上位机、与所述上位机通信连接的ATE设备、测量校准模块和数据库；其中，所述ATE设备包括：多块数字通道板；每块所述数字通道板包括：多个引脚电子芯片、多个通道开关；每个所述引脚电子芯片包括：两个待测的IO通道单元；每个所述通道开关对应地连接在一个所述IO通道单元与所述测量校准模块之间；所述测量校准模块包括：并联的测量单元和精密电阻；其中，所述上位机用于：
将与待测的IO通道单元连接的所述通道开关闭合，并控制其余的所述通道开关保持断开；
基于初始DAC值，在所述待测的IO通道单元上施加大小为第一预设理论值的拉电流，并获取所述测量单元检测的第一电压；在所述待测的IO通道单元上施加大小为第二预设理论值的灌电流，并获取所述测量单元检测的第二电压；
根据所述第一电压、所述第二电压、所述第一预设理论值、所述第二预设理论值、所述精密电阻的阻值、预设的DAC分辨率进行校准系数计算处理，得到校准系数；其中，所述校准系数包括增益值和偏置值；
根据预设校准公式对所述增益值、所述偏置值、预设的DAC分辨率、初始DAC值进行校准值计算处理，得到DAC校准值；
基于所述DAC校准值，在所述待测的IO通道单元上进行校准误差测试，得到校准误差；
当所述校准误差小于或等于预设误差阈值，将所述增益值和所述偏置值保存至所述数据库，结束对所述待测的IO通道单元进行的校准处理；
其中，当计算的所述校准系数为所述增益值；所述根据所述第一电压、所述第二电压、所述第一预设理论值、所述第二预设理论值、所述精密电阻的阻值、预设的DAC分辨率进行校准系数计算处理，得到校准系数，包括：
根据欧姆定律，对所述第一电压和所述精密电阻的阻值进行计算得到第一实际电流值，对所述第二电压和所述精密电阻的阻值进行计算得到第二实际电流值；
计算所述第一预设理论值和所述第二预设理论值之间的第一差值、所述第一实际电流值和所述第二实际电流值之间的第二差值；
根据预设的增益值计算公式对所述DAC分辨率、第一比值进行计算，得到所述增益值；其中，所述第一比值由所述第一差值除以所述第二差值得到；
当计算的所述校准系数为所述偏置值；所述根据所述第一电压、所述第二电压、所述第一预设理论值、所述第二预设理论值、所述精密电阻的阻值、预设的DAC分辨率进行校准系数计算处理，得到校准系数，包括：
获取当前在测的所述引脚电子芯片的理论电流量程和最小电流理论值；
将第二比值与所述理论电流量程相乘，得到实际满量程范围；其中，所述第二比值由所述第二差值除以所述第一差值得到；
根据所述第一实际电流值、所述第一预设理论值和所述实际满量程范围进行电流计算处理，得到输入代码为0x0000时的初始电流实际值；
根据所述实际满量程范围、所述第二比值、预设的DAC分辨率进行LSB计算处理，得到实际最低有效位；
根据预设的偏置值计算公式对所述DAC分辨率、所述最小电流理论值与所述初始电流实际值之间的第三差值、所述实际最低有效位进行计算，得到所述偏置值；
所述预设校准公式为：
；
其中，为所述DAC校准值；/>为所述初始DAC值；/>为所述增益值；/>为所述偏置值；/>为DAC分辨率。
6.一种电子设备，其特征在于，包括至少一个处理器和用于与所述至少一个处理器通信连接的存储器；所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1至4任一项所述的ATE设备的动态负载校准方法。
7.一种存储介质，其特征在于，所述存储介质是计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如权利要求1至4任一项所述的ATE设备的动态负载校准方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410130664.3A CN117665686B (zh) | 2024-01-31 | 2024-01-31 | 基于ate设备的动态负载校准方法及系统、设备、介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410130664.3A CN117665686B (zh) | 2024-01-31 | 2024-01-31 | 基于ate设备的动态负载校准方法及系统、设备、介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117665686A CN117665686A (zh) | 2024-03-08 |
| CN117665686B true CN117665686B (zh) | 2024-04-09 |
Family
ID=90082804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410130664.3A Active CN117665686B (zh) | 2024-01-31 | 2024-01-31 | 基于ate设备的动态负载校准方法及系统、设备、介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117665686B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107688161A (zh) * | 2017-06-29 | 2018-02-13 | 惠州市蓝微新源技术有限公司 | 一种bms的校准及测试方法 |
| CN107850642A (zh) * | 2015-08-05 | 2018-03-27 | 泰拉丁公司 | 用于校准自动化测试设备的mem继电器组件 |
| CN114416046A (zh) * | 2021-12-01 | 2022-04-29 | 珠海芯业测控有限公司 | 基于ate测试机的多个功能板卡的访问方法及系统 |
| TW202242442A (zh) * | 2021-04-28 | 2022-11-01 | 日商愛德萬測試股份有限公司 | 用於校準多個自動化測試設備通道的電路和方法 |
| CN115993568A (zh) * | 2023-03-24 | 2023-04-21 | 绅克半导体科技(苏州)有限公司 | 半导体测试机及其测试通道直流校准方法 |
| CN116299125A (zh) * | 2023-03-31 | 2023-06-23 | 深圳市辰卓科技有限公司 | Ate设备的参数校准方法、装置及系统 |
| CN116449277A (zh) * | 2023-03-29 | 2023-07-18 | 珠海芯业测控有限公司 | 一种用于ate测试设备的检测校准系统及其控制方法 |
| CN117388673A (zh) * | 2023-12-11 | 2024-01-12 | 珠海芯业测控有限公司 | Ate设备及其芯片测试方法、电子设备、存储介质 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009153766A1 (en) * | 2008-06-20 | 2009-12-23 | University Of Limerick | A testing system |
| KR101394778B1 (ko) * | 2010-01-20 | 2014-05-15 | 어드밴테스트 (싱가포르) 피티이. 엘티디. | 피검사 디바이스를 테스트하기 위한 방법 및 장치 |
| US9142321B2 (en) * | 2013-07-03 | 2015-09-22 | Texas Instruments Incorporated | Testing of non-volatile memory arrays |
| US11334101B2 (en) * | 2019-12-19 | 2022-05-17 | Qualcomm Incorporated | Circuits and methods providing bandgap calibration for multiple outputs |
-
2024
- 2024-01-31 CN CN202410130664.3A patent/CN117665686B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107850642A (zh) * | 2015-08-05 | 2018-03-27 | 泰拉丁公司 | 用于校准自动化测试设备的mem继电器组件 |
| CN107688161A (zh) * | 2017-06-29 | 2018-02-13 | 惠州市蓝微新源技术有限公司 | 一种bms的校准及测试方法 |
| TW202242442A (zh) * | 2021-04-28 | 2022-11-01 | 日商愛德萬測試股份有限公司 | 用於校準多個自動化測試設備通道的電路和方法 |
| CN114416046A (zh) * | 2021-12-01 | 2022-04-29 | 珠海芯业测控有限公司 | 基于ate测试机的多个功能板卡的访问方法及系统 |
| CN115993568A (zh) * | 2023-03-24 | 2023-04-21 | 绅克半导体科技(苏州)有限公司 | 半导体测试机及其测试通道直流校准方法 |
| CN116449277A (zh) * | 2023-03-29 | 2023-07-18 | 珠海芯业测控有限公司 | 一种用于ate测试设备的检测校准系统及其控制方法 |
| CN116299125A (zh) * | 2023-03-31 | 2023-06-23 | 深圳市辰卓科技有限公司 | Ate设备的参数校准方法、装置及系统 |
| CN117388673A (zh) * | 2023-12-11 | 2024-01-12 | 珠海芯业测控有限公司 | Ate设备及其芯片测试方法、电子设备、存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117665686A (zh) | 2024-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6456102B1 (en) | External test ancillary device to be used for testing semiconductor device, and method of testing semiconductor device using the device | |
| US20060195749A1 (en) | Calibration control for pin electronics | |
| US6714888B2 (en) | Apparatus for testing semiconductor integrated circuit | |
| CN106324479A (zh) | 一种芯片校准方法、电路及芯片 | |
| US7724014B2 (en) | On-chip servo loop integrated circuit system test circuitry and method | |
| CN115542132A (zh) | Soc芯片内建测试电路、soc芯片及测试方法 | |
| CN116449277A (zh) | 一种用于ate测试设备的检测校准系统及其控制方法 | |
| CN115792769A (zh) | 半导体测试设备的信号校准方法、系统及计算机设备 | |
| CN117665686B (zh) | 基于ate设备的动态负载校准方法及系统、设备、介质 | |
| CN110873836A (zh) | 涉及校准比较器电路的模拟测试总线设备和其方法 | |
| CN111863114B (zh) | 芯片采样准位确定方法及装置 | |
| CN109375127B (zh) | 基于模数转换器的集成电路测试系统自动校准装置及方法 | |
| US20050146452A1 (en) | All-digital calibration of string DAC linearity using area efficient PWL approximation: eliminating hardware search and digital division | |
| CN112485740A (zh) | 基于多种阻抗状态幅度差值实现电子校准件端口自动识别的方法 | |
| CN110895645B (zh) | 目标修正码确定方法、装置、电子设备及存储介质 | |
| CN104101789B (zh) | 自动测试设备的量测装置及方法 | |
| CN115856745A (zh) | 测试设备、校准方法、装置、芯片测试方法和存储介质 | |
| US9645195B2 (en) | System for testing integrated circuit | |
| CN112462247A (zh) | 一种测量智能卡芯片eeprom擦写电压的方法和电路 | |
| CN109901650B (zh) | 一种内嵌flash芯片的基准源修调方法 | |
| CN113534033A (zh) | 测试机台的校准方法及校准系统 | |
| CN116540074A (zh) | 一种芯片出厂校准内部电压源的方法及装置 | |
| CN113885968B (zh) | 一种自适应数模混合的启动模式设置系统及方法 | |
| CN112731256B (zh) | 一种校准系统及方法 | |
| JP2001345699A (ja) | Ａ／ｄ変換器の試験回路及びその試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |