CN110873836A - 涉及校准比较器电路的模拟测试总线设备和其方法 - Google Patents

涉及校准比较器电路的模拟测试总线设备和其方法 Download PDF

Info

Publication number
CN110873836A
CN110873836A CN201910811468.1A CN201910811468A CN110873836A CN 110873836 A CN110873836 A CN 110873836A CN 201910811468 A CN201910811468 A CN 201910811468A CN 110873836 A CN110873836 A CN 110873836A
Authority
CN
China
Prior art keywords
dac
comparator
comparator circuits
circuits
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910811468.1A
Other languages
English (en)
Inventor
简·彼得·斯考特
金贤坤
陈涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN110873836A publication Critical patent/CN110873836A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • G01R31/3163—Functional testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2503—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques for measuring voltage only, e.g. digital volt meters (DVM's)
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种示例模拟测试总线(ATB)设备包括：多个比较器电路，每个所述比较器电路具有输出端口以及一对包括反相端口和非反相端口的相反极性的输入端口；多个电路节点，其选择性地连接到第一极性的所述输入端口；以及至少一个数模转换器(DAC)，其用以驱动所述多个比较器电路的所述输入端口。所述设备另外包括数据存储和逻辑电路系统，所述数据存储和逻辑电路系统通过为每个比较器电路提供指示不准确性的校准数据集用于调节由所述多个比较器电路执行的比较操作，解释可归因于所述多个比较器电路的不准确性。

Description

涉及校准比较器电路的模拟测试总线设备和其方法
技术领域
各种实施例的各方面针对涉及校准用于测试电路节点的比较器电路的模拟测试总线设备和其方法。
背景技术
为了存取模拟测试点，可使用根据标准的模拟测试总线(ATB)。ATB可包括模数转换器(ADC)，该模数转换器一次连接到多个电路节点中的一个电路节点并且将输出数据传送到兼容寄存器用于移出到工业标准控制器，例如联合测试行动小组(JTAG)-兼容控制器。在这类配置中，一次测量一个电路节点。另外，由于电源电压和接地节点可连接到ATB，所以存在意外短路的风险。
对于多种应用，这些和其它事项已经向模拟测试总线设备实施的效率提出挑战。
发明内容
根据本发明的第一方面，提供一种模拟测试总线(ATB)设备，包括：
多个比较器电路，每个所述比较器电路具有输出端口以及一对包括反相端口和非反相端口的相反极性的输入端口；
多个电路节点，所述多个电路节点被配置并且布置成选择性地连接到第一极性的所述输入端口；
至少一个数模转换器(DAC)，所述至少一个数模转换器被配置并且布置成驱动所述多个比较器电路的所述输入端口；以及
数据存储和逻辑电路系统，所述数据存储和逻辑电路系统被配置并且布置成通过为每个比较器电路提供指示不准确性的校准数据集用于调节由所述多个比较器电路执行的比较操作，解释可归因于所述多个比较器电路的不准确性。
在一个或多个实施例中，所述至少一个DAC包括：
第一DAC，所述第一DAC被配置并且布置成使用选择性地连接到所述第一极性的所述输入端口的差分参考线路来驱动所述多个比较器电路；以及
第二DAC，所述第二DAC被配置并且布置成使用连接到所述相反极性的所述输入端口的差分参考线路来驱动所述多个比较器电路。
在一个或多个实施例中，数据存储和逻辑电路被配置并且布置成基于第一DAC和第二DAC的输入代码的组合以及所述组合的所得比较器输出来提供所述校准数据集。
在一个或多个实施例中，所述数据存储和逻辑电路系统被进一步配置并且布置成使用所述校准数据集来测试所述多个电路节点，以进一步包括降低所述多个比较器电路中的至少一个比较器电路的传递函数的不准确性。
在一个或多个实施例中，所述数据存储和逻辑电路被进一步配置并且布置成响应于所述测试来检测故障并且执行选自以下组成的组的专用动作：复位所述ATB设备、重启与所述ATB设备相关联的系统、升高误差标记以及其组合。
在一个或多个实施例中，所述数据存储和逻辑电路系统被进一步配置并且布置成使用第一DAC和第二DAC的输入代码的组合的相应比较器电路输出来周期性地校准所述多个比较器电路。
在一个或多个实施例中，所述多个比较器电路进一步包括差分至单端放大器和差分比较器中的至少一种。
根据本发明的第二方面，提供一种模拟测试总线(ATB)设备，包括：
多个比较器电路，每个所述比较器电路具有输出端口以及一对包括反相端口和非反相端口的相反极性的输入端口；
多个电路节点，所述多个电路节点被配置并且布置成连接到第一极性的所述输入端口；
数模转换器(DAC)，所述数模转换器被配置并且布置成通过连接到所述相反极性的输入端口来驱动所述多个比较器电路；以及
数据存储和逻辑电路系统，所述数据存储和逻辑电路系统被配置并且布置成通过使用指示不准确性的校准数据集来调节由所述多个比较器电路执行的比较操作，解释可归因于所述多个比较器电路的不准确性。
在一个或多个实施例中，所述设备进一步包括另一DAC，所述另一DAC被配置并且布置成通过选择性地连接到所述第一极性的所述输入端口来驱动所述多个比较器电路。
在一个或多个实施例中，所述数据存储和逻辑电路系统被配置并且布置成具有所述多个比较器电路，以通过将所述DAC的输出与所述多个电路节点的输出进行比较，并且使用所述校准数据集来调节由所述多个比较器电路执行的所述比较操作以降低所述不准确性来测试所述多个电路节点。
在一个或多个实施例中，所述设备进一步包括联接到所述多个比较器电路的所述输出端口的多个触发器电路、锁存器或随机存取存储器(RAM)单元，所述多个触发器电路、锁存器或RAM单元被配置并且布置成响应于在所述比较器电路的所述输出端口处的输出的上升沿而锁存，其中所述DAC的输入代码分布在具有n位的数字总线上。
在一个或多个实施例中，所述多个比较器电路中的至少一个比较器电路与少于n个触发器电路、锁存器或RAM单元相关联。
在一个或多个实施例中，所述数据存储和逻辑电路系统被进一步配置并且布置成使用所述校准数据集来测试所述多个电路节点，以进一步包括降低所述多个比较器电路中的至少一个比较器电路的传递函数的不准确性。
在一个或多个实施例中，所述校准数据集包括具有所述DAC和另一DAC的输入代码的组合以及与所述组合相关联的所得比较器输出的表。
根据本发明的第三方面，提供一种模拟测试总线(ATB)设备，包括：
多个比较器电路，每个所述比较器电路具有输出端口以及一对包括反相端口和非反相端口的相反极性的输入端口；
第一数模转换器(DAC)，所述第一数模转换器被配置并且布置成通过连接到第一极性的输入端口来驱动所述多个比较器电路；
第二DAC，所述第二DAC被配置并且布置成通过连接到所述相反极性的输入端口来驱动所述多个比较器电路；
多个电路节点，所述多个电路节点被配置并且布置成选择性地连接到所述第一极性的所述输入端口；以及
数据存储和逻辑电路系统，所述数据存储和逻辑电路系统被配置并且布置成通过提供指示不准确性的校准数据集并且通过使用所述校准数据集来调节由所述多个比较器电路执行的比较操作，解释可归因于所述多个比较器电路的不准确性。
在一个或多个实施例中，所述设备进一步包括开关电路系统，所述开关电路系统被配置并且布置成选择性地将所述第一DAC连接到所述第一极性的所述输入端口用于校准并且选择性地将所述多个电路节点连接到所述第一极性的所述输入端口用于测试所述多个电路节点。
在一个或多个实施例中，数据存储和逻辑电路系统被配置并且布置成基于所述第一DAC和所述第二DAC的输入代码的组合以及所述组合中的每一个组合的所得比较器输出来提供所述校准数据集。
在一个或多个实施例中，所述设备进一步包括开关电路系统，所述开关电路系统被配置并且布置成在测试多个节点电路期间选择性地将所述多个节点电路中的一个节点电路连接到所述第一DAC，以激励所述一个节点电路。
在一个或多个实施例中，所述设备进一步包括联接到所述多个比较器电路的所述输出端口的多个触发器电路、锁存器或随机存取存储器(RAM)单元，所述多个触发器电路、锁存器或RAM单元被配置并且布置成响应于在所述比较器电路的所述输出端口处的输出的上升沿而锁存。
在一个或多个实施例中，所述DAC输入代码分布在具有n位的数字总线上，并且所述多个比较器电路中的至少一个比较器电路与少于n个触发器电路、锁存器或RAM单元相关联。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
考虑结合附图考虑以下详细描述可更全面地理解各种例子实施例，在附图中：
图1示出根据各种实施例的ATB设备的例子；
图2示出根据各种实施例的ATB设备的例子；
图3示出根据各种实施例的ATB设备的例子；
图4示出根据各种实施例的ATB设备的例子；
图5示出根据各种实施例的ATB设备的例子；
图6A-6B示出根据各种实施例的例子比较器电路；且
图7A-7B示出根据各种实施例的比较器电路的校准数据集的例子。
虽然本文中所讨论的各种实施例可接受修改和替代形式，但这些实施例的各方面已在附图中借助例子示出，并且将进行详细描述。然而，应理解不旨在将本公开限制于所描述的特定实施例。相反，意图涵盖落入本公开的范围内的包括权利要求书中限定的各方面的所有修改、等效物和替代方案。另外，如贯穿本申请所使用的术语“例子”仅作为说明并且不加以限制。
具体实施方式
本公开的各方面被认为适用于涉及校准供用于测试电路节点的比较器电路的模拟测试总线(ATB)的多种不同类型的设备、系统和方法。在某些实施方案中，当用于包括至少一个数模转换器(DAC)的ATB设备的上下文时，本公开的各方面已被示出为有益的，该至少一个数模转换器通过比较器电路将参考电压与相应电路节点的电压进行比较，来提供用于同时测试电路节点中的每一个电路节点的上升或下降参考电压。在一些实施例中，ATB设备包括每个电路节点的比较器电路，该比较器电路通过使用ATB设备校准比较器电路，可为精确的并且在尺寸上低于阈值。虽然可通过使用示例性上下文的非限制性例子的以下讨论来理解各个方面，但不必限于此。
因此，在以下描述中，阐述各种具体细节以描述本文提出的具体例子。然而，对本领域的技术人员应显而易见的是，可在没有下文给出的所有具体细节的情况下实践一个或多个其它例子和/或这些例子的变化。在其它实例中，未详细地描述众所周知的特征以免混淆本文中的例子的描述。为了便于说明，可在不同图中使用相同参考标号以指相同元件或相同元件的额外实例。此外，尽管可在一些情况下在个别附图中描述各方面和特征，但应了解，来自一个附图或实施例的特征可与另一附图或实施例的特征组合，即使组合并未明确示出或明确描述为组合。
模拟测试总线(ATB)可用于存取模拟测试点，有时本文中被称作电路节点。在一些实施方案中，模数转换器(ADC)选择性地连接到每个电路节点，其中ADC将该ADC的输出数据传送到兼容寄存器用于移出到协议兼容控制器，例如传送到兼容寄存器用于移出到工业标准控制器，例如联合测试行动小组(JTAG)-兼容控制器。使用ADC可包括一次一个测量值(例如，一个节点)并且可具有短路的风险。例如，在接近Vdd节点和接地节点的实例中，可存在意外短路的风险。这可通过高欧姆ATB开关或严格的先热后断行为来解决，包括在启动和电源电压电平期间。在一些实施例中，数模转换器(DAC)可用于提供上升或下降参考电压(Vref)，并且本地比较器电路可将参考电压与受测试的电路节点的电压进行比较。可并行测试电路节点中的每一个电路节点，并且可降低短路的风险。然而，使用DAC可呈现多个问题。例如，从电路节点和DAC到比较器电路的连接可易受寄生噪声的影响，该寄生噪声是由于来自相邻电线的串扰和/或由于来自集成电路(IC)内部或外部的电磁波造成的。另外，Vref线路和从每个电路节点到比较器电路的连接可易受接地反弹的影响(例如，DAC接地与比较器接地的差异和/或节点接地和比较器接地的差异)。作为另一例子，为了提供并行测量，每个电路节点使用一个比较器电路。由于可存在数千个电路节点，因此可使用数千个比较器电路。在许多实施方案中，比较器电路要么为精确的并且占用相当大的IC区域，要么比较器电路为小的并且不精确的。如本文所用，不精确包括或指具有0V输入电压的偏移，并且在信号和参考输入下具有不同增益。在每个DAC步骤之后的数据传递速率可干扰电网，并且即使数模电源和接地分离，在基板上的接地反弹或串扰也可导致在数字移出期间干扰模拟电源。虽然快速低压差稳压器(LDO)可将干扰限制在几微秒或更短时间，但敏感模拟电路节点可需要更长时间才能从这类Vdd压降中恢复。根据本公开的实施例可包括在ATB设备中使用不精确(和小的)比较器电路，该ATB设备涉及并行测量所有电路节点，并且使用校准数据集来解释可归因于比较器电路的不准确性。例如，可存在用于比较器电路中的每一个比较器电路的校准数据集，该校准数据集指示不准确性，并且用于调节由比较器电路执行的比较操作。校准数据集由此用于校准比较器电路。
在多个实施例中，校准数据集可使用两个DAC导出。第一DAC(可被称作校准DAC)选择性地联接到比较器电路用于执行校准。第二DAC(可被称作测量DAC)联接到比较器电路用于执行校准和测量节点电路两者。两个DAC均可驱动比较器电路的输入端口。如可理解的，比较器电路具有输出端口和一对相反极性的输入端口，例如，反相输入端口和非反相输入端口。第一DAC选择性地连接到第一极性的输入端口，并且第二DAC连接到第二极性的输入端口。在这类实施例中，第一DAC和电路节点选择性地连接到比较器电路并且用于校准比较器电路。为了校准，提供第一DAC和第二DAC的输入代码的所有组合并且确定所得比较器输出(例如，0或1)。校准结果包括每个比较器电路的第一DAC输入代码/第二DAC输入代码校准表。为每个比较器电路提供校准数据集并且当测量和/或测试节点电路时使用该校准数据集。
在多个具体实施例中，ATB设备包括多个比较器电路、多个电路节点、至少一个DAC以及数据存储和逻辑电路系统。多个比较器电路各自具有输出端口以及一对包括反相端口和非反相端口的相反极性的输入端口。在具体实施例中，比较器电路包括差分至单端放大器和/或差分比较器。多个电路节点(例如，经由差分线路)选择性地连接到第一极性的输入端口。至少一个DAC驱动多个比较器电路的输入端口。例如，至少一个DAC可包括使用选择性地连接到第一极性的输入端口的差分参考线路来驱动多个比较器电路的第一DAC，以及使用连接到第二极性的输入端口的差分参考线路来驱动多个比较器电路的第二DAC。但是，实施例不受如此限制。数据存储和逻辑电路系统可通过为每个比较器电路提供指示不准确性的校准数据集用于调节由比较器电路执行的比较操作，解释可归因于多个比较器电路的不准确性。包括寄存器和控制器的数据存储和逻辑电路可基于第一DAC和第二DAC的输入代码的组合以及组合的所得比较器输出来提供校准数据集。
在各种实施例中，数据存储和逻辑电路使用校准数据集来测试多个电路节点。例如，校准数据集可用于降低至少多个比较器电路中的一个的传递函数的不准确性，例如偏移误差和增益误差。校准可在制造商处执行，执行并且应用到多个IC，和/或可周期性地(例如在每次启动时或每分钟)执行，以使用第一DAC和第二DAC的输入代码的组合的相应比较器电路输出来校准多个比较器电路。
在各种实施例中，ATB设备可包括一个DAC和/或可不执行第二DAC和电路节点之间的切换。例如，ATB设备可包括在制造和/或校准类似实施的IC期间基于或获得的校准数据集。在这类实施例中，设备包括多个比较器电路、多个电路节点、DAC以及数据存储和逻辑电路系统。多个比较器电路各自具有输出端口以及一对相反极性的输入端口。多个电路节点例如经由差分线路连接到第一极性的输入端口。DAC通过连接到相反极性的输入端口来驱动多个比较器电路。数据存储和逻辑电路系统通过使用指示不准确性的校准数据集来调节由多个比较器电路执行的比较操作，解释可归因于多个比较器电路的不准确性。校准数据集可外部获得或可使用第二DAC导出，如上所述。
在具体实施例中，数据存储和逻辑电路系统被布置成具有多个比较器电路，以通过将DAC的输出与多个电路节点的输出进行比较(例如，将Vref与电路节点电压输出进行比较)，并且使用校准数据集来调节由多个比较器电路执行的比较操作以降低不准确性，来测试多个电路节点。数据存储和逻辑电路系统可使用校准数据集来测试多个电路节点，以降低多个比较器电路中的至少一个的传递函数的不准确性。校准数据集包括具有DAC和另一DAC的输入代码的组合以及与组合相关联的所得比较器输出的表。
在多个相关实施例中，ATB设备另外包括联接到多个比较器电路的输出端口的多个触发器电路、锁存器和/或随机存取存储器(RAM)单元。多个触发器电路、锁存器和/或RAM单元可响应于在相应比较器电路的输出端口处的输出的上升或有效沿而锁存。DAC输入代码可分布在具有n位的数字总线上。在一些更具体实施例中，多个比较器电路中的至少一个比较器电路与少于n个触发器电路、锁存器或RAM单元相关联。在一些更具体实施例中，ATB设备另外包括开关电路系统，该开关电路系统在测试多个节点电路期间选择性地将多个节点电路中的一个节点电路连接到另一(例如，校准)DAC电路，以激励一个节点电路。
在各种具体实施例中，ATB设备包括多个比较器电路、第一DAC、第二DAC、多个电路节点以及数据存储和逻辑电路系统，如上所述。在这类实施例中，第一DAC通过连接到第一极性的输入端口来驱动多个比较器电路，第二DAC通过连接到相反极性的输入端口来驱动多个比较器电路，并且多个电路节点选择性地连接到第一极性的输入端口。ATB设备可包括开关电路系统，该开关电路系统选择性地将第一DAC连接到第一极性的输入端口用于校准并且选择性地将多个电路节点连接到第一极性的输入端口用于测试多个电路节点。并且，如先前所述，数据存储和逻辑电路系统基于第一DAC和第二DAC的输入代码的组合以及组合中的每一个组合的所得比较器输出来提供校准数据集。
现在转向图，图1示出根据各种实施例的例子ATB设备。ATB设备100包括多个比较器电路106-1、106-N和多个电路节点104-1、104-N。ATB设备100另外包括驱动多个比较器电路106-1、106-N的输入端口的至少一个DAC 102-2，用于测试电路节点104-1、104-N。至少一个DAC 102-2可提供与电路节点104-1、104-N的输出电压相比(缓慢)上升的参考电压Vref。如本文中另外示出的，多个比较器电路106-1、106-N可包括差分至单端放大器和/或差分比较器。
比较器电路106-1、106-N中的每一个比较器电路包括输出端口以及一对包括反相端口和非反相端口的相反极性的输入端口。至少一个DAC 102-1、102-2可驱动多个比较器电路106-1、106-N的输入端口。多个电路节点104-1、104-N可驱动第一极性的输入端口，并且DAC 102-2可驱动另一极性的输入端口。如可理解的，ATB设备100为IC，该IC包括每个节点电路的比较器电路，并且可用于并行测试电路节点104-1、104-N。
在各种实施例中，ATB设备100包括第一DAC 102-1和第二DAC 102-2。两个DAC102-1、102-2可用于校准多个比较器电路106-1、106-N的潜在不准确性。第一DAC 102-1可使用选择性地连接到第一极性的输入端口的差分线路来驱动多个比较器电路106-1、106-N用于校准，并且第二DAC可使用连接到相反极性的输入端口的差分线路来驱动多个比较器电路106-1、106-N用于校准和测试节点电路104-1、104-N。如所示出的，开关电路系统110、112可用于选择性地将节点电路104-1、104-N或第一DAC 102-1连接到比较器电路106-1、106-N的第一极性的输入端口。为了易于参考，第一DAC在本文中可互换地被称作校准DAC，并且第二DAC可互换地被称作测量DAC。另外，节点电路被称作节点，并且比较器电路被称作比较器。
ATB设备100另外包括数据存储和逻辑电路系统108。数据存储和逻辑电路系统108可包括寄存器和工业标准控制器，例如联合测试行动小组(JTAG)-兼容控制器。如可理解的，在校准比较器106-1、106-N和测试节点104-1、104-N期间，比较器106-1、106-N将输出数据传送到寄存器用于移出到JTAG-兼容控制器。数据存储和逻辑电路系统108可通过为每个比较器电路提供指示不准确性的校准数据集用于调节由多个比较器电路执行的比较操作，解释可归因于多个比较器电路的不准确性。校准数据集基于第一DAC和第二DAC的输入代码的组合以及组合的所得比较器输出。例如，每个校准数据集可包括校准DAC和测量DAC的输入代码以及所得比较器输出的表。如普通技术人员可理解的，DAC输入代码对应于电压输出。
数据存储和逻辑电路系统108可使用校准数据集来测试多个电路节点以降低多个比较器电路中的至少一个比较器电路的传递函数的不准确性，例如降低偏移误差和/或增益误差不准确性。例如，可通过将测量DAC 102-2的输入代码与相应比较器106-1、106-N的输出进行比较来测试节点104-1、104-N，该相应比较器106-1、106-N用于通过使用校准数据集来调节由比较器106-1、106-N执行的比较操作来识别电路节点输出电压(例如，将Vref与比较器输出进行比较以确定电路节点输出电压)。在一些具体实施例中，数据存储和逻辑电路系统108可使用DAC 102-1、102-2的输入代码的组合的相应比较器输出来周期性地校准比较器106-1、106-N。可在IC每次启动时、每分钟或每秒以及其它持续时间内发生周期性校准。在具体实施例中，寄存器值可移出寄存器(例如，电气电子工程师学会(IEEE)1687-兼容寄存器)，并且JTAG-兼容控制器可根据比较器106-1、106-N中的每一个比较器的校准数据集来评估寄存器值以评估获得的节点电压。响应于故障并且基于测试，可执行专用动作，例如复位IC、重启整个系统和/或升高误差标记。
如由图2-6B另外示出的，实施例包括多种变化。在一些实施例中，ATB设备包括校准和测量DAC两者，其中校准DAC和节点选择性地联接到比较器的非反相输入端口，但是实施例不受如此限制，并且校准DAC和节点可联接到反相输入端口，并且设备可仅包括例如通过制造商校准的一个DAC。在其它实施例中，ATB设备可另外包括响应于比较器的输出端口的上升或有效沿而锁存的多个触发器电路、锁存器和/或RAM单元。例如，DAC输入代码可分布在具有n位的数字总线上并且多个比较器中的每一个比较器可与n个触发器电路、锁存器和/或RAM单元相关联。在其它实施例中，多个比较器中的一个或多个可与少于n个触发器电路、锁存器或RAM单元相关联。ATB设备可另外包括开关电路系统，该开关电路系统在测试多个节点期间选择性地将多个节点中的一个节点连接到校准DAC并且用于激励节点。
图2示出根据各种实施例的ATB设备的例子。ATB设备220包括IC，该IC具有提供上升或下降Vref的测量DAC 222-2和用于将Vref与节点224-1、224-N的电压进行比较的比较器电路。并行测试所有节点224-1、224-N。
比较器226-1、226-N可使用校准技术来校准，如先前所述。如由图2示出的，ATB设备220包括测量DAC 222-2和校准DAC 222-1。DAC 222-1、222-2两者均具有可连接到比较器226-1、226-N的差分参考线路用于驱动相应输入端口。在具体实施例中，测量DAC 222-2具有连接到比较器226-1、226-N的反相输入端口的差分参考线路，并且校准DAC 222-1选择性地具有连接到比较器226-1、226-N的非反相输入端口的差分线路。如本文中另外示出的，节点224-1、224-N可具有差分线路，该差分线路选择性地连接到非反相输入端口并且用于测试节点224-1、224-2。因为从DAC 222-1、222-2到比较器226-1、226-N的参考线路和从节点224-1、224-N到比较器226-1、226-N的线路均为差分的(例如，指相对于接地)，所以这类实施例可降低由于来自相邻电线的串扰或者由于来自IC内部或外部的电磁波和接地反弹而造成的寄生噪声的风险或对该寄生噪声的敏感性。
通过使用两个DAC 222-1、222-2，输入电压的任何可能组合都可施加到两个比较器输入端口。这可通过涵盖比较器226-1、226-2中的每一个比较器的每个输入端口上的输入电压的所有组合来允许比较器226-1、226-2的完全校准，并且可允许使用比精确比较器占用更少IC区域的不精确比较器。
寄存器228和JTAG-兼容控制器230可通过提供指示不准确性的校准数据集并且通过使用校准数据集来调节由多个比较器电路执行的比较操作，解释可归因于多个比较器电路的不准确性。例如，寄存器228和JTAG-兼容控制器230可用于基于两个DAC 222-1、222-2的输入代码的组合以及组合中的每一个组合的所得比较器输出来提供校准数据集。校准可在生产测试之前、每次现场运行之前和/或其它时间段执行。校准DAC 222-1和节点224-1、224-N可使用开关电路系统选择性地连接到比较器226-1、226-N的输入端口，用于分别提供校准和测试节点224-1、224-N。
作为具体例子，对于校准，与校准DAC 222-1的差分参考线路和节点224-1、224-N的差分线路相关联的开关中的每一个开关处于第一位置(例如，上部位置)，用于将校准DAC222-1的差分参考线路连接到比较器226-1、226-2的相应输入端口(例如，非反相输入端口)。测量DAC 222-2的差分参考线路连接到比较器226-1、226-2的其它输入端口，用于校准和测试两者。寄存器228和JTAG-兼容控制器230用于为校准DAC 222-1和测量DAC 222-2的输入代码的所有组合确定每个比较器226-1、226-N的比较器输出(例如，0或1)。在一些实施例中，DAC 222-1、222-2可为高精度的，并且校准可在特定范围内(例如，小范围)。校准的结果为比较器226-1、226-N中的每一个比较器的校准数据集，例如比较器中的每一个比较器的校准DAC/测量DAC表。
为了测试节点224-1、224-N，例如在生产测试或内置自测试期间，与校准DAC 222-1的差分参考线路和节点224-1、224-N的差分线路相关联的开关中的每一个开关处于第二位置(例如，下部位置)，用于将节点224-1、224-2的差分线路连接到比较器226-1、226-N的相应输入端口(例如，非反相输入端口)。通过比较器226-1、226-N将被称为节点电压的局部接地并且局部转换为单端电压的节点电压与测量DAC 222-2的电压(例如，DAC2电压)进行比较。使用比较器226-1、226-N的校准数据集，可确定等于节点电压的对应校准电压。因此，校准数据集可用于解释比较器226-1、226-N的不准确性。
图2(以及图3-5)的实施例示出包括差分至单端放大器中的至少一个差分至单端放大器的比较器。但是实施例不受如此限制，并且比较器可包括差分比较器，例如由图6B示出的那些差分比较器。此外，尽管图2-5的实施例示出校准DAC/节点选择性地连接到比较器的非反相输入端口，并且测量DAC连接到反相输入端口，但是实施例不受如此限制，并且校准DAC/节点可选择性地连接到比较器的反相输入端口，并且测量DAC连接到非反相输入端口。
图3示出根据各种实施例的ATB设备的例子。ATB设备332可包括由图2示出的ATB设备220的组件，其中添加触发器电路。也就是说，ATB设备332包括IC，该IC具有提供上升或下降Vref的测量DAC 334-2，以及用于选择性地将Vref与校准DAC 334-1的电压输出进行比较用于校准并且与节点336-1、336-N的电压进行比较用于测试的比较器338-1、338-N。并行测试节点336-1、336-N中的每一个节点。各种组件不再重复，但是包括提供上述功能性的上述电路组件。
在处理比较器输出的方式上，图3的ATB设备332与图2的ATB设备220不同。在各种实施例中，DAC输入代码分布在具有n位的总线上(例如，对于n位DAC，n位宽)。比较器338-1、338-2中的每一个比较器提供有n位寄存器，例如经由触发器电路(例如，如由FF 340示出的)，但是实施例不受如此限制，并且可包括锁存器和/或RAM单元。触发器电路响应于例如用于FF 340的比较器338-1等相应比较器的输出端口处的输出的上升或有效沿而锁存。例如，一旦比较器输出在DAC匀变(例如，Vref的缓慢上升)期间第一次变为1(或在各种实施例中转至0)，寄存器就通过触发器电路加载DAC代码(例如，比较器输出对寄存器计时)。这类实施例包括与每个节点的n位寄存器相关联的额外电路系统(例如触发器电路)，然而，寄存器342可在整个DAC范围之后，而不是在每个DAC步骤之后，由JTAG-兼容控制器344读出。由于不执行每个DAC步骤后的数据传递，所以降低或避免由于数据传递造成的电网中断。并且，通过使用n位寄存器，除了读出数据计数和读出时间之外，还可降低数字Vss反弹。
在一些具有n位寄存器的具体实施例中，比较器338-1、338-2的校准可涉及两个独立并且连续的运行。根据多路复用器(例如，Mux 1)的设置，第一运行可移出校准DAC输入代码(例如，DAC1 334-1)，并且第二运行可移出测量DAC输入代码(例如，DAC2 334-2)。
图4示出根据各种实施例的ATB设备的例子。ATB设备442可包括由图2示出的ATB设备220的组件，其中添加触发器电路，和图3的ATB设备334的组件，包括对节点测试的修改。但是实施例不受如此限制并且可包括触发器电路、锁存器和/或RAM单元。ATB设备442包括IC，该IC具有提供上升或下降Vref的测量DAC(例如，DAC2)，以及用于选择性地将Vref与校准DAC(例如，DAC1)的电压输出进行比较用于校准并且与节点(例如，节点1和节点n)的电压进行比较用于测试的比较器。并行测试所有节点。如所示出的，各种组件不再重复，但是包括提供所述功能性的上述电路组件。
在各种实施例中，校准DAC(例如，DAC1)可用于测试模拟电路节点。对于测试节点，激励和观察特定节点有时可为有益的。一个或多个节点可用定义的电压激励。例如，ATB设备442包括开关电路444，在测试多个节点电路期间，该开关电路444选择性地将多个节点电路(例如，节点1)中的一个节点电路连接到校准DAC电路，以激励一个节点电路，同时并行测量所有节点。尽管实施例示出一个开关电路，但是各种实施例包括多个开关电路。
图5示出根据各种实施例的ATB设备的例子。ATB设备572可包括由图2示出的ATB设备220的组件，其中添加触发器电路，和图3的ATB设备334的组件，以及ATB设备442的组件和测试技术(例如，激励)。但是实施例不受如此限制并且可不包括用于在测试期间激励一个或多个节点的额外开关电路。也就是说，ATB设备572包括IC，该IC具有提供上升或下降Vref的测量DAC，以及用于选择性地将Vref与校准DAC的电压输出进行比较用于校准，并且与节点的电压进行比较用于测试的比较器。并行测试所有节点。如所示出的，各种组件不再重复，但是包括提供所述功能性的上述电路组件。
如所示出的，并非所有寄存器都可为具有n个触发器电路的n位寄存器。如先前所述，n等于DAC输入位的数目。在一些实施例中，多个比较器中的至少一个比较器与少于n个触发器电路相关联。例如，一个或多个最低有效位(LSB)可不具有相应触发器电路。通过对比较器中的一个或多个比较器使用少于n个触发器，可减小芯片面积和传输长度。在具体示出中，节点N具有被跳过/不包括在IC中的触发器电路。尽管图5的实施例示出触发器电路，但是实施例不受如此限制，并且可包括锁存器和/或RAM单元，如先前所述。
其它额外实施例可包括对触发器电路的另外改进。例如，可理解，在许多实施方案中，所关注的节点电压在上限阈值和下限阈值之间的范围内。低于下限阈值的任何值可过低，这可导致IC在生产测试或自测试期间被拒绝。同样，高于上限阈值的任何值可过高，并且可导致IC在测试期间被拒绝。如果上限阈值低于DAC最大输出电压的一半，那么最高有效位(MSB)寄存器触发器电路可省略，其条件是在DAC达到DAC的最大输出电压的一半之前读出相应寄存器。寄存器触发器电路的类似节省也为可以的，例如，如果下限阈值高于DAC最大输出电平的一半。以此方式，可减小芯片面积和传输位流长度，并且可不降低节点准确性。
图6A-6B示出根据各种实施例的例子比较器电路。例如，图6A示出包括差分至单端放大器686-1、686-2和具有反相输入和非反相输入的比较器685的比较器电路684的例子。比较器685的输入端口中的一个输入端口经由放大器686-1、686-2中的一个放大器联接到测量DAC的差分参考线路，并且比较器的另一输入端口经由放大器686-1、686-2中的另一放大器联接到校准DAC的差分参考线路或节点的差分线路。图6B示出差分比较器688的例子。由图1-5示出的各种比较器可包括比较器电路684或688中的一个比较器电路。
如可理解的，图1-6B中的每一个图讨论的各种组件和技术可用于不同组合并且可包括额外组件。例如，IC可包括在生产测试和/或现场测试的数千个节点，例如为了功能安全，其中快速和精确地测量节点电压可为有益的。在一些具体实施例中，上述设备可用于遵守安全敏感协议，因为模拟节点电路上的故障可在设备操作期间检测到。响应于检测的故障，可发生专用动作，如先前结合图1所述。
图7A-7B示出根据各种实施例的比较器电路的校准数据集的例子。更具体地，图7A示出包括校准DAC输入代码(例如，DAC1输入代码)和测量DAC输入代码(例如，DAC2输入代码)以及所得比较器输出的例子校准表。图7B示出如何使用如由图7A示出的校准表来基于DAC2输入代码(例如，输入电压Vref)确定节点电压Vin+x的例子。将测量DAC输入代码(例如，DAC2输入代码)向上计数(参考垂直箭头)直到比较器输出从1切换到0。测量DAC输入代码，在此情况下：DAC2x，指待测量的电压。在先前校准运行中，已建立DAC2的输入代码对输出电压的表，该表可用于从DAC2x到等于待测量的Vin+x的DAC2输出电压的推断。
在某些例子实施例中，本公开的各方面涉及包括至少一个数模转换器(DAC)的ATB设备，该至少一个数模转换器通过比较器电路将参考电压与电路节点的电压进行比较，来提供用于同时测试电路节点中的每一个电路节点的上升或下降参考电压。这类实施例包括每个电路节点的比较器电路，该比较器电路可为不精确的并且在尺寸上低于阈值，并且通过使用ATB设备校准比较器电路而变得精确。
在更具体例子实施例中，ATB设备包括多个比较器电路、多个电路节点、至少一个DAC以及数据存储和逻辑电路系统。多个比较器电路各自具有输出端口以及一对包括反相端口和非反相端口的相反极性的输入端口。在具体实施例中，多个比较器电路包括差分至单端放大器或差分比较器。多个电路节点选择性地连接到第一极性的输入端口用于测试电路节点。至少一个DAC驱动多个比较器电路的输入端口。例如，ATB设备可包括使用选择性地连接到第一极性的输入端口的差分参考线路来驱动多个比较器电路的第一DAC，以及使用连接到相反极性的输入端口的差分参考线路来驱动多个比较器电路的第二DAC。数据存储和逻辑电路系统(例如，寄存器和JTAG-兼容控制器)通过为每个比较器电路提供指示不准确性的校准数据集用于调节由多个比较器电路执行的比较操作，解释可归因于多个比较器电路的不准确性。
用于比较器电路中的每一个比较器电路的校准数据集可由数据存储和逻辑电路系统基于第一DAC和第二DAC的输入代码的组合以及组合的所得比较器输出来提供。数据存储和逻辑电路可使用校准数据集来测试电路节点。例如，校准数据集可用于通过在测试电路节点期间调节比较器输出来降低多个比较器电路中的至少一个比较器电路的传递函数的不准确性。在各种实施例中，数据存储和逻辑电路可响应于测试多个节点电路来检测故障并且可执行选自以下组成的组的专用动作：复位ATB设备、重启与ATB设备相关联的系统、升高误差标记以及其组合。数据存储和逻辑电路系统可使用第一DAC和第二DAC的输入代码的组合的相应比较器电路输出来周期性地(例如，在每次启动时、每分钟等)校准多个比较器电路。
在另一具体例子实施例中，ATB设备包括多个比较器电路、多个电路节点、DAC以及数据存储和逻辑电路系统。多个比较器电路中的每一个比较器电路具有输出端口以及一对包括反相端口和非反相端口的相反极性的输入端口。多个电路节点连接到第一极性的输入端口。DAC通过连接到相反极性的输入端口来驱动多个比较器电路。在其它具体例子实施例中，ATB设备可另外包括通过选择性地连接到第一极性的输入端口来驱动多个比较器电路的另一DAC。并且，数据存储和逻辑电路系统通过使用指示不准确性的校准数据集来调节由多个比较器电路执行的比较操作，解释可归因于多个比较器电路的不准确性。校准数据集包括具有DAC和另一DAC的输入代码的组合以及与组合相关联的所得比较器输出的表。数据存储和逻辑电路系统被配置并且布置成具有多个比较器电路，以通过将DAC的输出与多个电路节点的输出进行比较，并且使用校准数据集来调节由多个比较器电路执行的比较操作以降低不准确性，来测试多个电路节点。例如，多个电路节点可通过使用校准数据集以降低多个比较器电路中的至少一个比较器电路的传递函数的不准确性来测试。
在各种相关实施例中，上述ATB设备可另外包括多个触发器电路、锁存器和/或随机存取存储器(RAM)单元。触发器电路、锁存器和/或RAM单元联接到多个比较器电路的输出端口，并且响应于在比较器的输出端口处的输出的上升或有效沿而锁存。DAC输入代码可分布在具有n位的数字总线上。多个比较器电路中的每一个比较器电路与n个触发器电路、锁存器和/或RAM单元相关联，并且在其它实施例中，多个比较器电路中的至少一个比较器电路可与少于n个触发器电路、锁存器或RAM单元相关联。
各种实施例针对包括多个比较器电路、第一DAC、第二DAC、多个电路节点以及数据存储和逻辑电路系统的ATB设备。多个比较器电路中的每一个比较器电路具有输出端口以及一对包括反相端口和非反相端口的相反极性的输入端口。第一DAC通过连接到第一极性的输入端口来驱动多个比较器电路。第二DAC通过连接到相反极性的输入端口来驱动多个比较器电路。多个电路节点选择性地连接到第一极性的输入端口。ATB设备可包括开关电路系统，该开关电路系统选择性地将第一DAC连接到第一极性的输入端口用于校准并且选择性地将多个电路节点连接到第一极性的输入端口用于测试多个电路节点。数据存储和逻辑电路系统通过提供指示不准确性的校准数据集并且使用校准数据集来调节由多个比较器电路执行的比较操作，解释可归因于多个比较器电路的不准确性。如先前描述，数据存储和逻辑电路系统基于第一DAC和第二DAC的输入代码的组合以及组合中的每一个的所得比较器输出来提供校准数据集。
在多个相关和更具体实施例中，ATB设备另外包括开关电路系统，该开关电路系统在测试多个节点电路期间选择性地将多个节点电路中的一个节点电路连接到第一DAC。第一DAC可在测试多个节点电路期间激励节点电路。在其它实施例中和/或另外，ATB设备可另外包括联接到多个比较器电路的输出端口的多个触发器电路、锁存器和/或RAM单元。多个触发器电路、锁存器和/或RAM单元可响应于在比较器的输出端口处的输出的上升或有效沿而锁存。在各种实施例中，DAC输入代码分布在具有n位的数字总线上，并且多个比较器电路中的至少一个比较器电路与少于n个触发器、锁存器和/或RAM单元相关联。
例示朝向的术语，例如上部/下部、左/右、顶部/底部和上方/下方，在本文可用于指如附图中示出的元件的相对位置。应理解，术语仅用于方便标记并且在实际使用中，所公开的结构可不同于在附图中示出的朝向来进行定向。因此，术语不应以限制性的方式解释。
除非另外指明，否则本领域的技术人员将认识到如在说明书(包括权利要求书)中所使用的各种术语意指本领域中的普通意义。作为例子，本说明书描述和/或示出可用于通过各种电路或电路系统实施所要求保护的公开的各方面，该电路或电路系统可示出为或使用例如块、模块、装置、系统、单元、控制器、节点和/或其它电路类型描述(例如，图1的参考标号106-1、106-N以及图2的224-1、224-N和230描绘如本文所描述的块/模块)的术语。这类电路或电路系统与其它元件一起使用以例示可在形式或结构、步骤、功能、操作、活动等中如何进行某些实施例。例如，在上文讨论的某些实施例中，如可在图1-5中示出的方法中进行的，一个或多个模块为被配置并且布置成实施这些操作/活动的离散逻辑电路或可编程逻辑电路。在某些实施例中，在一个或多个计算机电路中的这类可编程电路包括用于存储和存取作为一组(或多组)指令实行(和/或用作限定可编程电路如何执行配置数据)的程序的存储器电路系统，以及由执行相关步骤、功能、操作、活动等的可编程电路使用的如本文所描述的算法或方法。取决于应用，指令(和/或配置数据)可被配置成在逻辑电路系统中实施，其中指令(无论其特征是否在于目标代码、固件或软件的形式)存储于存储器(电路)中并且可从存储器存取。作为另一例子，其中本说明书可参照“第一节点”、“第二节点”等，其中节点可与术语例如“电路”、“电路系统”等替换，形容词“第一”和“第二”不用于意味任何结构描述或提供任何实质性意义；相反，这类形容词仅为英语先行词以区分一个命名类似的结构与另一个命名类似的结构(例如，“被配置成转换...的第一电路”解释为“被配置成转换...的电路”)。
基于以上讨论和说明，本领域的技术人员将易于认识到可对各种实施例作出各种修改和改变，而无需严格地遵循在本文中所示出和描述的示例性实施例和应用。例如，如附图中例示的方法可涉及以各种次序进行的步骤，其中保留本文的实施例的一个或多个方面，或可涉及更少或更多的步骤。例如，由图1-5示出的电路组件可包括更多或更少的组件，例如图1包括来自图5的组件。这类修改不脱离本公开的包括在权利要求书中阐述的方面的各方面的真实精神和范围。

Claims (10)

1.一种模拟测试总线(ATB)设备，其特征在于，包括：
多个比较器电路，每个所述比较器电路具有输出端口以及一对包括反相端口和非反相端口的相反极性的输入端口；
多个电路节点，所述多个电路节点被配置并且布置成选择性地连接到第一极性的所述输入端口；
至少一个数模转换器(DAC)，所述至少一个数模转换器被配置并且布置成驱动所述多个比较器电路的所述输入端口；以及
数据存储和逻辑电路系统，所述数据存储和逻辑电路系统被配置并且布置成通过为每个比较器电路提供指示不准确性的校准数据集用于调节由所述多个比较器电路执行的比较操作，解释可归因于所述多个比较器电路的不准确性。
2.根据权利要求1所述的设备，其特征在于，所述至少一个DAC包括：
第一DAC，所述第一DAC被配置并且布置成使用选择性地连接到所述第一极性的所述输入端口的差分参考线路来驱动所述多个比较器电路；以及
第二DAC，所述第二DAC被配置并且布置成使用连接到所述相反极性的所述输入端口的差分参考线路来驱动所述多个比较器电路。
3.根据权利要求1所述的设备，其特征在于，数据存储和逻辑电路被配置并且布置成基于第一DAC和第二DAC的输入代码的组合以及所述组合的所得比较器输出来提供所述校准数据集。
4.根据权利要求1所述的设备，其特征在于，所述数据存储和逻辑电路系统被进一步配置并且布置成使用所述校准数据集来测试所述多个电路节点，以进一步包括降低所述多个比较器电路中的至少一个比较器电路的传递函数的不准确性。
5.根据权利要求4所述的设备，其特征在于，所述数据存储和逻辑电路被进一步配置并且布置成响应于所述测试来检测故障并且执行选自以下组成的组的专用动作：复位所述ATB设备、重启与所述ATB设备相关联的系统、升高误差标记以及其组合。
6.根据权利要求1所述的设备，其特征在于，所述数据存储和逻辑电路系统被进一步配置并且布置成使用第一DAC和第二DAC的输入代码的组合的相应比较器电路输出来周期性地校准所述多个比较器电路。
7.根据权利要求1所述的设备，其特征在于，所述多个比较器电路进一步包括差分至单端放大器和差分比较器中的至少一种。
8.一种模拟测试总线(ATB)设备，其特征在于，包括：
多个比较器电路，每个所述比较器电路具有输出端口以及一对包括反相端口和非反相端口的相反极性的输入端口；
多个电路节点，所述多个电路节点被配置并且布置成连接到第一极性的所述输入端口；
数模转换器(DAC)，所述数模转换器被配置并且布置成通过连接到所述相反极性的输入端口来驱动所述多个比较器电路；以及
数据存储和逻辑电路系统，所述数据存储和逻辑电路系统被配置并且布置成通过使用指示不准确性的校准数据集来调节由所述多个比较器电路执行的比较操作，解释可归因于所述多个比较器电路的不准确性。
9.根据权利要求8所述的设备，其特征在于，所述校准数据集包括具有所述DAC和另一DAC的输入代码的组合以及与所述组合相关联的所得比较器输出的表。
10.一种模拟测试总线(ATB)设备，其特征在于，包括：
多个比较器电路，每个所述比较器电路具有输出端口以及一对包括反相端口和非反相端口的相反极性的输入端口；
第一数模转换器(DAC)，所述第一数模转换器被配置并且布置成通过连接到第一极性的输入端口来驱动所述多个比较器电路；
第二DAC，所述第二DAC被配置并且布置成通过连接到所述相反极性的输入端口来驱动所述多个比较器电路；
多个电路节点，所述多个电路节点被配置并且布置成选择性地连接到所述第一极性的所述输入端口；以及
数据存储和逻辑电路系统，所述数据存储和逻辑电路系统被配置并且布置成通过提供指示不准确性的校准数据集并且通过使用所述校准数据集来调节由所述多个比较器电路执行的比较操作，解释可归因于所述多个比较器电路的不准确性。
CN201910811468.1A 2018-08-30 2019-08-29 涉及校准比较器电路的模拟测试总线设备和其方法 Pending CN110873836A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/117,317 2018-08-30
US16/117,317 US10866277B2 (en) 2018-08-30 2018-08-30 Analog-test-bus apparatuses involving calibration of comparator circuits and methods thereof

Publications (1)

Publication Number Publication Date
CN110873836A true CN110873836A (zh) 2020-03-10

Family

ID=67587421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910811468.1A Pending CN110873836A (zh) 2018-08-30 2019-08-29 涉及校准比较器电路的模拟测试总线设备和其方法

Country Status (3)

Country Link
US (1) US10866277B2 (zh)
EP (1) EP3618277B1 (zh)
CN (1) CN110873836A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11585849B2 (en) 2019-07-02 2023-02-21 Nxp Usa, Inc. Apparatuses involving calibration of input offset voltage and signal delay of circuits and methods thereof
WO2021251305A1 (ja) * 2020-06-11 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 コンパレータ及びアナログ－デジタル変換器
CN114200370A (zh) * 2020-09-18 2022-03-18 中国科学院微电子研究所 一种测试设备及集成电路测试方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5066909A (en) * 1990-01-30 1991-11-19 Hewlett-Packard Company Apparatus for testing an electronic circuit having an arbitrary output waveform
CN1518230A (zh) * 2003-01-10 2004-08-04 ���µ�����ҵ��ʽ���� 具有偏移补偿功能的数模转换器件及其偏移补偿方法
CN102025374A (zh) * 2010-12-24 2011-04-20 北京东方计量测试研究所 数模转换器的差分非线性误差实时校正的自动校准电路
CN102187571A (zh) * 2008-10-27 2011-09-14 密克罗奇普技术公司 混合信号集成电路装置中的模拟电路的自我自动校准
CN102624412A (zh) * 2011-01-28 2012-08-01 瑞萨电子株式会社 半导体集成电路及其操作方法
US20140064355A1 (en) * 2012-08-27 2014-03-06 Electronics And Telecommunications Research Institute Delta-sigma modulator and transmitter including the same
US20160003914A1 (en) * 2014-07-02 2016-01-07 Intersil Americas LLC Systems and methods for an open wire scan
US9356615B1 (en) * 2015-11-06 2016-05-31 Inphi Corporation Systems and methods for comparator calibration
CN107147393A (zh) * 2017-05-09 2017-09-08 中国电子科技集团公司第二十四研究所 基于逐次逼近算法的adc自校正电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990814A (en) * 1997-09-05 1999-11-23 Cirrus Logic, Inc. Method and circuit for calibration of flash analog to digital converters
JP4655500B2 (ja) 2004-04-12 2011-03-23 ソニー株式会社 Ａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
US9157939B2 (en) 2012-08-09 2015-10-13 Infineon Technologies Ag System and device for determining electric voltages
US10454488B1 (en) * 2018-05-31 2019-10-22 Analog Devices Global Unlimited Company Variable speed comparator

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5066909A (en) * 1990-01-30 1991-11-19 Hewlett-Packard Company Apparatus for testing an electronic circuit having an arbitrary output waveform
CN1518230A (zh) * 2003-01-10 2004-08-04 ���µ�����ҵ��ʽ���� 具有偏移补偿功能的数模转换器件及其偏移补偿方法
CN102187571A (zh) * 2008-10-27 2011-09-14 密克罗奇普技术公司 混合信号集成电路装置中的模拟电路的自我自动校准
CN102025374A (zh) * 2010-12-24 2011-04-20 北京东方计量测试研究所 数模转换器的差分非线性误差实时校正的自动校准电路
CN102624412A (zh) * 2011-01-28 2012-08-01 瑞萨电子株式会社 半导体集成电路及其操作方法
US20140064355A1 (en) * 2012-08-27 2014-03-06 Electronics And Telecommunications Research Institute Delta-sigma modulator and transmitter including the same
US20160003914A1 (en) * 2014-07-02 2016-01-07 Intersil Americas LLC Systems and methods for an open wire scan
US9356615B1 (en) * 2015-11-06 2016-05-31 Inphi Corporation Systems and methods for comparator calibration
US20170134034A1 (en) * 2015-11-06 2017-05-11 Inphi Corporation Systems and methods for comparator calibration
CN107147393A (zh) * 2017-05-09 2017-09-08 中国电子科技集团公司第二十四研究所 基于逐次逼近算法的adc自校正电路

Also Published As

Publication number Publication date
EP3618277B1 (en) 2022-07-20
US20200072900A1 (en) 2020-03-05
US10866277B2 (en) 2020-12-15
EP3618277A1 (en) 2020-03-04

Similar Documents

Publication Publication Date Title
US8310265B2 (en) IC testing methods and apparatus
CN110873836A (zh) 涉及校准比较器电路的模拟测试总线设备和其方法
US7489123B2 (en) Calibration control for pin electronics of automatic testing equipment
US11249117B2 (en) Autoranging ammeter with fast dynamic response
CN108603914B (zh) 测量集成电路的内部信号
WO2013123192A1 (en) Method and apparatus for low cost, high accuracy temperature sensor
SG188017A1 (en) Methods and apparatus for time to current conversion
US9306388B2 (en) Current-limiting circuit and apparatus
CN112088314A (zh) 具有稳健路径、电压偏移去除和过程、电压、温度(pvt)容差的差分电流感测
CN104297619A (zh) 一种芯片输入输出管脚测试装置
US11888494B2 (en) Semiconductor integrated circuit
US11585849B2 (en) Apparatuses involving calibration of input offset voltage and signal delay of circuits and methods thereof
CN103905044A (zh) 梯级电压斜坡模块、产生梯级电压斜坡信号的方法及其应用
CN115038982A (zh) 校准差分测量电路
US20030063019A1 (en) Integrated test structure and method for verification of microelectronic devices
US9608570B1 (en) Amplifier calibration methods and circuits
EP3650868B1 (en) Amplifier systems for measuring a wide range of current
US9645195B2 (en) System for testing integrated circuit
CN107835019B (zh) 一种高精度数模转换器的工厂校准系统及校准方法
KR101918167B1 (ko) 반도체 소자 측정용 소스 및 측정 장치
US7332958B2 (en) Analog-differential-circuit test device
CN220252147U (zh) 资源板卡校准装置和资源板卡校准系统
US11340295B2 (en) Partitioned force-sense system for test equipment
KR20040063429A (ko) 스큐 측정 장치 및 방법
CN117310555B (zh) 一种片上集成短路检测电路及检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination