CN114200370A - 一种测试设备及集成电路测试方法 - Google Patents

一种测试设备及集成电路测试方法 Download PDF

Info

Publication number
CN114200370A
CN114200370A CN202010988039.4A CN202010988039A CN114200370A CN 114200370 A CN114200370 A CN 114200370A CN 202010988039 A CN202010988039 A CN 202010988039A CN 114200370 A CN114200370 A CN 114200370A
Authority
CN
China
Prior art keywords
test
calibration
input
probe card
output port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010988039.4A
Other languages
English (en)
Inventor
郑相贤
杨红
杨涛
王文武
范正萍
殷华湘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010988039.4A priority Critical patent/CN114200370A/zh
Publication of CN114200370A publication Critical patent/CN114200370A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G01R35/007Standards or reference devices, e.g. voltage or resistance standards, "golden references"

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开一种测试设备及集成电路测试方法,涉及集成电路测试领域,以解决如何简单方便的制造集校准及测试功能为一体的测试设备。所述一种测试芯片包括:测试机以及与所述测试机电连接的系统校准探卡;所述测试机用于向所述系统校准探卡提供测试信息;所述系统校准探卡用于将所述测试信息序列发送至测试件,以及接收所述测试件根据所述测试信息发送的反馈信息,向所述测试机发送反馈信息;所述测试机还用于根据所述测试信息与所述反馈信息确定测试机的校准值。所述集成电路测试方法包括上述技术方案所提的。本发明提供的一种测试设备和集成电路的测试方法用于制造更加简单方便的集校准及测试功能为一体的测试设备。

Description

一种测试设备及集成电路测试方法
技术领域
本发明涉及集成电路测试领域,尤其涉及一种测试设备及集成电路测试方法。
背景技术
采用晶圆测试机或测试系统对存储器或者其他芯片进行测试前,需要对晶圆测试机或者测试系统进行校准。
相关技术中的校准装置是内置在晶圆测试机或测试系统中的,制造内置校准装置的晶圆测试机集成度较高,技术难度很大,使得晶圆测试机的开发周期很长。
发明内容
本发明的目的在于提供一种测试设备及集成电路测试方法,使集校准及测试功能为一体的测试设备制造起来更加简单方便。
第一方面,本发明提供一种测试设备,所述测试设备包括测试机以及与所述测试机电连接的系统校准探卡;
所述测试机用于向所述系统校准探卡提供测试信息;
所述系统校准探卡用于将所述测试信息序列发送至测试件,以及接收所述测试件根据所述测试信息发送的反馈信息,向所述测试机发送反馈信息;
所述测试机还用于根据所述测试信息与所述反馈信息确定测试机的校准值。
与现有技术相比,本发明提供的测试设备中,测试机与系统校准探卡电连接,使得测试机向系统校准探卡提供测试信息,系统校准探卡将测试信息序列发送至测试件。同时,系统校准探卡可以接收测试件根据测试信息发送的反馈信息,向测试机发送反馈信息。在这个过程中,系统校准探卡实质外置于测试机,用以传输测试机与测试件之间的测试信息和反馈信息,最后测试机通过测试信息和反馈信息确定测试机的校准值。由此可见,本发明提供的测试设备采用外置的系统校准探卡完成测试机的校准,测试机内部不再集成系统校准探卡,使得测试机集成度降低,制造难度降低,开发过程缩短。
第二方面,本发明还提供一种集成电路测试方法,包括:
测试机向系统校准探卡提供测试信息;
所述系统校准探卡将所述测试信息序列发送至测试件,以及接收所述测试件根据所述测试信息发送的反馈信息,并向所述测试机发送反馈信息;
所述测试机还根据所述测试信息与所述反馈信息确定测试机的校准值。
与现有技术相比,本发明提供的集成电路测试方法的有益效果与上述技术方案一种测试设备的有益效果相同,此处不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为本发明实施例提供的测试设备的结构示意图;
图2为本发明实施例提供的测试设备的输入输出端口和驱动端口的连接关系示意图;
图3为本发明实施例提供的系统校准探卡的结构示意图;
图4为本发明实施例提供的系统校准探卡的俯视示意图;
图5为本发明实施例提供的集成电路测试方法的流程示意图。
具体实施方式
为了便于清楚描述本发明实施例的技术方案,在本发明的实施例中,采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如,第一阈值和第二阈值仅仅是为了区分不同的阈值,并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定,并且“第一”、“第二”等字样也并不限定一定不同。
需要说明的是,本发明中,“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言,使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
本发明中,“至少一个”是指一个或者多个,“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B的情况,其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达,是指的这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。例如,a,b或c中的至少一项(个),可以表示:a,b,c,a和b的结合,a和c的结合,b和c的结合,或a、b和c的结合,其中a,b,c可以是单个,也可以是多个。
相关技术中,对测试机的校准都是通过测试机本身来完成的,测试机里面包含系统校准探卡,将测试机直接与测试件连接,从测试机直接向测试件发送测试信息,测试件直接将反馈信息返回至测试机得到校准值。内置在测试机的系统校准探卡使得该测试机集成度高,制造过程中技术难度大。
针对上述问题,本发明实施例提供一种测试设备,可适用于各种测试机的校准。图1示例出本发明实施例提供的测试设备的结构示意图。如图1所示,该测试设备100包括测试机101以及与测试机电连接的系统校准探卡102,两者进行通信连接。
测试机用于向系统校准探卡提供测试信息。
系统校准探卡用于将测试信息序列发送至测试件,以及接收测试件根据测试信息发送的反馈信息,向测试机发送反馈信息。
测试机还用于根据测试信息与反馈信息确定测试机的校准值。
在实际应用中,由于对测试机的校准可能有多种或者多个,因此需要多个测试信息,该多个测试信息构成了测试信息序列。反馈信息则是测试信息序列经过不同路径、受温度等因素影响后到达测试件之后返回的信息。测试信息与反馈信息之间具有时间延迟,或者说时间偏差,这种偏差在容许的误差范围内,实现测试机的校准。
上述测试机可以包括控制器、多个比较器、多个输入输出端口和多个驱动端口,每个比较器的第一信号输入端与控制器电连接,每个比较器的第二信号输入端与相应输入输出端口电连接,每个比较器的信号输出端与控制器电连接;每个驱动端口和每个输入输出端口均与系统校准探卡电连接。
上述测试机的多个输入输出端口与多个比较器一一对应,可以理解为,比较器是输入输出端口的比较器。多个输入输出端口可以传输精度较高的信号,多个驱动端口可以传输精度相对低一些的信号,并且驱动端口是一个单向端口。图2示例出本发明实施例提供的测试设备的输入输出端口和驱动端口的连接关系示意图。如图2所示,测试机的驱动端口104只能向测试件输入信息,输入输出端口103可以接收来自测试件的反馈信息,也可以向测试件发送测试信息。
在实际应用中,若测试件是存储器元件,存储器元件根据功能分为需要输入输出功能的端口和仅需要输入的端口。测试机的多个输入输出端口和多个驱动端口,与存储器元件的输入输出功能的端口和仅需要输入的端口通过系统校准探卡进行通信。因为输入输出端口的制作成本昂贵,制造测试机的厂商会按一定比例调整输入输出端口和驱动端口的数量,制作测试机尽可能减少输入输出端口的数量。
图3示例出本发明实施例提供的系统校准探卡的结构示意图。如图3所示,系统校准探卡包括:与测试机电连接的测试头201,测试头201用于接收测试机发送的测试信息,向探卡组件203发送测试信息,并接收探卡组件203发送的反馈信息,向测试机发送反馈信息;以及测试头201电连接的探卡组件203,探卡组件203用于测试头201发送的测试信息,向测试件发送测试信息,并接收测试件发送的反馈信息,向测试头201发送反馈信息。
在实际应用中,如图3所示,上述系统校准探卡还包括:晶圆母板204,测试头201通过晶圆母板204与探针组件203电连接。如图3所示,测试头201连接着晶圆母板204,探针组件203再连接着晶圆母板204。测试头201中包含多个测试板202,每个测试板202内置多个输入输出端口和多个驱动端口,多个测试板202聚集了数千个输入输出端口和驱动端口。为了区分测试机的端口与测试板里的端口,故将测试机的端口命名为第一输入输出端口和第一驱动端口,测试板里的端口命名为第二输入输出端口和第二驱动端口。
从类别上讲,上述测试机的校准值包括:比较器校准值、驱动端口校准值和输入输出端口驱动校准值。此时,可以使用一种探卡组件配合测试机完成这些校准值的测试,也可以使用第一校准探卡、第二校准探卡和第三校准探卡构成的探卡组件配合测试机完成这些校准值的测试。
所述测试机的校准值还包括:第一校准值、第二校准值和第三校准值;所述第一校准值为多个比较器校准值中最大值,所述第二校准值为多个驱动端口校准值中最大值,所述第三校准值为多个输入输出端口校准值中最大值。
在实际应用中,测试机最终的校准值就是第一校准值、第二校准值和第三校准值。第一校准值用于修正测试件的成功或者失败的判定值。
图4示例本发明实施例提供的系统校准探卡的俯视示意图,如图4所示,可以看到多个测试板202的不同位置的摆放,不同的测试板202对应不同的校准探卡。
在实际应用中,要获得测试机的三种校准值,需要按照种类将测试信息分为第一测试信息和第二测试信号,所述反馈信息包括第一反馈信号和第二反馈信号。
上述第一校准探卡,用于将多个第一输入输出端口提供的第一测试信号发送至测试件,以及向相应第一输入输出端口发送测试件提供的第一反馈信号;
每个第一输入输出端口用于向系统校准探卡发送第一测试信号,并接收系统校准探卡发送的第一反馈信号;每个比较器用于根据第一测试信号以及相应第一输入输出端口提供的第一反馈信号,确定向控制器发送的比较器校准值。
在实际应用中,测试机的多个第一输入输出端口向测试头中对应测试板的固定的第二输入输出端口输入第一测试信号,第二输入输出端口再将第一测试信号通过晶圆母板传递到第一校准探卡,第一校准探卡将第一测试信号发送给测试件,第一测试信号通过测试件响应生成第一反馈信号,按照原路返回。换句话说,测试件向原本发送第一测试信号的第一校准探卡反馈第一反馈信号,然后通过第一校准探卡返回到测试头内的测试板所具有的第二输入输出端口,最后传输到第一输入输出端口的对应的比较器中。该比较器将第一测试信号与第一反馈信号对比后,得到对应第一输入输出端口比较器的校准值。由于有多个第一输入输出端口,那么就会得到了多个比较器校准值,以其中最晚到达的第一输入输出端口比较器的校准值作为第一输入输出端口比较器的校准值,即第一校准值。
上述第二校准探卡,用于将多个第一驱动端口提供的第二测试信号发送至测试件,以及向相应第一输入输出端口发送测试件提供的第二反馈信号。
上述测试信息还包括第二测试信号,反馈信息还包括第二反馈信号;控制器用于根据各个比较器校准值确定多个比较器的优先级;每个第一驱动端口用于接收控制器提供的第二测试信号,向相应系统校准探卡提供第二测试信号;
每个第一输入输出端口还用于接收第二测试信号,按照多个比较器的优先级向相应比较器提供第二反馈信号;每个比较器还用于根据第二测试信号和相应所述第一输入输出端口提供的第二反馈信号,向所述控制器发送驱动端口校准值。
在实际应用中,例如:第一输入输出端口包括第一输入输出端口A、第一输入输出端口B和第一输入输出端口C。第一输入输出端口A最先接收到第一反馈信号,该第一输入输出端口校准值是3.6V,第一输入输出端口B随后接收到第一反馈信号,该校准值是3.8V,第一输入输出端口C最后接收到第一反馈信号,该校准值是3.9V,则以3.9V作为第一输入输出端口的校准值。再将各个第一输入输出端口对应的比较器A、比较器B和比较器C根据校准值进行排序。得到一个排序后的比较器组。
依照上例,多个第一驱动端口通过第二校准探卡向测试件发送第二测试信号,然后多个第一输入输出端口按照排序后的比较器组的接收第二校准探卡发送的第二反馈信号。多个第一驱动端口对应多个驱动端口校准值,以其中最晚到达的第一输入输出端口比较器的校准值作为第一驱动端口校准值,即第二校准值。
上述第三校准探卡,用于将奇数位输入输出端口提供的第一测试信号发送至测试件,以及向相应偶数位输入输出端口的比较器发送第一反馈信号;还用于将偶数位输入输出端口提供的第一测试信号发送至测试件,以及向相应奇数位输入输出端口的比较器发送第一反馈信号。
按照比较器的优先级顺序,多个比较器包括多个奇数比较器和多个偶数比较器。
在实际应用中,例如:按照比较器的优先级顺序,排序后比较器为比较器A、比较器B、比较器C和比较器D,那么比较器A和比较器C为奇数比较器,比较器B和比较器D为偶数比较器。同理,多个第一输入输出端口也有奇数位第一输入输出端口和偶数位第一输入输出端口。
每个偶数比较器用于接收相应奇数位输入输出端口对应的第一反馈信号,根据第一测试信号以及相应奇数位输入输出端口对应的第一反馈信号,向控制器发送奇数位输入输出端口驱动校准值;
每个所述奇数比较器用于接收相应偶数位输入输出端口对应的第一反馈信号,根据第一测试信号以及相应偶数位输入输出端口对应的第一反馈信号,向控制器发送偶数位输入输出端口驱动校准值;上述控制器,还用于根据偶数位输入输出端口驱动校准值和奇数位输入输出端口驱动校准值确定输入输出端口驱动校准值,即第三校准值。
在实际应用中,多个奇数位第一输入输出端口通过第三校准探卡向测试件发送第一测试信号,测试件向偶数位比较器发送第一反馈信号,多个奇数位第一输入输出端口对应多个校准值,以其中最晚到达的偶数位比较器的校准值作为奇数位第一输入输出端口驱动校准值。同理,多个偶数位第一输入输出端口对应多个校准值,以其中最晚到达的奇数比较器的校准值作为偶数位第一输入输出端口驱动校准值。可以将奇数位第一输入输出端口驱动校准值和偶数位第一输入输出端口驱动校准值的平均值作为第一输入输出端口驱动校准值,但不限定该计算方法。
本发明提供的测试设备包括测试机以及与测试机电连接的系统校准探卡,测试机向系统校准探卡提供测试信息,系统校准探卡将测试信息序列发送至测试件,以及接收测试件根据测试信息发送的反馈信息,向测试机发送反馈信息。系统校准探卡外置于测试机,在测试机与测试件之间传输测试信息和反馈信息,最后测试机通过测试信息和反馈信息确定测试机的校准值。本发明测试设备采用外置的系统校准探卡完成测试机的校准,测试机内部不再集成系统校准探卡,使得测试机集成度降低,制造难度降低,开发过程缩短。
基于上述测试设备的结构,图5为本实施例提供了一种集成电路测试方法的流程示意图。集成电路测试方法包括以下步骤:
步骤501:测试机向系统校准探卡提供测试信息;
步骤502:系统校准探卡将测试信息序列发送至测试件,以及接收测试件根据测试信息发送的反馈信息,并向测试机发送反馈信息;
步骤503:测试机还根据测试信息与反馈信息确定测试机的校准值。
作为一种可实现的方式,测试机的校准值包括:第一校准值、第二校准值和第三校准值;第一校准值为多个比较器校准值中最大值,第二校准值为多个驱动端口校准值中最大值,第三校准值为多个输入输出端口校准值中最大值。
本发明实施例提供的集成电路测试方法的有益效果可以参考前文测试设备的有益效果描述,此处不做赘述。

Claims (10)

1.一种测试设备,其特征在于,所述测试设备包括测试机以及与所述测试机电连接的系统校准探卡;
所述测试机用于向所述系统校准探卡提供测试信息;
所述系统校准探卡用于将所述测试信息序列发送至测试件,以及接收所述测试件根据所述测试信息发送的反馈信息,向所述测试机发送反馈信息;
所述测试机还用于根据所述测试信息与所述反馈信息确定测试机的校准值。
2.根据权利要求1所述的测试设备,其特征在于,所述测试机的校准值包括:比较器校准值、驱动端口校准值和输入输出端口驱动校准值。
所述测试机包括控制器、多个比较器、多个输入输出端口和多个驱动端口,每个所述比较器的第一信号输入端与所述控制器电连接,每个所述比较器的第二信号输入端与相应所述输入输出端口电连接,每个所述比较器的信号输出端与所述控制器电连接;每个所述驱动端口和每个所述输入输出端口均与所述系统校准探卡电连接;
所述测试机的校准值还包括:第一校准值、第二校准值和第三校准值;所述第一校准值为多个比较器校准值中最大值,所述第二校准值为多个驱动端口校准值中最大值,所述第三校准值为多个输入输出端口校准值中最大值。
3.根据权利要求2所述的测试设备,其特征在于,所述测试信息包括第一测试信号所述反馈信息包括第一反馈信号;每个所述输入输出端口用于向所述系统校准探卡发送第一测试信号;
每个所述输入输出端口用于接收所述系统校准探卡发送的第一反馈信号;
每个所述比较器用于根据所述第一测试信号以及相应所述输入输出端口提供的第一反馈信号,确定向所述控制器发送的比较器校准值。
4.根据权利要求2所述的测试设备,其特征在于,所述测试信息还包括第二测试信号,所述反馈信息还包括第二反馈信号;
所述控制器用于根据各个所述比较器校准值确定多个比较器的优先级;
每个驱动端口用于接收所述控制器提供的第二测试信号,向相应所述系统校准探卡提供第二测试信号;
每个所述输入输出端口还用于接收所述第二测试信号,按照所述多个比较器的优先级向相应所述比较器提供第二反馈信号;
每个所述比较器用于根据所述第二测试信号和相应所述输入输出端口提供的第二反馈信号,向所述控制器发送驱动端口校准值。
5.根据权利要求2所述的测试设备,其特征在于,所述控制器用于根据各个所述比较器校准值确定多个比较器的优先级;按照所述比较器的优先级顺序,所述多个比较器包括多个奇数比较器和多个偶数比较器;
每个所述偶数比较器用于接收相应奇数位输入输出端口对应的第一反馈信号,根据所述第一测试信号以及相应奇数位输入输出端口对应的所述第一反馈信号,向所述控制器发送所述奇数位输入输出端口驱动校准值;
每个所述奇数比较器用于接收相应偶数位输入输出端口对应的第一反馈信号,根据所述第一测试信号以及相应偶数位输入输出端口对应的所述第一反馈信号,向所述控制器发送所述偶数位输入输出端口驱动校准值;
所述控制器,用于根据所述偶数位输入输出端口驱动校准值和所述奇数位输入输出端口驱动校准值确定所述输入输出端口驱动校准值。
6.根据权利要求1~5任一项所述的测试设备,其特征在于,所述系统校准探卡包括:
与所述测试机电连接的测试头,所述测试头用于接收所述测试机发送的测试信息,向所述探卡组件发送测试信息,并接收所述探卡组件发送的反馈信息,向所述测试机发送所述反馈信息;
以及多个所述测试头电连接的探卡组件,所述探卡组件用于接收所述测试头发送的测试信息,向所述测试件发送测试信息,并接收所述测试件发送的反馈信息,向所述测试头发送所述反馈信息。
7.根据权利要求6所述的测试设备,其特征在于,所述测试信息包括第一测试信号和第二测试信号,所述反馈信息包括第一反馈信号和第二反馈信号;其中,
所述探卡组件包括:
与所述测试头电连接的第一校准探卡,用于将多个所述输入输出端口提供的第一测试信号发送至所述测试件,以及向相应所述输入输出端口发送所述测试件提供的第一反馈信号;
与所述测试头电连接的第二校准探卡,用于将多个所述驱动端口提供的第二测试信号发送至所述测试件,以及向相应所述输入输出端口发送所述测试件提供的所述第二反馈信号;
与所述测试头电连接的第三校准探卡,用于将所述奇数位输入输出端口提供的所述第一测试信号发送至所述测试件,以及向相应偶数位输入输出端口的比较器发送所述第一反馈信号;将所述偶数位输入输出端口提供的所述第一测试信号发送至所述测试件,以及向相应奇数位输入输出端口的比较器发送所述第一反馈信号。
8.根据权利要求7所述的测试设备,其特征在于,所述系统校准探卡还包括:晶圆母板,所述测试头通过所述晶圆母板与所述探针组件电连接。
9.一种集成电路测试方法,其特征在于,应用权利要求1~8任一项所述测试设备,所述集成电路测试方法包括:
测试机向系统校准探卡提供测试信息;
所述系统校准探卡将所述测试信息序列发送至测试件,以及接收所述测试件根据所述测试信息发送的反馈信息,并向所述测试机发送反馈信息;
所述测试机还根据所述测试信息与所述反馈信息确定测试机的校准值。
10.根据权利要求9所述的集成电路测试方法,其特征在于,所述测试机的校准值包括:第一校准值、第二校准值和第三校准值;所述第一校准值为多个比较器校准值中最大值,所述第二校准值为多个驱动端口校准值中最大值,所述第三校准值为多个输入输出端口校准值中最大值。
CN202010988039.4A 2020-09-18 2020-09-18 一种测试设备及集成电路测试方法 Pending CN114200370A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010988039.4A CN114200370A (zh) 2020-09-18 2020-09-18 一种测试设备及集成电路测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010988039.4A CN114200370A (zh) 2020-09-18 2020-09-18 一种测试设备及集成电路测试方法

Publications (1)

Publication Number Publication Date
CN114200370A true CN114200370A (zh) 2022-03-18

Family

ID=80645163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010988039.4A Pending CN114200370A (zh) 2020-09-18 2020-09-18 一种测试设备及集成电路测试方法

Country Status (1)

Country Link
CN (1) CN114200370A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336165A (ja) * 1986-07-22 1988-02-16 クリデンス システムズ コーポレイション 自動試験装置及び該装置を校正する方法
JP2003043124A (ja) * 2001-07-31 2003-02-13 Advantest Corp 試験装置、及びキャリブレーション方法
TW591238B (en) * 2001-08-07 2004-06-11 Agilent Technologies Inc Timing calibration and timing calibration verification of electronic circuit testers
CN104062620A (zh) * 2014-07-16 2014-09-24 中国科学院上海微系统与信息技术研究所 一种功率校准测试系统及校准测量方法
CN104297713A (zh) * 2014-10-09 2015-01-21 中国船舶重工集团公司第七0九研究所 集成电路测试系统加载板校准系统
CN105247383A (zh) * 2013-06-07 2016-01-13 泰拉丁公司 校准装置
US20160124066A1 (en) * 2014-10-31 2016-05-05 Chroma Ate Inc. Calibration board and timing calibration method thereof
CN108291937A (zh) * 2015-11-20 2018-07-17 泰拉丁公司 用于自动测试设备的校准装置
EP3618277A1 (en) * 2018-08-30 2020-03-04 Nxp B.V. Analog-test-bus apparatuses involving calibration of comparator circuits and methods thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336165A (ja) * 1986-07-22 1988-02-16 クリデンス システムズ コーポレイション 自動試験装置及び該装置を校正する方法
JP2003043124A (ja) * 2001-07-31 2003-02-13 Advantest Corp 試験装置、及びキャリブレーション方法
TW591238B (en) * 2001-08-07 2004-06-11 Agilent Technologies Inc Timing calibration and timing calibration verification of electronic circuit testers
CN105247383A (zh) * 2013-06-07 2016-01-13 泰拉丁公司 校准装置
CN104062620A (zh) * 2014-07-16 2014-09-24 中国科学院上海微系统与信息技术研究所 一种功率校准测试系统及校准测量方法
CN104297713A (zh) * 2014-10-09 2015-01-21 中国船舶重工集团公司第七0九研究所 集成电路测试系统加载板校准系统
US20160124066A1 (en) * 2014-10-31 2016-05-05 Chroma Ate Inc. Calibration board and timing calibration method thereof
CN108291937A (zh) * 2015-11-20 2018-07-17 泰拉丁公司 用于自动测试设备的校准装置
EP3618277A1 (en) * 2018-08-30 2020-03-04 Nxp B.V. Analog-test-bus apparatuses involving calibration of comparator circuits and methods thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
伍平等: "晶圆探针测试系统校准", 压电与声光, no. 3, 15 June 2013 (2013-06-15) *

Similar Documents

Publication Publication Date Title
US6931338B2 (en) System for providing a calibrated path for multi-signal cables in testing of integrated circuits
CN101546758B (zh) 半导体器件和半导体集成电路
US20040078179A1 (en) Logic verification system
CN113064060B (zh) 一种芯片自动测试机内测试通道信号传输时间的校准方法
US6617869B1 (en) Electrical circuit with a testing device for testing the quality of electronic connections in the electrical circuit
US7913002B2 (en) Test apparatus, configuration method, and device interface
US6876938B2 (en) Method to provide a calibrated path for multi-signal cables in testing of integrated circuits
CN111415701A (zh) 眼图生成装置及方法、存储芯片测试系统
CN114200370A (zh) 一种测试设备及集成电路测试方法
CN101680923B (zh) 电子装置、电子装置的测试方法
JP4179883B2 (ja) 終端抵抗装置、データ伝送装置及び終端抵抗回路の検査方法
US5680407A (en) Device for testing multiple pulling resistor connections using a single test point
US7168019B1 (en) Method and module for universal test of communication ports
US20080028104A1 (en) Semiconductor device and operation control method of semiconductor device
CN109901048B (zh) 以不同扫描链测试差分线路的系统及其方法
CN115328708A (zh) 串行外设接口时序的参数测试方法及测试装置
US6892334B2 (en) Method for determining deskew margins in parallel interface receivers
US6605966B1 (en) Apparatus and method for testing crossover voltage of differential signals
US11988710B2 (en) Test methods, tester, load board and test system
CN218213140U (zh) 通信模组、计算机设备和测试系统
US11810639B2 (en) Test method and test system
US4267594A (en) Decommutator patchboard verifier
CN107402861A (zh) 一种信号转发装置及其转发信号的方法
JP2000252800A (ja) 差動信号用比較器および差動信号比較方法
US7315392B2 (en) Testing method for extended capabilities port of printers and fixture thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination