JP2000252800A - 差動信号用比較器および差動信号比較方法 - Google Patents
差動信号用比較器および差動信号比較方法Info
- Publication number
- JP2000252800A JP2000252800A JP11051942A JP5194299A JP2000252800A JP 2000252800 A JP2000252800 A JP 2000252800A JP 11051942 A JP11051942 A JP 11051942A JP 5194299 A JP5194299 A JP 5194299A JP 2000252800 A JP2000252800 A JP 2000252800A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- comparator
- signal
- output
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＩＣテスタの比較器において、差動デバイス
の測定をする場合に、１つの比較器による単純な構成
で、複雑な処理をすることなく簡単に、ノイズに対して
も影響がなく測定可能にする。 【解決手段】 被測定物である差動デバイス２からの差
動信号（Ｑ−ＱＢ）を１つの差動比較器１だけに入力す
る。そして、通常は差動比較器出力ＤＯを保持するため
のラッチ入力ＬＥにプログラム電圧ＶＥを設定し、差動
比較器１の比較機能にヒステリシスを発生させる。差動
信号（Ｑ−ＱＢ）のレベル差がヒステリシス電圧差を超
えた場合に、差動比較器１のＤＯ出力が変化する。した
がって、判定させたいレベルになるようにヒステリシス
電圧をプログラムすることにより、差動信号（Ｑ−Ｑ
Ｂ）を測定することが可能となる。
の測定をする場合に、１つの比較器による単純な構成
で、複雑な処理をすることなく簡単に、ノイズに対して
も影響がなく測定可能にする。 【解決手段】 被測定物である差動デバイス２からの差
動信号（Ｑ−ＱＢ）を１つの差動比較器１だけに入力す
る。そして、通常は差動比較器出力ＤＯを保持するため
のラッチ入力ＬＥにプログラム電圧ＶＥを設定し、差動
比較器１の比較機能にヒステリシスを発生させる。差動
信号（Ｑ−ＱＢ）のレベル差がヒステリシス電圧差を超
えた場合に、差動比較器１のＤＯ出力が変化する。した
がって、判定させたいレベルになるようにヒステリシス
電圧をプログラムすることにより、差動信号（Ｑ−Ｑ
Ｂ）を測定することが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は差動信号用比較器に
関し、特に、ＩＣ（集積回路）テスタにおいて、差動信
号で通信するデバイスの測定をする場合に使用される差
動信号比較器に関する。
関し、特に、ＩＣ（集積回路）テスタにおいて、差動信
号で通信するデバイスの測定をする場合に使用される差
動信号比較器に関する。
【０００２】
【従来の技術】従来技術のこの種の差動信号用比較器の
構成を図５により説明する。
構成を図５により説明する。
【０００３】図５において、被測定物である差動デバイ
ス２の差動出力信号Ｑ，ＱＢは、それぞれ比較器１ａの
一方の入力ＡＩＮ，比較器１ｂの一方の入力ＣＩＮに接
続されており、比較器１ａの他方の入力ＢＩＮには電圧
レベルＶＰが与えられ、比較器１ｂの他方の入力ＤＩＮ
には電圧レベルＶＮが与えられている。比較器１ａ，１
ｂの出力ＤＯＡ，ＤＯＢを保持させる機能をもつラッチ
入力ＬＥ，ＬＥＢそれぞれがが比較器１ａ，１ｂに共通
に供給されており、ロジック回路３により制御される。
すなわち、出力を保持する必要がなければラッチ入力Ｌ
Ｅにロウレベル、ＬＥＢにハイレベルの信号を与えてお
く。
ス２の差動出力信号Ｑ，ＱＢは、それぞれ比較器１ａの
一方の入力ＡＩＮ，比較器１ｂの一方の入力ＣＩＮに接
続されており、比較器１ａの他方の入力ＢＩＮには電圧
レベルＶＰが与えられ、比較器１ｂの他方の入力ＤＩＮ
には電圧レベルＶＮが与えられている。比較器１ａ，１
ｂの出力ＤＯＡ，ＤＯＢを保持させる機能をもつラッチ
入力ＬＥ，ＬＥＢそれぞれがが比較器１ａ，１ｂに共通
に供給されており、ロジック回路３により制御される。
すなわち、出力を保持する必要がなければラッチ入力Ｌ
Ｅにロウレベル、ＬＥＢにハイレベルの信号を与えてお
く。
【０００４】比較器１ａは、入力ＡＩＮに入力された信
号が入力ＢＩＮの一定のレベル電圧ＶＰを超えた場合に
出力ＤＯＡがハイレベル、超えない場合はロウレベルの
信号を出力する。また、同様に、比較器１ｂは、入力Ｃ
ＩＮに入力された信号が入力ＤＩＮの一定のレベル電圧
ＶＮを超えた場合に出力ＤＯＢがハイレベル、超えない
場合はロウレベルの信号を出力する。
号が入力ＢＩＮの一定のレベル電圧ＶＰを超えた場合に
出力ＤＯＡがハイレベル、超えない場合はロウレベルの
信号を出力する。また、同様に、比較器１ｂは、入力Ｃ
ＩＮに入力された信号が入力ＤＩＮの一定のレベル電圧
ＶＮを超えた場合に出力ＤＯＢがハイレベル、超えない
場合はロウレベルの信号を出力する。
【０００５】いま、図６に示すように、比較器１ａ，１
ｂの入力ＡＩＮ，ＣＩＮに差動信号が与えられた場合、
それぞれの電圧レベルＶＰ，ＶＮに対し、入力ＡＩＮ，
ＣＩＮと同一論理の出力ＤＯＡ，ＤＯＢが得られる。比
較器自身にも遅延時間があるが、ここでは説明を単純化
するため無視するものとする。
ｂの入力ＡＩＮ，ＣＩＮに差動信号が与えられた場合、
それぞれの電圧レベルＶＰ，ＶＮに対し、入力ＡＩＮ，
ＣＩＮと同一論理の出力ＤＯＡ，ＤＯＢが得られる。比
較器自身にも遅延時間があるが、ここでは説明を単純化
するため無視するものとする。
【０００６】差動デバイス２の差動出力信号Ｑ，ＱＢの
レベルは、ハイレベル信号の場合は電圧レベルＶＰを超
えなければならず、またロウレベル信号の場合は電圧レ
ベルＶＮ以下に下がらなければならないため、電圧レベ
ルＶＰ，ＶＮは差動デバイス２の出力信号の判定レベル
を示している。
レベルは、ハイレベル信号の場合は電圧レベルＶＰを超
えなければならず、またロウレベル信号の場合は電圧レ
ベルＶＮ以下に下がらなければならないため、電圧レベ
ルＶＰ，ＶＮは差動デバイス２の出力信号の判定レベル
を示している。
【０００７】差動デバイス２から出力された差動出力信
号Ｑ，ＱＢは、それぞれ別の比較器１ａ，１ｂにより信
号レベルを判定され、比較器１ａ，１ｂより出力された
信号ＤＯＡ，ＤＯＢを期待信号とそれぞれ見比べる処理
をして、差動出力信号Ｑ，ＱＢが正しいか判定を行う。
この際、図７に示すように入力ＡＩＮのロウレベルと入
力ＣＩＮのハイレベルも判定する。
号Ｑ，ＱＢは、それぞれ別の比較器１ａ，１ｂにより信
号レベルを判定され、比較器１ａ，１ｂより出力された
信号ＤＯＡ，ＤＯＢを期待信号とそれぞれ見比べる処理
をして、差動出力信号Ｑ，ＱＢが正しいか判定を行う。
この際、図７に示すように入力ＡＩＮのロウレベルと入
力ＣＩＮのハイレベルも判定する。
【０００８】ところで、通信用の差動デバイスは、信号
線路を長く伸ばして測定する場合、電源ノイズなどの影
響を受け、レベルが変化する場合がある。図８は、入力
ＡＩＮ信号のレベルがノイズで変化した場合の様子を示
している。入力ＣＩＮ信号も同様に変化を受けて、レベ
ルが変化しているため差動信号としては問題ないが、入
力ＡＩＮ信号の場合、図６では電圧レベルＶＰを越えて
いたところが、ノイズの影響によって電圧レベルＶＰを
超えない場合が発生している。この結果、比較器出力Ｄ
ＯＢは偶然に正しい判定結果が出力されているが、比較
器出力ＤＯＡは期待する結果としては波線部分が出てい
なければならないのに、出ておらず正しくない判定結果
となってしまっている。なお、図８のＰ点は、入力ＡＩ
Ｎ，ＣＩＮの絶対レベルを示す同一レベル点を表してい
る。
線路を長く伸ばして測定する場合、電源ノイズなどの影
響を受け、レベルが変化する場合がある。図８は、入力
ＡＩＮ信号のレベルがノイズで変化した場合の様子を示
している。入力ＣＩＮ信号も同様に変化を受けて、レベ
ルが変化しているため差動信号としては問題ないが、入
力ＡＩＮ信号の場合、図６では電圧レベルＶＰを越えて
いたところが、ノイズの影響によって電圧レベルＶＰを
超えない場合が発生している。この結果、比較器出力Ｄ
ＯＢは偶然に正しい判定結果が出力されているが、比較
器出力ＤＯＡは期待する結果としては波線部分が出てい
なければならないのに、出ておらず正しくない判定結果
となってしまっている。なお、図８のＰ点は、入力ＡＩ
Ｎ，ＣＩＮの絶対レベルを示す同一レベル点を表してい
る。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
た従来の差動信号用比較器では、差動信号をそれぞれ別
個の比較器で、ハイレベルとロウレベルについて比較判
定するため、処理が複雑になるという問題点がある。ま
た、ノイズの影響にも弱いという問題点がある。
た従来の差動信号用比較器では、差動信号をそれぞれ別
個の比較器で、ハイレベルとロウレベルについて比較判
定するため、処理が複雑になるという問題点がある。ま
た、ノイズの影響にも弱いという問題点がある。
【００１０】本発明の目的は、簡単な回路構成の差動信
号用比較器および差動信号比較法を提供することにあ
る。また、本発明の他の目的は、ノイズの影響を受け難
い差動信号用比較器および差動信号比較方法を提供する
ことにある。
号用比較器および差動信号比較法を提供することにあ
る。また、本発明の他の目的は、ノイズの影響を受け難
い差動信号用比較器および差動信号比較方法を提供する
ことにある。
【００１１】
【課題を解決するための手段】以上の課題を解決するた
めに、本発明の第１の差動信号比較器は、入力される差
動信号に対し、その信号レベル差を認識し、予めプログ
ラムされたレベル差以上になった場合に出力が変化する
ことを特徴とする。
めに、本発明の第１の差動信号比較器は、入力される差
動信号に対し、その信号レベル差を認識し、予めプログ
ラムされたレベル差以上になった場合に出力が変化する
ことを特徴とする。
【００１２】また、本発明の第２の差動信号用比較器
は、差動デバイスからの差動出力信号を入力して、所定
のレベル差以上か否かを判定する差動信号比較におい
て、前記差動出力信号を１つの比較器に入力するととも
に、該比較器の出力を保持するためのラッチ入力に予め
プログラム電圧を設定することにより、該比較器の比較
機能にヒステリシスを発生させ、前記差動出力信号が該
ヒステリシスによる電圧差を超えた場合に前記所定のレ
ベル差以上であることを判定するようにしたことを特徴
とする。
は、差動デバイスからの差動出力信号を入力して、所定
のレベル差以上か否かを判定する差動信号比較におい
て、前記差動出力信号を１つの比較器に入力するととも
に、該比較器の出力を保持するためのラッチ入力に予め
プログラム電圧を設定することにより、該比較器の比較
機能にヒステリシスを発生させ、前記差動出力信号が該
ヒステリシスによる電圧差を超えた場合に前記所定のレ
ベル差以上であることを判定するようにしたことを特徴
とする。
【００１３】さらに、本発明の差動信号比較方法は、差
動デバイスからの差動出力信号を入力して、所定のレベ
ル差以上か否かを判定する差動信号比較方法において、
前記差動出力信号を１つの比較器に入力する手順と、該
比較器の出力を保持するためのラッチ入力に予めプログ
ラム電圧を設定することにより、該比較器の比較機能に
ヒステリシスを発生させる手順と、前記差動出力信号が
該ヒステリシスによる電圧差を超えた場合に前記所定の
レベル差以上であることを判定する手順とを有すること
を特徴とする。
動デバイスからの差動出力信号を入力して、所定のレベ
ル差以上か否かを判定する差動信号比較方法において、
前記差動出力信号を１つの比較器に入力する手順と、該
比較器の出力を保持するためのラッチ入力に予めプログ
ラム電圧を設定することにより、該比較器の比較機能に
ヒステリシスを発生させる手順と、前記差動出力信号が
該ヒステリシスによる電圧差を超えた場合に前記所定の
レベル差以上であることを判定する手順とを有すること
を特徴とする。
【００１４】より具体的には、この発明では、図１にお
いて、差動デバイス２の差動出力信号Ｑ、ＱＢを接続す
る一つの比較器１の入力ＡＩＮ，ＢＩＮと、ラッチ入力
ＬＥＢをＧＮＤ（接地）固定とし、もう一方のラッチ入
力ＬＥにプログラム電圧ＶＥを備えて、差動信号用比較
器を構成する。
いて、差動デバイス２の差動出力信号Ｑ、ＱＢを接続す
る一つの比較器１の入力ＡＩＮ，ＢＩＮと、ラッチ入力
ＬＥＢをＧＮＤ（接地）固定とし、もう一方のラッチ入
力ＬＥにプログラム電圧ＶＥを備えて、差動信号用比較
器を構成する。
【００１５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の実施の形
態のブロック図である。図１において、被測定物である
差動デバイス２の差動信号Ｑ、ＱＢは、差動比較器１の
入力ＡＩＮ及び入力ＢＩＮに接続されている。一方のラ
ッチ入力ＬＥＢはＧＮＤに接続し、他方のラッチ入力Ｌ
Ｅはプログラム電圧ＶＥに接続されている。
て図面を参照して説明する。図１は、本発明の実施の形
態のブロック図である。図１において、被測定物である
差動デバイス２の差動信号Ｑ、ＱＢは、差動比較器１の
入力ＡＩＮ及び入力ＢＩＮに接続されている。一方のラ
ッチ入力ＬＥＢはＧＮＤに接続し、他方のラッチ入力Ｌ
Ｅはプログラム電圧ＶＥに接続されている。
【００１６】差動比較器１の出力ＤＯを保持するための
ラッチ入力ＬＥ，ＬＥＢとして、ある電圧範囲内におい
て両端子間に電圧差を与えることにより、比較機能にヒ
ステリシスが発生する。図２にプログラム電圧ＶＥとヒ
ステリシス量Ｖｈｓの関係を示す。図２に示すように、
プログラム電圧ＶＥを任意に設定することでヒステリシ
ス量Ｖｈｓを制御出来るようになる。
ラッチ入力ＬＥ，ＬＥＢとして、ある電圧範囲内におい
て両端子間に電圧差を与えることにより、比較機能にヒ
ステリシスが発生する。図２にプログラム電圧ＶＥとヒ
ステリシス量Ｖｈｓの関係を示す。図２に示すように、
プログラム電圧ＶＥを任意に設定することでヒステリシ
ス量Ｖｈｓを制御出来るようになる。
【００１７】差動信号は、それぞれがある一定以上のレ
ベル差があることが必要なため、必要なこのレベル差を
ヒステリシス量Ｖｈｓとして与えておくことで判定を可
能にする。この動作を図３により説明する。
ベル差があることが必要なため、必要なこのレベル差を
ヒステリシス量Ｖｈｓとして与えておくことで判定を可
能にする。この動作を図３により説明する。
【００１８】入力ＡＩＮ，ＢＩＮの差動信号に対し、プ
ログラム電圧ＶＥで設定されたヒステリシス量Ｖｈｓが
与えられている。信号ＡＩＮはロウレベルからハイレベ
ルへ変化すると、信号ＢＩＮはハイレベルからロウレベ
ルへ変わる。通常であれば、信号ＡＩＮ，ＢＩＮの交わ
った点で出力ＤＯは変化するが、ヒステリシスが働いて
いるためこの交点に相当する時刻において出力ＤＯは変
化せず、両信号の差がヒステリシス量Ｖｈｓとなるａ点
で出力ＤＯが変化する。
ログラム電圧ＶＥで設定されたヒステリシス量Ｖｈｓが
与えられている。信号ＡＩＮはロウレベルからハイレベ
ルへ変化すると、信号ＢＩＮはハイレベルからロウレベ
ルへ変わる。通常であれば、信号ＡＩＮ，ＢＩＮの交わ
った点で出力ＤＯは変化するが、ヒステリシスが働いて
いるためこの交点に相当する時刻において出力ＤＯは変
化せず、両信号の差がヒステリシス量Ｖｈｓとなるａ点
で出力ＤＯが変化する。
【００１９】また、信号ＡＩＮがハイレベルからロウレ
ベルへ変化して信号ＢＩＮはロウレベルからハイレベル
へ変わる場合も、ヒステリシス量Ｖｈｓを越えたｂ点で
出力ＤＯが変化する。このＤＯ出力を期待信号と見比べ
ることで判定を行う。
ベルへ変化して信号ＢＩＮはロウレベルからハイレベル
へ変わる場合も、ヒステリシス量Ｖｈｓを越えたｂ点で
出力ＤＯが変化する。このＤＯ出力を期待信号と見比べ
ることで判定を行う。
【００２０】信号線路を長く伸ばして測定する場合、電
源ノイズなどの影響を受け、差動信号レベルが変化する
場合でも、常に差動信号の差を感知しているため問題な
く正しい判定結果が得られる。
源ノイズなどの影響を受け、差動信号レベルが変化する
場合でも、常に差動信号の差を感知しているため問題な
く正しい判定結果が得られる。
【００２１】次に、この発明による差動信号用比較器の
他の実施の形態について図４により説明する。図４は、
差動デバイス２０の差動信号部分を測定する実施の形態
の構成を示したブロック図である。
他の実施の形態について図４により説明する。図４は、
差動デバイス２０の差動信号部分を測定する実施の形態
の構成を示したブロック図である。
【００２２】差動デバイス２０は、数百ｍＶという小さ
な信号レベルで高速に信号を送受信する機能を有し、端
子Ｑ、ＱＢは信号を入出力する端子となる。差動信号は
差動用比較器１０およびプログラムされた差動信号を出
力することが可能な差動ドライバ３０に接続される。
な信号レベルで高速に信号を送受信する機能を有し、端
子Ｑ、ＱＢは信号を入出力する端子となる。差動信号は
差動用比較器１０およびプログラムされた差動信号を出
力することが可能な差動ドライバ３０に接続される。
【００２３】まず、差動デバイス２０から信号を出力す
る場合は、この信号は、端子Ｑ、ＱＢそれぞれに接続さ
れた差動用比較器１０の入力ＡＩＮ，ＢＩＮに導かれ、
判定させたい差動信号のハイレベルとロウレベルの差を
ヒステリシス電圧に置き換えられるようにプログラム電
圧ＶＥをプログラムし、出力ＤＯから得られた信号を期
待信号と見比べて差動信号の判定を行う。差動信号のレ
ベル差や、論理が正しくない場合は、期待信号と一致し
ないため差動デバイス２０は不良と判断される。差動用
比較器１０に信号を取り込んでいる場合、差動信号線路
に接続された差動ドライバ３０の出力はハイインピーダ
ンスに制御されているため差動デバイス２０から出力さ
れた信号に影響を与えないようになっている。
る場合は、この信号は、端子Ｑ、ＱＢそれぞれに接続さ
れた差動用比較器１０の入力ＡＩＮ，ＢＩＮに導かれ、
判定させたい差動信号のハイレベルとロウレベルの差を
ヒステリシス電圧に置き換えられるようにプログラム電
圧ＶＥをプログラムし、出力ＤＯから得られた信号を期
待信号と見比べて差動信号の判定を行う。差動信号のレ
ベル差や、論理が正しくない場合は、期待信号と一致し
ないため差動デバイス２０は不良と判断される。差動用
比較器１０に信号を取り込んでいる場合、差動信号線路
に接続された差動ドライバ３０の出力はハイインピーダ
ンスに制御されているため差動デバイス２０から出力さ
れた信号に影響を与えないようになっている。
【００２４】次に、差動デバイス２０の端子Ｑ、ＱＢが
入力端子になる場合は、差動デバイス２０の内部で入力
モードに切換える処理が行われる。差動信号が入力可能
状態になると、差動ドライバ３０からプログラムされた
差動信号を出力し、差動デバイス２０に入力し、差動デ
バイス２０は受け取った信号を固有の内部処理をするの
に使用する。
入力端子になる場合は、差動デバイス２０の内部で入力
モードに切換える処理が行われる。差動信号が入力可能
状態になると、差動ドライバ３０からプログラムされた
差動信号を出力し、差動デバイス２０に入力し、差動デ
バイス２０は受け取った信号を固有の内部処理をするの
に使用する。
【００２５】このように、差動用比較器１０を用いれば
単純な構成で差動信号を測定することが可能となる。差
動信号の送受信には、その末端部分に抵抗による終端器
を必要とする場合もあり、必要に応じて取り付ければよ
い。
単純な構成で差動信号を測定することが可能となる。差
動信号の送受信には、その末端部分に抵抗による終端器
を必要とする場合もあり、必要に応じて取り付ければよ
い。
【００２６】
【発明の効果】以上説明したように、この発明によれ
ば、１つの比較器だけという簡単な構成で、期待信号と
判定も容易にでき、ノイズに対しても影響受けない効果
がある。
ば、１つの比較器だけという簡単な構成で、期待信号と
判定も容易にでき、ノイズに対しても影響受けない効果
がある。
【図１】 本発明の実施の形態のブロック図。
【図２】 本発明におけるプログラム電圧とヒステリシ
ス電圧の関係を示す図。
ス電圧の関係を示す図。
【図３】 本発明の動作を説明するための図。
【図４】 本発明の他の実施の形態のブロック図。
【図５】 従来技術の一例を示すブロック図。
【図６】 従来技術におけるレベル判定の一例を示す波
形図。
形図。
【図７】 従来技術におけるレベル判定の他の例を示す
波形図。
波形図。
【図８】 従来技術の問題点を説明するための波形図。
１ａ 比較器 １ｂ 比較器 ２ 差動デバイス ３ ロジック回路 １０ 差動用比較器 ２０ 差動デバイス ３０ 差動ドライバ ＶＥ プログラム電圧 Ｖｈｓ ヒステリシス量
Claims (6)
- 【請求項１】 入力される差動信号に対し、その信号レ
ベル差を認識し、予めプログラムされたレベル差以上に
なった場合に出力が変化することを特徴とする差動信号
用比較器。 - 【請求項２】 差動デバイスからの差動出力信号を入力
して、所定のレベル差以上か否かを判定する差動信号比
較において、 前記差動出力信号を1つの比較器に入力するとともに、
該比較器の出力を保持するためのラッチ入力に予めプロ
グラム電圧を設定することにより、該比較器の比較機能
にヒステリシスを発生させ、前記差動出力信号が該ヒス
テリシスによる電圧差を超えた場合に前記所定のレベル
差以上であることを判定するようにしたことを特徴とす
る差動信号用比較器。 - 【請求項３】 前記プログラム電圧は、前記差動出力信
号の一方に対応するラッチ入力に印加し、前記差動出力
信号の他方に対応する他方のラッチ入力は接地すること
を特徴とする請求項２記載の差動信号比較器。 - 【請求項４】 前記差動デバイスが差動信号を送受信す
る機能を有する場合には、該差動信号が伝わる線路上に
あって、前記差動ドライバに差動信号を出力する差動ド
ライバの出力をハイインピーダンスになるように制御し
て、前記判定を行うようにしたことを特徴とする請求項
２または３記載の差動信号比較器。 - 【請求項５】 差動デバイスからの差動出力信号を入力
して、所定のレベル差以上か否かを判定する差動信号比
較方法において、 前記差動出力信号を１つの比較器に入力する手順と、 該比較器の出力を保持するためのラッチ入力に予めプロ
グラム電圧を設定することにより、該比較器の比較機能
にヒステリシスを発生させる手順と、 前記差動出力信号が該ヒステリシスによる電圧差を超え
た場合に前記所定のレベル差以上であることを判定する
手順とを有することを特徴とする差動信号比較方法。 - 【請求項６】 請求項１〜４のいずれかに記載の差動信
号用比較器、または請求項５記載の差動信号用比較方法
を使用したことを特徴とするＩＣテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11051942A JP2000252800A (ja) | 1999-02-26 | 1999-02-26 | 差動信号用比較器および差動信号比較方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11051942A JP2000252800A (ja) | 1999-02-26 | 1999-02-26 | 差動信号用比較器および差動信号比較方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252800A true JP2000252800A (ja) | 2000-09-14 |
Family
ID=12900936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11051942A Pending JP2000252800A (ja) | 1999-02-26 | 1999-02-26 | 差動信号用比較器および差動信号比較方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000252800A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005292135A (ja) * | 2004-03-31 | 2005-10-20 | Teradyne Inc | デューティサイクルを測定する方法 |
| WO2006019007A1 (ja) * | 2004-08-16 | 2006-02-23 | Advantest Corporation | 差動コンパレータ回路、テストヘッド、及び試験装置 |
| KR100609485B1 (ko) * | 2004-05-06 | 2006-08-08 | 어보브반도체 주식회사 | 히스테리시스 특성을 갖는 비교장치 |
| JP2009002812A (ja) * | 2007-06-22 | 2009-01-08 | Yokogawa Electric Corp | 半導体試験方法および半導体試験装置 |
| JP2015158377A (ja) * | 2014-02-21 | 2015-09-03 | 株式会社メガチップス | 半導体集積回路の試験装置及び試験方法 |
-
1999
- 1999-02-26 JP JP11051942A patent/JP2000252800A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005292135A (ja) * | 2004-03-31 | 2005-10-20 | Teradyne Inc | デューティサイクルを測定する方法 |
| KR100609485B1 (ko) * | 2004-05-06 | 2006-08-08 | 어보브반도체 주식회사 | 히스테리시스 특성을 갖는 비교장치 |
| WO2006019007A1 (ja) * | 2004-08-16 | 2006-02-23 | Advantest Corporation | 差動コンパレータ回路、テストヘッド、及び試験装置 |
| JPWO2006019007A1 (ja) * | 2004-08-16 | 2008-05-08 | 株式会社アドバンテスト | 差動コンパレータ回路、テストヘッド、及び試験装置 |
| JP4819684B2 (ja) * | 2004-08-16 | 2011-11-24 | 株式会社アドバンテスト | 差動コンパレータ回路、テストヘッド、及び試験装置 |
| JP2009002812A (ja) * | 2007-06-22 | 2009-01-08 | Yokogawa Electric Corp | 半導体試験方法および半導体試験装置 |
| JP2015158377A (ja) * | 2014-02-21 | 2015-09-03 | 株式会社メガチップス | 半導体集積回路の試験装置及び試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6166563A (en) | Method and apparatus for dual mode output buffer impedance compensation | |
| US6734702B1 (en) | Impedance calibration circuit | |
| US6133725A (en) | Compensating for the effects of round-trip delay in automatic test equipment | |
| US6922071B2 (en) | Setting multiple chip parameters using one IC terminal | |
| JP2000252800A (ja) | 差動信号用比較器および差動信号比較方法 | |
| US5301360A (en) | Digital option select system | |
| EP0838689A2 (en) | Test of circuits with Schmitt inputs | |
| US7137061B2 (en) | Method and device for signaling a transmission fault on a data line | |
| EP0663597A2 (en) | Dual comparator trigger circuit with independent voltage level adjustment | |
| JPH08275253A (ja) | ２つのステーション間のシリアルデータ交換装置 | |
| JPH0342810B2 (ja) | ||
| JP3368771B2 (ja) | 断線検知機能を有する信号処理装置 | |
| US6605966B1 (en) | Apparatus and method for testing crossover voltage of differential signals | |
| US6570426B2 (en) | Delay circuit | |
| KR100469440B1 (ko) | 이동 통신 단말기의 방향센서 인터페이스 장치 및 그제어방법 | |
| US6266790B1 (en) | Bit error measurement circuit | |
| JP3385308B2 (ja) | 熱式流量計および燃料制御装置 | |
| KR100473387B1 (ko) | 트랜시버 테스트 기능을 갖는 유에스비 장치 | |
| JP2598709B2 (ja) | Ｉｃの出力パルス幅検査回路 | |
| JPH0685717A (ja) | 平衡伝送路断線検出回路 | |
| KR0165818B1 (ko) | 원칩 마이크로 컴퓨터 | |
| JP2610824B2 (ja) | ハイ・インピーダンス機能素子を備えた論理回路の測定装置 | |
| USRE39154E1 (en) | Integrated circuit | |
| JP3025551B2 (ja) | 直流特性試験回路 | |
| KR0130884B1 (ko) | 오단자접속 자동절환장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050301 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050301 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070220 |