KR100473387B1 - 트랜시버 테스트 기능을 갖는 유에스비 장치 - Google Patents

트랜시버 테스트 기능을 갖는 유에스비 장치 Download PDF

Info

Publication number
KR100473387B1
KR100473387B1 KR10-2001-0039158A KR20010039158A KR100473387B1 KR 100473387 B1 KR100473387 B1 KR 100473387B1 KR 20010039158 A KR20010039158 A KR 20010039158A KR 100473387 B1 KR100473387 B1 KR 100473387B1
Authority
KR
South Korea
Prior art keywords
data
voltage
output
buffer
crossover
Prior art date
Application number
KR10-2001-0039158A
Other languages
English (en)
Other versions
KR20030003419A (ko
Inventor
권병섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2001-0039158A priority Critical patent/KR100473387B1/ko
Publication of KR20030003419A publication Critical patent/KR20030003419A/ko
Application granted granted Critical
Publication of KR100473387B1 publication Critical patent/KR100473387B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2837—Characterising or performance testing, e.g. of frequency response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/145—Indicating the presence of current or voltage
    • G01R19/155—Indicating the presence of voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 USB 트랜시버를 설계, 제작후 테스트시 소요되는 시간을 감소시킬 수 있는 트랜시버 테스트 기능을 갖는 USB 장치를 제공하기 위한 것으로, 이를 위한 본 발명은, 데이터 버스를 통해 정 데이터와 부 데이터를 출력하거나 입력받으며, 입력 동작시 상기 정 데이터와 부 데이터를 차동 증폭하여 출력하기 위한 차동증폭기를 구비하는 USB 트랜시버; 상기 정 데이터와 상기 부 데이터의 크로스 오버가 발생하는 시점을 검출하며, 상기 차동증폭기의 출력에 응답하여 이때의 전압을 래치하는 크로스 오버 전압 검출부; 및 상기 정 데이터와 상기 부 데이터의 전압레벨이 USB 규격에 따른 범위에 있을때 활성화 신호를 생성하여 일정한 주파수를 가진 외부클럭을 카운트함으로서 데이터의 상승 및 하강 시간을 검출하여 판정하는 타이밍 검출부를 포함하는 트랜시버 테스트 기능을 갖는 USB 장치를 제공한다.

Description

트랜시버 테스트 기능을 갖는 유에스비 장치{APPARATUS OF USB HAVING TRANSCEIVER TEST FUNCTION}
본 발명은 USB에 관한 것으로, 특히 트랜시버 테스트 기능을 갖는 USB 장치에 관한 것이다.
USB(Universal serial bus)는 퍼스널 컴퓨터 환경에서 주변기기가 다양해짐에 따라 퍼스널 컴퓨터 환경에서 사용되는 카드 방식의 디바이스를 연결하는 슬롯과 프린터, 마우스 등의 주변기기를 연결하는 포트의 물리적인 공간이 부족해짐에 따라 만들어진 통신 프로토콜(protocol)이다.
트랜시버(Transceiver)는 데이터 버스를 통하여 데이터를 송신하거나 수신받는 장치이며, USB는 양방향 데이터 전송을 하여 데이터를 상호 주고받을수 있도록 하기 위하여 USB 트랜시버를 마우스나 키보드와 같은 장치에 내장하여 사용한다.
삭제
도 1은 일반적인 USB 트랜시버의 블럭 구성도를 나타낸다.
도 1을 참조하면, USB 트랜시버는 출력 인에이블신호(OE)에 응답하여 데이터를 송수신하는 입출력부(10)와, 데이터 버스로 부터 인가된 데이터의 파형이 정상인지를 검사하는 데이터 감시부(20)와, 데이터 버스로 부터 인가된 데이터를 검출하는 데이터 검출부(30)를 구비하여 구성된다.
데이터 출력부(10)는 USB 트랜시버가 데이터 버스로 데이터를 전송하는 부분으로 출력 인에이블신호(OE)가 활성화시 데이터를 출력하며, 출력 인에이블신호(OE)가 비활성화 시에는 데이터 버스로 부터 인가되는 데이터를 데이터 검출부(30)에서 차동증폭기를 사용하여 입력받는다.
또한, USB 트랜시버에는 데이터 버스로 부터 인가되는 데이터의 파형을 감지하는 데이터 감시부(20)를 사용하여 입력된 데이터의 이상 유무를 판별한다.
데이터 감시부(20)는 두 개의 슈미트 트리거를 이용하는 바, 정 데이터(D+) 와 부 데이터(D-)를 입력으로 하여 정 데이터(D+)의 입력 파형을 정형화하는 출력파형(VP)과, 부 데이터(D-)의 입력 파형을 정형화하는 출력 파형(VM)을 생성하며, USB 트랜시버에서 이를 검출하여 에러를 정정하거나 USB 트랜시버의 동작을 제어하게 된다.
도 2는 통상적인 데이터 버스의 출력 파형을 나타낸다.
데이터 버스에서 출력되는 데이터의 파형은 서로 위상이 반대되어 입출력 되고 정 데이터(D+) 버스와 부 데이터(D-) 버스 상의 데이터는 어느 한점에서 만나게 되는데 이를 크로스 오버라 하며, 크로스 오버는 1.3V ∼ 2V 내에서 발생되도록 USB 규격집에 규정되어 있다.
도 3은 종래의 USB 테스트 장치를 나타낸다.
도 3을 참조하면, 종래의 USB 테스트 장치는 일측은 트랜시버(1)의 정 데이터(D+)에 연결되는 제1 저항(R1)과, 제1 저항(R1)의 타측과 전원전압(VDD) 사이에 연결된 제2 저항(R2)과, 제1 저항(R1)의 타측과 접지전압(GND) 사이에 연결된 캐패시터(C1)와, 일측이 전원전압(VDD)에 연결된 제3 저항(R3)과, 제3 저항(R3)과 제1 저항(R1) 사이를 스위칭하기 위한 스위치(S1)을 구비하여 구성된다.이하, 도 3과 도 4를 참조하여 종래기술에 따른 테스트 장치의 동작을 설명하도록 한다.
삭제
도 3에 도시된 테스트 장치는 USB 1.1규격에 따른 테스트 장치로 도 4에 도시된 바와 같은 데이터 버스상의 데이터를 측정하여 상승시간과 하강시간, 그리고 크로스 오버 전압을 측정한다.
스위치(S1)는 짧은 시간동안 여러번 온-오프 함으로서, 정 데이터(D+)와 부 데이터(D-)를 샘플링하여 도 4에 도시된 정, 부 데이터(D+, D-)의 파형을 수시로 검출하여 상승시간, 하강시간 및 크로스 오버 전압을 알아내도록 되어있다.
트랜시버의 상승시간(tR)이 USB 규격에 맞는지를 측정하고자 하면, 트랜시버(1)의 정 데이터(D+)를 테스트 하되, 도 4에 도시된 'A' 구간에서 일정한 시간마다 샘플링하여 정 데이터(D+)가 10% ∼ 90%에 도달하는 시간을 측정하며, 부 데이터(D-) 또한 동일한 방법으로 측정한다.
여기서, 상승시간(tR)은, 정 데이터(D+) 버스에서 출력되는 데이터의 경우 최대전압의 10%에서 90%에 이르는 시간이고, 하강시간(tF)은 90%의 전압레벨에서 10%의 전압레벨이 되는데 소요되는 시간이다.
또한, 크로스 오버 전압(VCRS : crossover voltage)은 정 데이터(D+) 데이터와 부 데이터(D-)가 만나는 지점으로 USB 규격에서는 1.3V ∼ 2V의 범위일 것을 요구하고 있다.
크로스 오버 전압 또한, 도 3에 도시된 바와 같은 테스트 회로를 이용하여 정 데이터(D+)와 부 데이터(D-)를 샘플링 측정하여 동일한 시간대에서 만나는 위치를 찾아서 그 전압을 얻는 바, 전술한 방법에 의하여 USB 트랜시버를 테스트하는데에는 많은 시간과 비용이 소모되는 단점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 제안된 것으로, USB 트랜시버를 설계, 제작후 테스트시 소요되는 시간을 감소시킬 수 있는 트랜시버 테스트 기능을 갖는 USB 장치를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명은, 데이터 버스를 통해 정 데이터와 부 데이터를 출력하거나 입력받으며, 입력 동작시 상기 정 데이터와 부 데이터를 차동 증폭하여 출력하기 위한 차동증폭기를 구비하는 USB 트랜시버; 상기 정 데이터와 상기 부 데이터의 크로스 오버가 발생하는 시점을 검출하며, 상기 차동증폭기의 출력에 응답하여 이때의 전압을 래치하는 크로스 오버 전압 검출부; 및 상기 정 데이터와 상기 부 데이터의 전압레벨이 USB 규격에 따른 범위에 있을때 활성화 신호를 생성하여 일정한 주파수를 가진 외부클럭을 카운트함으로서 데이터의 상승 및 하강 시간을 검출하여 판정하는 타이밍 검출부를 포함하는 트랜시버 테스트 기능을 갖는 USB 장치를 제공한다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 5는 본 발명의 일실시예에 따른 트랜시버 테스트 기능을 갖는 USB 장치를 도시한 블럭도이다.도 5를 참조하면, 본 발명의 일실시예에 따른 트랜시버 테스트 기능을 갖는 USB 장치는, 입출력부(110)와, 차동증폭기(120) 및 두 개의 슈미트트리거(130, 140)를 구비하며, 데이터 버스를 통해 정 데이터(D+)와 부 데이터(D-)를 출력하거나 입력받는 USB 트랜시버(100)와, 정 데이터(D+)와 부 데이터(D-)의 크로스 오버가 발생하는 시점을 검출하며, 이 때의 전압을 래치하는 크로스 오버 전압 검출부(200)와, 정 데이터(D+)와 부 데이터(D-)의 전압레벨이 USB 규격에 따른 범위에 있을때, 활성화 신호를 생성하여 일정한 주파수를 가진 외부클럭(FCLK)을 카운트함으로서 데이터의 상승 및 하강 시간을 검출하여 판단하는 타이밍 검출부(300)를 구비하여 구성된다.
삭제
구체적으로, USB 트랜시버(100)는, 정 데이터(D+)와 부 데이터(D-)를 입력으로 하는 차동증폭기(120)와, 정 데이터(D+)를 입력으로 하는 슈미트 트리거(130)와, 상기 부 데이터(D-)를 입력으로 하는 슈미트 트리거(140)를 구비하여 구성된다.
크로스 오버 전압 검출부(200)는, 정 데이터(D+)와 부 데이터(D-)를 논리 조합하여 정 데이터(D+)와 부 데이터(D-)의 전압레벨이 USB 규격에 따른 범위 내에 있을때 하이 레벨의 활성화 신호를 출력하는 전압 검출부(210)와, 전압 검출부(210)의 출력을 입력받아 차동증폭기(120)의 출력에 응답하여 크로스 오버가 발생한 시점의 크로스 오버 전압(VCRS)을 검출, 저장하는 래치부(220)를 포함한다.여기서, 전압 검출부(210)는, 문턱전압이 크로스 오버 전압(VCRS)의 상위 한계전압(2V)이며, 정 데이터(D+)를 입력받는 인버터(211) 문턱전압이 크로스 오버 전압의 상위 한계전압이면서, 부 데이터를 입력받는 인버터(213) 문턱전압이 크로스 오버 전압의 하위 한계전압이며, 정 데이터(D+)를 입력받는 버퍼(212) 문턱전압이 크로스 오버 전압의 하위 한계전압이며, 부 데이터(D-)를 입력받는 버퍼(214)와 버퍼(212), 버퍼(214), 인버터(211) 및 인버터(213)의 출력을 입력으로 하는 앤드게이트(215)를 포함한다.래치부(220)는, 앤드게이트(215)의 출력을 입력으로 하고 차동증폭기(120)의 출력을 클럭으로 인가받는 디 플립플롭(221)과, 앤드게이트(215)의 출력을 입력으로 하고 상기 차동증폭기(120)의 출력을 클럭으로 인가받는 디 플립플롭(222)을 포함한다.
타이밍 검출부(300)는, 정 데이터(D+)의 전압레벨이 USB 규격에 따른 범위에 있을 때의 상승 및 하강 시간을 검출하는 정 데이터(D+) 타이밍 검출부(310)와, 부 데이터(D-)의 전압레벨이 USB 규격에 따른 범위에 있을 때의 상승 및 하강 시간을 검출하는 부 데이터(D-) 타이밍 검출부(320)를 포함하며, 정 데이터(D+) 타이밍 검출부(310)는, 정 데이터(D+)의 전압레벨이 최대 전압레벨 대비 10%일때 활성화되는 버퍼(312)와, 정 데이터(D+)의 전압레벨이 최대 전압레벨 대비 90%일때 활성화되는 버퍼(311)와, 버퍼(312)와 버퍼(311)의 출력을 입력으로 하여 익스클루시브 오아링 논리 연산을 수행하는 익스클루시브 오아 게이트(313)와, 클럭 입력단자에 상기 익스클루시브 오아 게이트(313)의 출력을 입력받고 외부클럭(FCLK)을 클럭단자에 반전하여 입력받는 카운터(314)와, 데이터 입력단자에 카운터(314)의 출력을 입력받고 클럭 입력단자에 익스클루시브 오아 게이트(313)의 출력을 입력받아 'TRFP'를 출력하는 비교기(315)를 포함한다.
부 데이터(D-) 타이밍 검출부(320)는, 부 데이터(D-)의 전압레벨이 최대 전압레벨 대비 10%일때 활성화되는 버퍼(322)와, 부 데이터(D-)의 전압레벨이 최대 전압레벨 대비 90%일때 활성화되는 버퍼(321)와, 버퍼(322)와 버퍼(321)의 출력을 입력으로 하여 익스클루시브 오아링 논리 연산을 수행하는 익스클루시브 오아 게이트(323)와, 클럭 입력단자에 익스클루시브 오아 게이트(323)의 출력을 입력받고 외부클럭(FCLK)을 데이터 입력단자에 입력받는 카운터(324)와. 데이터 입력단자에 카운터(324)의 출력을 입력받고 클럭 입력단자에 익스클루시브 오아 게이트(323)의 출력을 입력받아 'TRFM'을 출력하는 비교기(325)를 포함한다.도 6은 도 5에 도시된 USB 테스트 장치의 크로스 오버 전압 검출부의 입출력 파형을 도시하며, 도 7은 도 5에 도시된 USB 테스트 장치의 타이밍 검출부의 입출력 파형을 도시한다.이하, 도 5 내지 도 7을 참조하여 본 발명의 USB 테스트 장치의 동작을 상세히 설명한다.
삭제
여기서, USB 트랜시버(100)는 종래와 동일한 것이므로 그 구체적인 동작 설명은 생략한다.
도시된 USB 테스트 장치에 의하여 크로스 오버 전압을 찾아내는 과정을 살펴보면 다음과 같다.
잘 알려진 바와 같이 USB의 정 데이터(D+)와 부 데이터(D-)의 크로스 오버 전압은 1.3V ∼ 2V 범위에 있어야 하므로, 도 6에 도시된 바와 같이 정 데이터(D+)와 부 데이터(D-)에 의하여 크로스 오버가 발생하는 곳은 'B'와 'D'구간이다.
정 데이터(D+)의 전위가 'P'지점에 도달하면, 버퍼(212)는 활성화 되어 하이 레벨을 출력하고 인버터(211)의 출력은 로우 레벨의 상태가 된다. 여기서, 버퍼(212)의 문턱전압은 1.3V이고 인버터(211)의 문턱전압은 2V로 설정하여 둔다.
삭제
이어서, 부 데이터(D-)가 'Q'지점에 도달하면 이때의 전압레벨이 2V이므로 인버터(213)는 하이 레벨을 출력하고 버퍼(214)는 하이 레벨의 상태를 유지한다.
여기서, 인버터(213)의 문턱전압은 2V로 설정하고 버퍼(214)의 문턱전압은 1.3V로 설정하여 버퍼(214)의 출력전압이 'E'구간에서 'B'구간까지 하이 레벨이 유지되도록 한다.
이어서, 정 데이터(D+)가 'R'지점에 도달하면 인버터(211)는 2V의 전위를 인가받아 하이 레벨로 인식하여 로우 레벨을 출력하고 상기 부 데이터(D-)가 'S'점에 도달하면 인버터(213)또한 로우 레벨을 출력하게 되므로 'B'구간에서는 앤드 게이트(215)에 입력되는 전압레벨이 모두 하이 레벨이 되어 앤드 게이트(215)에서 하이 레벨을 출력하게 된다.
한편, USB 트랜시버(100)의 차동증폭기(120)에서는 도 6의 'F' 구간에서 정 데이터(D+)와 부 데이터(D-)의 전위차로 인하여 하이 레벨이 출력되어 디 플립플롭(221)을 활성화시키게 되므로 상기 디 플립플롭(221)은 앤드 게이트(215)에서 출력된 하이 레벨의 전위를 출력하게 된다.
디 플립플롭(221)의 출력신호(VCRS1)는 'B'구간에서의 크로스 오버가 정상적으로 발생하였는지를 확인하는 신호가 되며, 디 플립플롭(222)의 출력신호(VCRS2)는 'D'구간에서의 크로스 오버가 정상적으로 발생하였는지를 판단하는 신호가 된다.
또한, 정 데이터(D+)와 부 데이터(D-)가 크로스 오버되는 지점이 변하여도 논리 조합회로로 구성되는 크로스 오버 전압 검출부(200)는 별도의 시간 샘플링 과정을 통하여 크로스 오버가 일어나는 지점을 찾지 않아도 되며, USB 트랜시버에서 입출력되는 정 데이터(D+)와 부 데이터(D-)만 크로스 오버 전압 검출부(200)에 인가하여 주면 되므로 크로스 오버 전압을 검출하기가 매우 쉬워지고 빨라지게 된다.
이어서, 'C'구간에서는 정 데이터(D+)가 항상 하이 레벨을 유지하고 부 데이터(D-)는 로우 레벨의 상태를 유지하므로 앤드 게이트(215)의 출력은 항상 로우 레벨이고, 이로 인해 디 플립플롭(221)의 출력값은 변하지 않는다.
'D'구간에서는, 정 데이터(D+)가 하강하는 구간으로 버퍼(212)는 문턱전압이 1.3V이므로 하이 레벨을 유지하고 인버터(211)는 'Q''구간을 지나면서 정 데이터(D+)를 로우 레벨로 인식하므로 하이 레벨을 출력하며, 버퍼(214)는 'P''구간에서 하이 레벨을 출력하고 인버터(213)는 하이 레벨을 출력하므로, 'D'구간에서는 앤드 게이트(215)에 입력되는 전압레벨이 모두 하이 레벨이 되어 앤드 게이트(215)는 하이 레벨의 신호를 출력하게 된다.
이때, 'F''구간에서는 차동증폭기(120)에 인가되는 부 데이터(D-)의 전압레벨이 정 데이터(D+)의 전압레벨보다 높으므로, 차동증폭기(120)는 로우 레벨을 출력하므로 디 플립플롭(222)이 활성화 되어 앤드 게이트(215)에서 출력된 하이 레벨의 데이터를 래치하게 된다.
따라서, 'F''구간에서 또 한번의 크로스 오버가 검출되며, 일정 시간동안 크로스 오버를 검출시 문제가 없다면 테스트한 USB 트랜시버의 크로스 오버 전압 특성은 USB 규격에 적합하다고 판정할 수 있다.
상승 시간과 하강 시간을 찾아내는 과정을 살펴보면 다음과 같다.
상승 시간과 하강 시간을 찾아내는 과정을 설명하기에 앞서서, 상승시간은 정 데이터(D+) 또는 부 데이터(D-)의 펄스 파형이 상승하기 시작할때 최대 상승전압의 10%에서 90%까지 도달하는 시간을 말한며, 하강 시간은 90%에서 10%까지 이르는데 소요되는 시간을 말한다.
도 7에 도시된 정 데이터(D+)를 기준으로 설명하면 다음과 같다.
버퍼(312)는 최대전압의 10%정도의 전압레벨이 인가되면 활성화되고, 버퍼(311)는 최대 전압의 90%가 되어야만 활성화 되도록 설계하는 바, 최대전압은 USB 규격에 따른다.
여기서, 상기 크로스 오버 전압, 상승 및 하강 시간에 대한 규정은 USB 규격 버전1.1에 매우 상세히 기술되어 있으므로 보다 구체적인 설명은 생략한다.
정 데이터(D+)는 'G'구간에서 최대전압의 10%의 수준에 있으므로 버퍼(312)는 턴온되어 도 7에 도시된 바와 같이 하이 레벨을 출력하고 버퍼(311)는 비활성화 상태이므로 로우 레벨을 출력한다.
따라서, 익스클루시브 오아 게이트(313)는 하이 레벨을 출력하게 되어 비교기(315)를 리셋 시키고 카운터(314)는 일정한 주파수를 가진 외부클럭(FCLK)을 인가받아 익스클루시브 오아 게이트(313)의 출력이 로우 레벨이 될 때까지 카운트하는데, 외부클럭(FCLK)은 일정한 주파수를 가지므로 클럭의 갯수가 몇개인가에 따라서 클럭 생성에 의한 소요 시간을 계산할 수 있으며, 이를 이용하여 상승 및 하강 시간을 계산할수 있다.
'H'구간에서 정 데이터(D+)가 최대전압의 90%에 도달하게 되면 상기 버퍼(311)이 활성화되어 먼저 활성화 되어있던 버퍼(312)와 더불어 하이 레벨을 출력하게 된다.
따라서, 익스클루시브 오아 게이트(313)은 로우 레벨을 출력하게 되므로, 카운터(314)는 리셋되는데, 이때까지 카운트된 펄스의 개수를 비교기(315)로 전송 후 초기화된다.
비교기(315)는 외부클럭(FCLK)이 한 클럭당 소요되는 시간값을 저장하고 있다가 카운터(314)에서 출력된 펄스의 개수를 세어 시간을 계산하고 비교하여 상승시간 검출신호(TRFP)가 USB 규격에 맞으면 하이 레벨을 출력하고 그렇지 않으면 로우 레벨을 출력한다.
하강 시간은 상승시간을 측정하는 방법과 동일하되, 단지 'I'구간에서 최대전압의 90%인 지점에서 10%인 지점까지의 시간을 계산하면 되며, 정 데이터(D+)의 상승 시간만을 계산하였으나 부 데이터(D-)의 경우도 정 데이터(D+)와 같은 방법으로 상승 및 하강 시간을 계산하여 비교후 하강시간 검출신호(TRFM)를 출력한다.
상승 시간과 하강시간을 검출하는 과정을 더욱 상세히 설명하기 위하여 정 데이터(D+)가 1.5V인 경우를 가정하여 부연 설명하면 다음과 같다.먼저, 최대 상승전압의 90%일때 턴온되는 버퍼(311)와 최대 상승전압의 10%일때 턴온되는 버퍼(312)에 의하여 정 데이터(D+)의 펄스파형이 증가시 버퍼(312)가 먼저 턴온되어 익스클루시브 오아 게이트(313)의 출력은 하이 레벨이 된다.
삭제
한편, 카운터(314)에는 일정한 주파수를 가지는 외부클럭(FCLK)이 입력되어 입력된 외부클럭(FCLK)의 개수를 카운트하는데, 이 때 익스클루시브 오아 게이트(313)의 출력이 로우 레벨이 되면 카운터(314)가 리셋 되어 익스클루시브 오아 게이트(313)의 출력이 로우 레벨이 될 때까지 진행된다.
따라서, 정 데이터(D+)가 최대 상승전압의 10% ∼ 90%범위에 존재할 시 카운터(314)에 의하여 카운트된 펄스의 개수는 익스클루시브 오아 게이트(313)의 출력이 로우 레벨이 될때 비교기(315)에서 시간값으로 환산된다.
마지막으로, 비교기(315)는 카운트된 외부클럭(CLK)의 개수의 시간 환산값이 75ns ∼ 300㎱의 범위인지를 검사하여 시간 환산값이 75ns ∼ 300㎱의 범위를 벗어나면 로우 레벨, 즉 검사 대상인 USB 트랜시버가 불량임을 나타내게 된다.본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
삭제
상기한 바와 같이 본 발명은 USB 트랜시버에 관한 대부분의 테스트를 한번에 진행하여 테스트 하는데 소요되는 시간을 크게 감소시킬 수 있으며, 종래의 샘플링 방법을 사용하지 않으면서도 더욱 정확한 크로스 오버 전압, 상승 시간, 및 하강시간을 측정할 수 있다.
도 1은 일반적인 USB 트랜시버의 블럭 구성도.
도 2는 USB 장치의 파형도.
도 3은 종래의 USB 테스트 장치의 일실시예.
도 4는 USB의 크로스 오버 전압의 범위와 상승 및 하강 시간을 정의한 타이밍도.
도 5는 본 발명에 따른 USB 테스트 장치의 상세 회로도.
도 6은 본 발명에 따른 테스트 장치의 크로스 오버 전압 검출부의 입출력 파형도.
도 7은 타이밍 본 발명의 타이밍 검출부의 입출력 파형도.
* 도면의 주요 부분에 대한 부호의 설명
100 : USB 트랜시버 200 : 크로스 오버 전압 검출부
300 : 타이밍 검출부

Claims (7)

  1. 데이터 버스를 통해 정 데이터와 부 데이터를 출력하거나 입력받으며, 입력 동작시 상기 정 데이터와 부 데이터를 차동 증폭하여 출력하기 위한 차동증폭기를 구비하는 USB 트랜시버;
    상기 정 데이터와 상기 부 데이터의 크로스 오버가 발생하는 시점을 검출하며, 상기 차동증폭기의 출력에 응답하여 이때의 전압을 래치하는 크로스 오버 전압 검출부; 및
    상기 정 데이터와 상기 부 데이터의 전압레벨이 USB 규격에 따른 범위에 있을때 활성화 신호를 생성하여 일정한 주파수를 가진 외부클럭을 카운트함으로서 데이터의 상승 및 하강 시간을 검출하여 판정하는 타이밍 검출부
    를 포함하는 트랜시버 테스트 기능을 갖는 USB 장치.
  2. 제 1 항에 있어서,
    상기 크로스 오버 전압 검출부는,
    상기 정 데이터와 상기 부 데이터를 논리 조합하여 상기 정 데이터와 상기 부 데이터의 전압레벨이 USB 규격에 따른 범위 내에 있을때 하이 레벨의 활성화 신호를 출력하는 전압 검출부와,
    상기 전압 검출부의 출력을 입력받아 상기 차동증폭기의 출력에 응답하여 크로스 오버가 발생한 시점의 크로스 오버전압을 검출 및 저장하는 래치부를 포함하는 것을 특징으로 하는 트랜시버 테스트 기능을 갖는 USB 장치.
  3. 제 1 항에 있어서,
    상기 타이밍 검출부는,
    상기 정 데이터의 전압레벨이 USB 규격에 따른 범위에 있을때의 상승 및 하강 시간을 검출하는 정 데이터 타이밍 검출부와,
    상기 부 데이터의 전압레벨이 USB 규격에 따른 범위에 있을때의 상승 및 하강 시간을 검출하는 부 데이터 타이밍 검출부를 포함하는 것을 특징으로 하는 트랜시버 테스트 기능을 갖는 USB 장치.
  4. 제 2 항에 있어서,
    상기 전압 검출부는,
    정 데이터를 입력받으며, 자신의 문턱전압이 크로스 오버 전압의 상위 한계전압인 제1 인버터;
    상기 부 데이터를 입력받으며, 자신의 문턱전압이 크로스 오버 전압의 상위 한계전압인 제2 인버터;
    상기 정 데이터를 입력받으며, 자신의 문턱전압이 상기 크로스 오버 전압의 하위 한계전압인 제1 버퍼;
    상기 부 데이터를 입력받으며, 자신의 문턱전압이 상기 크로스 오버 전압의 하위 한계전압인 제2 버퍼; 및
    상기 제1 버퍼와 상기 제2 버퍼와 상기 제1 인버터 및 상기 제2 인버터의 출력을 각각 다른 입력으로 하는 앤드게이트
    를 포함하는 것을 특징으로 하는 트랜시버 테스트 기능을 갖는 USB 장치.
  5. 제 4 항에 있어서,
    상기 래치부는,
    상기 앤드게이트의 출력을 입력으로 하고 상기 차동증폭기의 출력을 클럭으로 인가받는 제1 디 플립플롭과,
    상기 앤드게이트의 출력을 입력으로 하고 상기 차동증폭기의 출력을 클럭으로 인가받는 제2 디 플립플롭을 포함하는 것을 특징으로 하는 트랜시버 테스트 기능을 갖는 USB 장치.
  6. 제 3 항에 있어서,
    상기 정 데이터 타이밍 검출부는,
    상기 정 데이터의 전압레벨이 최대 전압레벨 대비 10%일때 활성화되는 제3 버퍼;
    상기 정 데이터의 전압레벨이 최대 전압레벨 대비 90%일때 활성화되는 제4 버퍼;
    상기 제3 버퍼와 상기 제4 버퍼의 출력을 각각 다른 입력으로 하는 제1 익스클루시브 오아 게이트;
    외부클럭 클럭 입력단자로 입력받고, 상기 제1 익스클루시브 오아 게이트의 출력을 데이터 입력단자에 입력받는 제1 카운터; 및
    상기 제1 익스클루시브 오아 게이트의 출력을 클럭 입력단자에 입력받고, 상기 제1 카운터의 출력을 데이터 입력단자에 입력받는 제1 비교기
    를 포함하는 것을 특징으로 하는 트랜시버 테스트 기능을 갖는 USB 장치.
  7. 제 3 항에 있어서,
    상기 부 데이터 타이밍 검출부는,
    상기 부 데이터의 전압레벨이 최대 전압레벨 대비 10%일때 활성화되는 제5 버퍼;
    상기 부 데이터의 전압레벨이 최대 전압레벨 대비 90%일때 활성화되는 제6 버퍼;
    상기 제5 버퍼와 상기 제6 버퍼의 출력을 각각 다른 입력으로 하는 제2 익스클루시브 오아 게이트;
    상기 외부클럭을 클럭 입력단자에 입력받고, 상기 제2 익스클루시브 오아 게이트의 출력을 데이터 입력단자에 입력받는 제2 카운터; 및
    상기 제2 익스클루시브 오아 게이트의 출력을 클럭 입력단자에 입력받고, 상기 제2 카운터의 출력을 데이터 입력단자에 입력받는 제2 비교기
    를 포함하는 것을 특징으로 하는 트랜시버 테스트 기능을 갖는 USB 장치.
KR10-2001-0039158A 2001-06-30 2001-06-30 트랜시버 테스트 기능을 갖는 유에스비 장치 KR100473387B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0039158A KR100473387B1 (ko) 2001-06-30 2001-06-30 트랜시버 테스트 기능을 갖는 유에스비 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0039158A KR100473387B1 (ko) 2001-06-30 2001-06-30 트랜시버 테스트 기능을 갖는 유에스비 장치

Publications (2)

Publication Number Publication Date
KR20030003419A KR20030003419A (ko) 2003-01-10
KR100473387B1 true KR100473387B1 (ko) 2005-03-08

Family

ID=27712965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0039158A KR100473387B1 (ko) 2001-06-30 2001-06-30 트랜시버 테스트 기능을 갖는 유에스비 장치

Country Status (1)

Country Link
KR (1) KR100473387B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431526B1 (ko) * 2002-04-02 2004-05-13 주식회사 하이닉스반도체 크로스오버 전압 자동 조정 ｕｓｂ 송수신기
CN117079699A (zh) * 2023-07-20 2023-11-17 重庆蓝鲸智联科技有限公司 一种识别u盘设备的测试装置及测试方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990066345A (ko) * 1998-01-24 1999-08-16 윤종용 유에스비 리셋 신호 검출 회로
JP2000215115A (ja) * 1999-01-19 2000-08-04 Sun Microsyst Inc ユニバ―サル・シリアル・バス検査システム
JP2000285036A (ja) * 1999-03-30 2000-10-13 Fujitsu Ltd インタフェース試験装置
JP2000349785A (ja) * 1999-06-09 2000-12-15 Yokogawa Electric Corp シリアルバス・テスタ
JP2001086197A (ja) * 1999-08-23 2001-03-30 Isei Denshi Kofun Yugenkoshi 差分信号の交差電圧をテストするための装置及びその方法
JP2001177391A (ja) * 1999-12-20 2001-06-29 Nec Corp 差動出力バッファ、差動入力バッファ、半導体集積回路、トランシーバ回路、バス、情報処理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990066345A (ko) * 1998-01-24 1999-08-16 윤종용 유에스비 리셋 신호 검출 회로
JP2000215115A (ja) * 1999-01-19 2000-08-04 Sun Microsyst Inc ユニバ―サル・シリアル・バス検査システム
JP2000285036A (ja) * 1999-03-30 2000-10-13 Fujitsu Ltd インタフェース試験装置
JP2000349785A (ja) * 1999-06-09 2000-12-15 Yokogawa Electric Corp シリアルバス・テスタ
JP2001086197A (ja) * 1999-08-23 2001-03-30 Isei Denshi Kofun Yugenkoshi 差分信号の交差電圧をテストするための装置及びその方法
JP2001177391A (ja) * 1999-12-20 2001-06-29 Nec Corp 差動出力バッファ、差動入力バッファ、半導体集積回路、トランシーバ回路、バス、情報処理装置

Also Published As

Publication number Publication date
KR20030003419A (ko) 2003-01-10

Similar Documents

Publication Publication Date Title
US10277213B1 (en) Glitch detection in input/output bus
KR101031498B1 (ko) 정전 용량 변화 감지 방법, 장치 및 그 방법을 실행하는 프로그램이 기록된 기록매체, 및 그 방법을 사용한 터치 감지 방법, 장치 및 그 방법을 실행하는 프로그램이 기록된 기록매체
US7837110B1 (en) Magnetic stripe reader having digital peak detector
US6695475B2 (en) Temperature sensing circuit and method
EP1687726B1 (en) Method and apparatus for receiver detection on a pci-express bus
US7551098B1 (en) Point of sale terminal having pulsed current tamper control sensing
US20070047687A1 (en) Phase detector and related phase detecting method thereof
JP3488153B2 (ja) クロックデューティ検査回路およびクロックデューティ検査が可能なマイクロコンピュータ
US9568889B1 (en) Time to digital converter with high resolution
KR100473387B1 (ko) 트랜시버 테스트 기능을 갖는 유에스비 장치
US8171193B2 (en) Master communication circuit, slave communication circuit, and data communicating method
EP1962199A2 (en) A communication apparatus
US7298130B2 (en) Signal detector
JPH0342810B2 (ko)
JP4641643B2 (ja) 遅延回路
JP2000252800A (ja) 差動信号用比較器および差動信号比較方法
TWI583979B (zh) 檢測裝置、檢測方法及包含其之電子設備
KR101031500B1 (ko) 정전 용량 변화 감지 방법, 장치 및 그 방법을 실행하는 프로그램이 기록된 기록매체, 및 그 방법을 사용한 터치 감지 방법, 장치 및 그 방법을 실행하는 프로그램이 기록된 기록매체
KR100234197B1 (ko) 레이저거리 측정기의 검출신호 입력회로
US11012056B2 (en) Ring oscillator and time measuring circuit
US5422896A (en) Timing check circuit for a functional macro
US20030187599A1 (en) Circuit for measuring rising or falling time of high-speed data and method thereof
JP2745759B2 (ja) 物品識別システムのリードライトヘッド
KR100215838B1 (ko) 테스트 모드 회로
KR100486938B1 (ko) 콤비형 집적회로 카드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee