JP4819684B2

JP4819684B2 - 差動コンパレータ回路、テストヘッド、及び試験装置

Info

Publication number: JP4819684B2
Application number: JP2006531634A
Authority: JP
Inventors: 利明淡路; 隆関野
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2004-08-16
Filing date: 2005-08-08
Publication date: 2011-11-24
Anticipated expiration: 2025-08-08
Also published as: US20060033509A1; US7123025B2; DE112005001957T5; WO2006019007A1; JPWO2006019007A1

Description

本発明は、差動コンパレータ回路、テストヘッド、及び試験装置に関する。特に本発明は、差動信号を出力する被試験デバイスを試験する試験装置に搭載される差動コンパレータ回路に関する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
特願２００４−２３６８０８出願日平成１６年８月１６日

図１は、従来技術に係る試験装置１０の構成を示す。試験装置１０は、引算回路１４、Ｈ側比較回路１６、及びＬ側比較回路１８を備える。引算回路１４は、被試験デバイス（以下、「ＤＵＴ」という。）１２から出力された差動信号を増幅率αで増幅し、差分を取って出力する。そして、Ｈ側比較回路１６は、引算回路１４から出力された信号をＨ側閾値（ＶｒｅｆＨ）と比較して比較結果を出力する。また、Ｌ側比較回路１８は、引算回路１４から出力された信号をＬ側閾値（ＶｒｅｆＬ）と比較して比較結果を出力する。このように、試験装置１０は、引算回路１４を設けることにより、ＤＵＴ１２が出力する差動信号のクロスポイントを測定する。このような引算回路１４において、増幅率αが一定である場合には、ＤＵＴ１２が出力する差動信号のクロスポイントを測定することができる。

図２は、従来技術に係る引算回路１４が有する増幅回路の構成の第１の例を示す。図２に示した増幅回路において、利得Ｇが非常に大きい場合、増幅率αは、α＝−Ｒ_ＯＵＴ／Ｒ_ＩＮとなり、利得Ｇの非線形性を無視することができる。しかしながら、このような増幅回路では、利得を大きくして、高速化を実現することが困難である。

図３は、従来技術に係る引算回路１４が有する増幅回路の構成の第２の例を示す。図３に示した増幅回路では、高速化を実現することはできるが、利得が小さい。そのため、利得の非線形性が大きくなってしまい、増幅率を一定に維持することができない。

そこで本発明は、上記の課題を解決することができる試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

本発明の第１の形態によると、非反転信号及び反転信号を含む差動信号を出力する被試験デバイスを試験する試験装置に搭載される差動コンパレータ回路であって、記非反転信号と反転信号との差分を示す差分信号を算出して出力する差動信号引算回路と、被試験デバイスのグランド電位に基づいて生成された第１比較電圧と被試験デバイスのグランド電位に基づいて生成された基準電圧との差分を示す第１閾値電圧を算出して出力する第１閾値引算回路と、差分信号と第１閾値電圧とを比較して比較結果を出力する第１比較回路とを備える。

差動信号引算回路は、非反転信号と反転信号との差分を所定の増幅率で増幅して差分信号を出力し、第１閾値引算回路は、第１比較電圧と基準電圧との差分を、差動信号引算回路と同一の所定の増幅率で増幅して第１閾値電圧を出力してもよい。

被試験デバイスのグランド電位に基づいて生成された第２比較電圧と被試験デバイスのグランド電位に基づいて生成された基準電圧との差分を示す第２閾値電圧を算出して出力する第２閾値引算回路と、差分信号と第２閾値電圧とを比較して、比較結果を出力する第２比較回路とをさらに備え、第１比較回路は、差分信号が第１閾値電圧より大きいことを検出して出力し、第２比較回路は、差分信号が第２閾値電圧より小さいことを検出して出力してもよい。

第１比較回路は、反転信号が非反転信号より大きいことを検出して出力し、第２比較回路は、反転信号が非反転信号より小さいことを検出して出力してもよい。

差動信号引算回路は、非反転信号と反転信号との差分を所定の増幅率で増幅して差分信号を出力し、第２閾値引算回路は、第２比較電圧と基準電圧との差分を、差動信号引算回路と同一の所定の増幅率で増幅して第２閾値電圧を出力してもよい。

本発明の第２の形態によると、非反転信号及び反転信号を含む差動信号を出力する被試験デバイスを試験する試験装置のテストヘッドであって、差動信号を測定するテストモジュールを備え、テストモジュールは、非反転信号と反転信号との差分を示す差分信号を算出して出力する差動信号引算回路と、被試験デバイスのグランド電位に基づいて生成された第１比較電圧と被試験デバイスのグランド電位に基づいて生成された基準電圧との差分を示す第１閾値電圧を算出して出力する第１閾値引算回路と、差分信号と第１閾値電圧とを比較して比較結果を出力する第１比較回路とを有する。

本発明の第３の形態によると、非反転信号及び反転信号を含む差動信号を出力する被試験デバイスを試験する試験装置であって、差動信号を測定するテストモジュールを備え、テストモジュールは、非反転信号と反転信号との差分を示す差分信号を算出して出力する差動信号引算回路と、被試験デバイスのグランド電位に基づいて生成された第１比較電圧と被試験デバイスのグランド電位に基づいて生成された基準電圧との差分を示す第１閾値電圧を算出して出力する第１閾値引算回路と、差分信号と第１閾値電圧とを比較して比較結果を出力する第１比較回路とを有する。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。

本発明によれば、差動信号を正確に測定できる差動コンパレータ回路を提供できる。

従来技術に係る試験装置１０の構成を示す図である。引算回路１４が有する増幅回路の構成の第１の例を示す図である。引算回路１４が有する増幅回路の構成の第２の例を示す図である。本発明の一実施形態に係る試験装置１００の構成の一例を示す図である。差動コンパレータ回路１１８の変形例を示す図である。

符号の説明

１００試験装置
１０１ＤＵＴ
１０２パフォーマンスボード
１０４テストヘッド
１０６テストモジュール
１０８第１閾値引算回路
１１０差動信号引算回路
１１２第２閾値引算回路
１１４Ｈ側比較回路
１１６Ｌ側比較回路
１１８差動コンパレータ回路
１２０ＤＡコンバータ
１２２ＤＡコンバータ
１２４ＤＡコンバータ
１２６ＤＡコンバータ
２００第１差動信号増幅部
２０１第１閾値増幅部
２０２第２閾値増幅部
２０４Ｈ側比較回路
２０６Ｌ側比較回路
２０８抵抗
２１０抵抗
２１２トランジスタ
２１４抵抗
２１６トランジスタ
２１８抵抗
２２０電流源
２２２トランジスタ
２２４抵抗
２２６トランジスタ
２２８抵抗
２３０電流源
２３２トランジスタ
２３４抵抗
２３６トランジスタ
２３８抵抗
２４０電流源
２４８抵抗
２５０抵抗
２５２トランジスタ
２５４抵抗
２５６トランジスタ
２５８抵抗
２６０電流源
２７０第２差動信号増幅部

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲に係る発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図４は、本発明の一実施形態に係る試験装置１００の構成の一例である。試験装置１００は、ＤＵＴ１０１が載置されるパフォーマンスボード（ＰＢ）１０２と、複数のテストモジュール１０６を内蔵するテストヘッド１０４とを備える。テストヘッド１０４に搭載される複数のテストモジュール１０６には、アナログ試験用のテストモジュール、デジタル試験用のテストモジュール等があるが、本実施形態においては、非反転信号及び反転信号を含む差動信号を出力するＤＵＴ１０１を試験するためのテストモジュール１０６の構成及び動作について説明する。

テストモジュール１０６は、第１閾値引算回路１０８、差動信号引算回路１１０、第２閾値引算回路１１２、Ｈ側比較回路１１４、Ｌ側比較回路１１６を含む差動コンパレータ回路１１８、並びにＤＡコンバータ１２０、１２２、１２４、及び１２６を有する。第１閾値引算回路１０８、差動信号引算回路１１０、及び第２閾値引算回路１１２は、同一の利得を有するオペアンプを用いた引算回路であり、同一の増幅率αにより入力される信号を増幅する。

差動信号引算回路１１０は、ＤＵＴ１０１から出力された非反転信号を正入力端子から入力し、ＤＵＴ１０１から出力された反転信号を負入力端子から入力する。そして、差動信号引算回路１１０は、非反転信号と反転信号との差分を所定の増幅率αで増幅することにより、非反転信号と反転信号との差分を示す差分信号を算出して出力し、Ｈ側比較回路１１４及びＬ側比較回路１１６に供給する。

ＤＡコンバータ１２０は、パフォーマンスボード（ＰＢ）１０２から供給されたＤＵＴ１０１のグランド電位を基準として、第１比較電圧データ（Ｄ_Ｈ）から第１比較電圧（ＶｒｅｆＨ）を生成して第１閾値引算回路１０８に供給する。また、ＤＡコンバータ１２２は、パフォーマンスボード（ＰＢ）１０２から供給されたＤＵＴ１０１のグランド電位を基準として、基準電圧データ（Ｄ_Ｒ）から基準電圧（Ｖｒｅｆ）を生成して第１閾値引算回路１０８に供給する。また、ＤＡコンバータ１２４は、パフォーマンスボード（ＰＢ）１０２から供給されたＤＵＴ１０１のグランド電位を基準として、第２比較電圧データ（Ｄ_Ｌ）から第２比較電圧（ＶｒｅｆＬ）を生成して第２閾値引算回路１１２に供給する。また、ＤＡコンバータ１２６は、パフォーマンスボード（ＰＢ）１０２から供給されたＤＵＴ１０１のグランド電位を基準として、基準電圧データ（Ｄ_Ｒ）から基準電圧（Ｖｒｅｆ）を生成して第２閾値引算回路１１２に供給する。

なお、差動コンパレータ回路１１８は、ＤＡコンバータ１２２及び１２６を有さなくてもよい。この場合、パフォーマンスボード（ＰＢ）１０２から供給されたＤＵＴ１０１のグランド電位が、基準電圧（Ｖｒｅｆ）として第１閾値引算回路１０８及び第２閾値引算回路１１２に供給されてもよい。

第１閾値引算回路１０８は、ＤＵＴ１０１のグランド電位に基づいてＤＡコンバータ１２０によって生成された第１比較電圧（ＶｒｅｆＨ）を正入力端子から入力し、ＤＵＴ１０１のグランド電位に基づいてＤＡコンバータ１２２によって生成された基準電圧（Ｖｒｅｆ）を負入力端子から入力する。そして、第１閾値引算回路１０８は、第１比較電圧（ＶｒｅｆＨ）と基準電圧（Ｖｒｅｆ）との差分を、差動信号引算回路１１０と同一の所定の増幅率αで増幅することにより、第１比較電圧（ＶｒｅｆＨ）と基準電圧（Ｖｒｅｆ）との差分示す第１閾値電圧を算出して出力し、Ｈ側比較回路１１４に供給する。

第２閾値引算回路１１２は、ＤＵＴ１０１のグランド電位に基づいてＤＡコンバータ１２４によって生成された第２比較電圧（ＶｒｅｆＬ）を正入力端子から入力し、ＤＵＴ１０１のグランド電位に基づいてＤＡコンバータ１２６によって生成された基準電圧（Ｖｒｅｆ）を負入力端子から入力する。そして、第２閾値引算回路１１２は、第２比較電圧（ＶｒｅｆＬ）と基準電圧（Ｖｒｅｆ）との差分を、差動信号引算回路１１０と同一の所定の増幅率αで増幅することにより、第２比較電圧（ＶｒｅｆＬ）と基準電圧（Ｖｒｅｆ）との差分示す第２閾値電圧を算出して出力し、Ｌ側比較回路１１６に供給する。

第１比較電圧（ＶｒｅｆＨ）、第２比較電圧（ＶｒｅｆＬ）、及び基準電圧（Ｖｒｅｆ）は、ＤＵＴ１０１のグランド電位に接続されたＤＡ変換回路によって生成され、第１閾値引算回路１０８及び第２閾値引算回路１１２に供給される。

Ｈ側比較回路１１４は、差動信号引算回路１１０から供給された差分信号、及び第１閾値引算回路１０８から供給された第１閾値電圧を入力する。そして、Ｈ側比較回路１１４は、差分信号と第１閾値電圧とを比較し、差分信号が第１閾値電圧より大きいことを検出して比較結果として出力する。即ち、Ｈ側比較回路１１４は、ＤＵＴ１０１が出力する差動信号が含む反転信号が非反転信号より大きいことを検出して出力する。

Ｌ側比較回路１１６は、差動信号引算回路１１０から供給された差分信号、及び第２閾値引算回路１１２から供給された第２閾値電圧を入力する。そして、Ｌ側比較回路１１６は、差分信号と第２閾値電圧とを比較し、差分信号が第２閾値電圧より小さいことを検出して比較結果として出力する。即ち、Ｌ側比較回路１１６は、ＤＵＴ１０１が出力する差動信号が含む反転信号が非反転信号より小さいことを検出して出力する。

以上のように、差動信号引算回路１１０と同一の利得を有する第１閾値引算回路１０８及び第２閾値引算回路１１２を設けることによって、差動信号引算回路１１０の利得の非線形性による測定誤差を低減させることができ、正確に差動信号のクロスポイントを測定することができる。そのため、差動コンパレータ回路１１８が搭載された試験装置１００によれば、差動信号を出力するＤＵＴ１０１を精度よく試験することができる。

また、差動信号引算回路１１０に入力される差動信号、第１閾値引算回路１０８に入力される第１比較電圧（ＶｒｅｆＨ）及び基準電圧（Ｖｒｅｆ）、並びに第２閾値引算回路１１２に入力される第２比較電圧（ＶｒｅｆＬ）及び基準電圧（Ｖｒｅｆ）のすべてに対して、ＤＵＴ１０１のグランド電位からのコモンノイズが重畳されるので、差動信号引算回路１１０、第１閾値引算回路１０８、及び第２閾値引算回路１１２によってコモンノイズが打ち消され、Ｈ側比較回路１１４及びＬ側比較回路１１６において正確な比較結果を出力することができる。そのため、差動コンパレータ回路１１８が搭載された試験装置１００によれば、差動信号を出力するＤＵＴ１０１を精度よく試験することができる。

図５は、本実施形態に係る差動コンパレータ回路１１８の構成の変形例を示す。本例に係る差動コンパレータ回路１１８は、第１差動信号増幅部２００、第２差動信号増幅部２７０、第１閾値増幅部２０１、第２閾値増幅部２０２、Ｈ側比較回路２０４、Ｌ側比較回路２０６、抵抗２０８、抵抗２１０、抵抗２４８、及び抵抗２５０を有する。第１差動信号増幅部２００は、トランジスタ２１２、抵抗２１４、トランジスタ２１６、抵抗２１８、及び電流源２２０を含む。第２差動信号増幅部２７０は、トランジスタ２５２、抵抗２５４、トランジスタ２５６、抵抗２５８、及び電流源２６０を含む。第１閾値増幅部２０１は、トランジスタ２２２、抵抗２２４、トランジスタ２２６、抵抗２２８、及び電流源２３０を含む。第２閾値増幅部２０２は、トランジスタ２３２、抵抗２３４、トランジスタ２３６、抵抗２３８、及び電流源２４０を含む。

第１差動信号増幅部２００並びに抵抗２０８及び２１０により差動増幅回路が構成され、第２差動信号増幅部２７０並びに抵抗２４８及び２５０により差動増幅回路が構成され、第１閾値増幅部２０１並びに抵抗２０８及び２１０により差動増幅回路が構成され、第２閾値増幅部２０２並びに抵抗２０８及び２１０により差動増幅回路が構成される。なお、第１差動信号増幅部２００、第２差動信号増幅部２７０、第１閾値増幅部２０１、及び第２閾値増幅部２０２は、同一の構成であり、それぞれが含むトランジスタ、抵抗、及び電流源は、同一の特性を有する。即ち、第１差動信号増幅部２００、第２差動信号増幅部２７０、第１閾値増幅部２０１、及び第２閾値増幅部２０２は、同一の増幅率で入力される信号を増幅して出力する。

第１差動信号増幅部２００において、ＤＵＴ１０１から出力された差動信号が含む非反転信号がトランジスタ２１２に印加され、ＤＵＴ１０１から出力された差動信号が含む反転信号がトランジスタ２１６に印加される。そして、第１差動信号増幅部２００は、非反転信号及び反転信号を増幅し、増幅した非反転信号をＬ側比較回路２０６の正入力端子に入力し、増幅した反転信号をＬ側比較回路２０６の負入力端子に入力する。

第２差動信号増幅部２７０において、ＤＵＴ１０１から出力された差動信号が含む非反転信号がトランジスタ２５２に印加され、ＤＵＴ１０１から出力された差動信号が含む反転信号がトランジスタ２５６に印加される。そして、第２差動信号増幅部２７０は、非反転信号及び反転信号を増幅し、増幅した非反転信号をＨ側比較回路２０４の正入力端子に入力し、増幅した反転信号をＨ側比較回路２０４の負入力端子に入力する。

第１閾値増幅部２０１において、ＤＵＴ１０１のグランド電位に基づいて生成された基準電圧（Ｖｒｅｆ）がトランジスタ２２２に印加され、ＤＵＴ１０１のグランド電位に基づいて生成された第１比較電圧（ＶｒｅｆＨ）がトランジスタ２１６に印加される。そして、第１閾値増幅部２０１は、基準電圧（Ｖｒｅｆ）及び第１比較電圧（ＶｒｅｆＨ）を増幅し、増幅した基準電圧（Ｖｒｅｆ）をＨ側比較回路２０４の正入力端子に入力し、増幅した第１比較電圧（ＶｒｅｆＨ）をＨ側比較回路２０４の負入力端子に入力する。

第２閾値増幅部２０２において、ＤＵＴ１０１のグランド電位に基づいて生成された基準電圧（Ｖｒｅｆ）がトランジスタ２３２に印加され、ＤＵＴ１０１のグランド電位に基づいて生成された第２比較電圧（ＶｒｅｆＬ）がトランジスタ２３６に印加される。そして、第２閾値増幅部２０２は、基準電圧（Ｖｒｅｆ）及び第２比較電圧（ＶｒｅｆＬ）を増幅し、増幅した基準電圧（Ｖｒｅｆ）をＬ側比較回路２０６の正入力端子に入力し、増幅した第２比較電圧（ＶｒｅｆＬ）をＬ側比較回路２０６の負入力端子に入力する。

Ｈ側比較回路２０４は、正入力端子の電位と負入力端子の電位とを比較して、比較結果を出力する。即ち、Ｈ側比較回路２０４は、第２差動信号増幅部２７０から入力された非反転信号の電圧と第１閾値増幅部２０１から入力された基準電圧（Ｖｒｅｆ）との和が、第２差動信号増幅部２７０から入力された反転信号の電圧と第１閾値増幅部２０１から入力された第１比較電圧（ＶｒｅｆＨ）との和より大きいことを検出して比較結果として出力する。

Ｌ側比較回路２０６は、正入力端子の電位と負入力端子の電位とを比較して、比較結果を出力する。即ち、Ｌ側比較回路２０６は、第１差動信号増幅部２００から入力された非反転信号の電圧と第２閾値増幅部２０２から入力された基準電圧（Ｖｒｅｆ）との和が、第１差動信号増幅部２００から入力された反転信号の電圧と第２閾値増幅部２０２から入力された第２比較電圧（ＶｒｅｆＬ）との和より小さいことを検出して比較結果として出力する。

以上のように、第１差動信号増幅部２００、第２差動信号増幅部２７０、第１閾値増幅部２０１、及び第２閾値増幅部２０２を差動増幅回路で構成することによって、差動コンパレータ回路１１８の動作を高速化することができる。また、第１差動信号増幅部２００、第２差動信号増幅部２７０、第１閾値増幅部２０１、及び第２閾値増幅部２０２を同一の利得を有する差動増幅回路で構成することによって、第１差動信号増幅部２００及び第２差動信号増幅部２７０の利得の非線形性による測定誤差を低減させることができ、正確に差動信号のクロスポイントを測定することができる。そのため、差動コンパレータ回路１１８が搭載された試験装置１００によれば、差動信号を出力するＤＵＴ１０１を精度よく試験することができる。

以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

上記説明から明らかなように、本発明によれば、差動信号を正確に測定できる差動コンパレータ回路を提供できる。

Claims

非反転信号及び反転信号を含む差動信号を出力する被試験デバイスを試験する試験装置に搭載される差動コンパレータ回路であって、
前記非反転信号と前記反転信号との差分を示す差分信号を算出して出力する差動信号引算回路と、
前記被試験デバイスのグランド電位に基づいて生成された第１比較電圧と前記被試験デバイスのグランド電位に基づいて生成された基準電圧との差分を示す第１閾値電圧を算出して出力する第１閾値引算回路と、
前記被試験デバイスのグランド電位に基づいて生成された第２比較電圧と前記被試験デバイスのグランド電位に基づいて生成された基準電圧との差分を示す第２閾値電圧を算出して出力する第２閾値引算回路と、
前記差分信号と前記第１閾値電圧とを比較して比較結果を出力する第１比較回路と、
前記差分信号と前記第２閾値電圧とを比較して比較結果を出力する第２比較回路と
を備える差動コンパレータ回路。
前記差動信号引算回路は、前記非反転信号と前記反転信号との差分を所定の増幅率で増幅して前記差分信号を出力し、
前記第１閾値引算回路は、前記第１比較電圧と前記基準電圧との差分を、前記差動信号引算回路と同一の前記所定の増幅率で増幅して前記第１閾値電圧を出力する
請求項１に記載の差動コンパレータ回路。
前記第１比較回路は、前記差分信号が前記第１閾値電圧より大きいことを検出して出力し、
前記第２比較回路は、前記差分信号が前記第２閾値電圧より小さいことを検出して出力する
請求項１または２に記載の差動コンパレータ回路。
前記第１比較回路は、前記反転信号が前記非反転信号より大きいことを検出して出力し、
前記第２比較回路は、前記反転信号が前記非反転信号より小さいことを検出して出力する
請求項３に記載の差動コンパレータ回路。
前記第２閾値引算回路は、前記第２比較電圧と前記基準電圧との差分を、前記差動信号引算回路が前記非反転信号と前記反転信号との差分を増幅する所定の増幅率と同一の増幅率で増幅して前記第２閾値電圧を出力する
請求項１から４のいずれか一項に記載の差動コンパレータ回路。
非反転信号及び反転信号を含む差動信号を出力する被試験デバイスを試験する試験装置のテストヘッドであって、
前記差動信号を測定するテストモジュール
を備え、
前記テストモジュールは、
請求項１から５のいずれか一項に記載の差動コンパレータ回路
を有するテストヘッド。
非反転信号及び反転信号を含む差動信号を出力する被試験デバイスを試験する試験装置であって、
前記差動信号を測定するテストモジュール
を備え、
前記テストモジュールは、
請求項１から５のいずれか一項に記載の差動コンパレータ回路
を有する試験装置。