JP2008005104A - シングル差動変換回路 - Google Patents
シングル差動変換回路 Download PDFInfo
- Publication number
- JP2008005104A JP2008005104A JP2006171194A JP2006171194A JP2008005104A JP 2008005104 A JP2008005104 A JP 2008005104A JP 2006171194 A JP2006171194 A JP 2006171194A JP 2006171194 A JP2006171194 A JP 2006171194A JP 2008005104 A JP2008005104 A JP 2008005104A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- input terminal
- reference voltage
- inverting input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
【課題】シングル入力によるコモンモードノイズの影響を低減し、差動入力タイプの機器の使用を実現する。
【解決手段】シングル入力信号を入力とする外部入力端子と、シングル入力信号を反転入力端子への入力とする第1の演算増幅器と、第1の演算増幅器の出力端子と反転入力端子間に設けられた第1の帰還回路と、第1の基準電圧源から出力される第1の基準電圧信号を分圧して第1の演算増幅器の非反転入力端子に出力する第1の分圧回路と、第1の演算増幅器の出力信号を反転入力端子への入力とする第2の演算増幅器と、第2の演算増幅器の出力端子と反転入力端子間に設けられた第2の帰還回路と、第2の基準電圧源から出力される第2の基準電圧信号を分圧して第2の演算増幅器の非反転入力端子に出力する第2の分圧回路と、第1の演算増幅器の出力端子と接続された第1の外部出力端子と第2の演算増幅器の出力端子と接続された第2の外部出力端子とを具備する。
【選択図】図1
【解決手段】シングル入力信号を入力とする外部入力端子と、シングル入力信号を反転入力端子への入力とする第1の演算増幅器と、第1の演算増幅器の出力端子と反転入力端子間に設けられた第1の帰還回路と、第1の基準電圧源から出力される第1の基準電圧信号を分圧して第1の演算増幅器の非反転入力端子に出力する第1の分圧回路と、第1の演算増幅器の出力信号を反転入力端子への入力とする第2の演算増幅器と、第2の演算増幅器の出力端子と反転入力端子間に設けられた第2の帰還回路と、第2の基準電圧源から出力される第2の基準電圧信号を分圧して第2の演算増幅器の非反転入力端子に出力する第2の分圧回路と、第1の演算増幅器の出力端子と接続された第1の外部出力端子と第2の演算増幅器の出力端子と接続された第2の外部出力端子とを具備する。
【選択図】図1
Description
本発明は、シングル入力信号を差動入力信号に変換するシングル差動変換回路に関する。
周知のように、半導体集積回路試験装置(いわゆるICテスタ)は、被試験対象デバイスとしての半導体集積回路(以下DUTと称す)に試験パターンを印加して得られる信号と予め定められている期待値とが一致している(パス)か否か(フェイル)を判定することにより、DUTの良品又は不良品を試験するものである。このような半導体集積回路試験装置の中には、DUTに対してアナログ信号の試験パターンを入力し、その結果DUTから出力されるアナログ信号をデジタル信号に変換した後、当該デジタル信号により良否判定を行なうものがある。
図3は、従来の半導体集積回路試験装置において、DUTから出力されるアナログ信号
をデジタル信号に変換するデジタイザ回路の回路構成図である。この図に示すように、従
来のデジタイザ回路は、演算増幅器1と、一端が演算増幅器1の反転入力端子と接続され他端がアナログ入力端子P1と接続された第1の抵抗素子2と、一端が演算増幅器1の反転入力端子及び第1の抵抗素子2の一端と接続され、他端が演算増幅器1の出力端子と接続された第2の抵抗素子3と、入力端子が演算増幅器1の出力端子と接続されたA/Dコンバータ4とから構成されている。なお、アナログ入力端子P1はDUT(図示せず)の出力端子と接続され、また、演算増幅器1の非反転入力端子はアースされている。
をデジタル信号に変換するデジタイザ回路の回路構成図である。この図に示すように、従
来のデジタイザ回路は、演算増幅器1と、一端が演算増幅器1の反転入力端子と接続され他端がアナログ入力端子P1と接続された第1の抵抗素子2と、一端が演算増幅器1の反転入力端子及び第1の抵抗素子2の一端と接続され、他端が演算増幅器1の出力端子と接続された第2の抵抗素子3と、入力端子が演算増幅器1の出力端子と接続されたA/Dコンバータ4とから構成されている。なお、アナログ入力端子P1はDUT(図示せず)の出力端子と接続され、また、演算増幅器1の非反転入力端子はアースされている。
ここで、DUTから出力されるアナログ信号の電圧、つまりアナログ入力端子P1の入力電圧をVinとすると、演算増幅器1の出力電圧Voutは下記(1)式で表される。なお、(1)式において、R1は第1の抵抗素子2の抵抗値、R2は第2の抵抗素子3の抵抗値である。
Vout=−(R2/R1)・Vin ・・・・・(1)
Vout=−(R2/R1)・Vin ・・・・・(1)
A/Dコンバータ4は、上記(1)式で表される演算増幅器1の出力電圧Voutをデジタル変換し、デジタル信号を出力する。A/Dコンバータ4から出力されたデジタル信号は、演算部(図示せず)により良否判定が行なわれる。なお、従来の半導体集積回路試験装置についての詳細は、例えば下記特許文献1を参照されたい。
特開平5−232187号公報
上記のように、従来の半導体集積回路試験装置に使用されるデジタイザ回路は、シングル入力であるために、コモンモードノイズの影響を受けやすく、また、低ノイズ、低歪の高性能な差動入力A/Dコンバータを使用することができないという問題があった。
本発明は、このような事情に鑑みてなされたものであり、シングル入力によるコモンモードノイズの影響を低減し、差動入力タイプの機器の使用を実現することを目的とする。
上記課題を解決するために、本発明では、シングル差動変換回路に係る第1の解決手段として、シングル入力信号を入力とする外部入力端子と、前記シングル入力信号を反転入力端子への入力とする第1の演算増幅器と、当該第1の演算増幅器の出力端子と反転入力端子間に設けられた第1の帰還回路と、第1の基準電圧源と、当該第1の基準電圧源から出力される第1の基準電圧信号を分圧して前記第1の演算増幅器の非反転入力端子に出力する第1の分圧回路と、前記第1の演算増幅器の出力信号を反転入力端子への入力とする第2の演算増幅器と、当該第2の演算増幅器の出力端子と反転入力端子間に設けられた第2の帰還回路と、第2の基準電圧源と、当該第2の基準電圧源から出力される第2の基準電圧信号を分圧して前記第2の演算増幅器の非反転入力端子に出力する第2の分圧回路と、前記第1の演算増幅器の出力端子と接続された第1の外部出力端子と、前記第2の演算増幅器の出力端子と接続された第2の外部出力端子とを具備し、前記第2の演算増幅器の非反転入力端子に印加される電圧値が、前記第1の演算増幅器の非反転入力端子に印加される電圧値の2倍になるように、前記第1の基準電圧信号及び第2の基準電圧信号を設定する、または前記第1の分圧回路及び第2の分圧回路の回路定数を設定することを特徴とする。
また、本発明では、シングル差動変換回路に係る第2の解決手段として、シングル入力信号を入力とする外部入力端子と、前記シングル入力信号を反転入力端子への入力とする第1の演算増幅器と、前記第1の演算増幅器の出力端子と反転入力端子間に設けられた第1の帰還回路と、第1の基準電圧源と、当該第1の基準電圧源から出力される第1の基準電圧信号を分圧して前記第1の演算増幅器の非反転入力端子に出力する第1の分圧回路と、前記第1の基準電圧信号に対して負の同電圧値を有する第2の基準電圧信号を出力する第2の基準電圧源と、前記第2の基準電圧信号を反転入力端子への入力とする第2の演算増幅器と、当該第2の演算増幅器の出力端子と反転入力端子間に設けられた第2の帰還回路と、前記シングル入力信号を分圧して前記第2の演算増幅器の非反転入力端子に出力する第2の分圧回路と、前記第1の演算増幅器の出力端子と接続された第1の外部出力端子と、前記第2の演算増幅器の出力端子と接続された第2の外部出力端子とを具備することを特徴とする。
本発明に係るシングル差動変換回路によれば、外部入力端子に入力されるシングル入力信号を、差動入力信号に変換して第1の外部出力端子及び第2の外部出力端子から出力するので、コモンモードノイズの影響を大幅に低減することが可能である。また、シングル入力信号を差動入力信号に変換して出力することにより、本シングル差動変換回路の後段に差動入力タイプの機器を接続することができる。従って、例えば本シングル差動変換回路と差動入力A/Dコンバータとを組み合わせることによって、コモンモードノイズの影響がなく、低ノイズ、低歪の高性能なデジタイザ回路を実現することが可能である。
以下、図面を参照して、本発明の一実施形態について説明する。図1は本実施形態におけるシングル差動変換回路SDの回路構成図である。この図に示すように、本実施形態におけるシングル差動変換回路SDは、外部入力端子10、第1の抵抗素子11、第2の抵抗素子12、第1の演算増幅器13、第1の基準電圧源14、第3の抵抗素子15、第4の抵抗素子16、第5の抵抗素子17、第6の抵抗素子18、第2の演算増幅器19、第2の基準電圧源20、第7の抵抗素子21、第8の抵抗素子22、第1の外部出力端子23及び第2の外部出力端子24から構成されている。なお、図1に示すように、上記第1の外部出力端子23及び第2の外部出力端子24は、差動入力A/Dコンバータ30の差動入力端子とそれぞれ接続されている。すなわち、本シングル差動変換回路SDは、シングル入力信号を差動入力信号に変換して、差動入力A/Dコンバータ30に出力するものである。
また、上述した構成要素の内、第1の抵抗素子11及び第2の抵抗素子12は、本発明における第1の帰還回路を構成し、第3の抵抗素子15及び第4の抵抗素子16は、本発明における第1の分圧回路を構成し、第5の抵抗素子17及び第6の抵抗素子18は、第2の帰還回路を構成し、また、第7の抵抗素子21及び第8の抵抗素子22は、第2の分圧回路を構成するものである。
外部入力端子10は、第1の抵抗素子11の一端と接続されており、外部から入力されるシングル入力信号(アナログ信号)を上記第1の抵抗素子11の一端に出力する。第1の抵抗素子11の一端は外部入力端子10と接続され、他端は第2の抵抗素子12の一端及び第1の演算増幅器13の反転入力端子に接続されている。第2の抵抗素子12の一端は第1の抵抗素子11の他端及び第1の演算増幅器13の反転入力端子と接続され、他端は第1の演算増幅器13の出力端子、第5の抵抗素子17の一端及び第1の外部出力端子23に接続されている。第1の演算増幅器13の反転入力端子は第1の抵抗素子11の他端及び第2の抵抗素子12の一端に接続され、非反転入力端子は第3の抵抗素子15の一端及び第4の抵抗素子16の一端と接続され、また、出力端子は第2の抵抗素子12の他端、第5の抵抗素子17の一端及び第1の外部出力端子23と接続されている。
第1の基準電圧源14は、対アース電圧Vcomを有する第1の基準電圧信号を第3の抵抗素子15の他端に出力する。第3の抵抗素子15の一端は第1の演算増幅器13の非反転入力端子及び第4の抵抗素子16の一端に接続され、他端は第1の基準電圧源14に接続されている。第4の抵抗素子16の一端は第1の演算増幅器13の非反転入力端子及び第3の抵抗素子15の一端に接続され、他端はアースされている。
第5の抵抗素子17の一端は第2の抵抗素子12の他端、第1の演算増幅器13の出力端子及び第1の外部出力端子23と接続されており、他端は第6の抵抗素子18の一端及び第2の演算増幅器19の反転入力端子と接続されている。第6の抵抗素子18の一端は第5の抵抗素子17の他端及び第2の演算増幅器19の反転入力端子と接続され、他端は第2の演算増幅器19の出力端子及び第2の外部出力端子24に接続されている。第2の演算増幅器19の反転入力端子は第5の抵抗素子17の他端及び第6の抵抗素子18の一端に接続され、非反転入力端子は第7の抵抗素子21の一端及び第8の抵抗素子22の一端と接続され、また出力端子は第6の抵抗素子18の他端及び第2の外部出力端子24と接続されている。
第2の基準電圧源20は、上記第1の基準電圧信号の2倍の電圧値(2Vcom)を有する第2の基準電圧信号を第7の抵抗素子21の他端に出力する。第7の抵抗素子21の一端は第2の演算増幅器19の非反転入力端子及び第8の抵抗素子22の一端に接続され、他端は第2の基準電圧源20に接続されている。第8の抵抗素子22の一端は第2の演算増幅器19の非反転入力端子及び第7の抵抗素子21の一端に接続され、他端はアースされている。
次に、このように構成された本実施形態におけるシングル差動変換回路SDの動作について説明する。
外部入力端子10に入力されるシングル入力信号の電圧値をVin、第1〜第8の抵抗素子の抵抗値をRとすると、第1の外部出力端子23の出力電圧Vpは下記(2)式で表される。一方、第2の外部出力端子24の出力電圧Vnは下記(3)式で表される。すなわち、差動入力A/Dコンバータ30の差動入力端子間の電圧Vは下記(4)式で表される。
ここで、上記(2)〜(4)式からわかるように、第1及び第2の基準電圧信号の影響を除去するには、「第2の演算増幅器19の非反転入力端子に印加される電圧値=第1の演算増幅器13の非反転入力端子に印加される電圧値×2」の条件が必要となる。このような条件は、第3の抵抗素子15及び第4の抵抗素子16からなる第1の分圧回路と、第7の抵抗素子21及び第8の抵抗素子22からなる第2の分圧回路とにおける回路定数を調整することによって達成することができるが、本実施形態では第1の基準電圧源14及び第2の基準電圧源20の出力電圧の調整によってこの条件を達成した。このような構成を採用することにより、分圧回路と帰還回路との回路定数を一致させることができ、その結果、電流ノイズの影響を低減することが可能である。
このように、本実施形態におけるシングル差動変換回路SDによれば、シングル入力信号を差動入力信号(出力電圧Vp、Vn)に変換して出力することができるので、コモンモードノイズの影響を大幅に低減することが可能である。また、シングル入力信号を差動入力信号に変換して出力することにより、後段に接続するA/Dコンバータとして差動入力A/Dコンバータ30を使用することができる。従って、本実施形態におけるシングル差動変換回路SDと差動入力A/Dコンバータ30とを組み合わせることによって、コモンモードノイズの影響がなく、低ノイズ、低歪の高性能なデジタイザ回路を実現することが可能である。
なお、本シングル差動変換回路SDと差動入力A/Dコンバータ30との組み合わせによって構成されたデジタイザ回路を、例えば半導体集積回路試験装置やその他種々の装置に使用することも可能である。また、本シングル差動変換回路SDはデジタイザ回路に限らず、シングル入力信号を差動入力信号に変換することが望まれる装置に使用することもできる。
〔変形例〕
次に、本実施形態におけるシングル差動変換回路SDの変形例について説明する。図2は、変形例におけるシングル差動変換回路SD’の回路構成図である。なお、図2では、説明の便宜上、図1と同一符号を付し、以下図1と異なる点のみ説明する。
次に、本実施形態におけるシングル差動変換回路SDの変形例について説明する。図2は、変形例におけるシングル差動変換回路SD’の回路構成図である。なお、図2では、説明の便宜上、図1と同一符号を付し、以下図1と異なる点のみ説明する。
図2において、構成上図1と異なる点は、外部入力端子10が、第1の抵抗素子11の一端及び第7の抵抗素子21の他端と接続されていること、第1の演算増幅器13の出力端子が、第2の抵抗素子12の他端及び第1の外部出力端子23にのみ接続されていること、第2の基準電圧源20が、第1の基準電圧信号に対して負の同電圧値(−Vcom)を有する第2の基準電圧信号を、第5の抵抗素子17の一端に出力することである。
次に、このように構成されたシングル差動変換回路SD’の動作について説明する。
外部入力端子10に入力されるシングル入力信号の電圧値をVin、第1〜第8の抵抗素子の抵抗値をRとすると、第1の外部出力端子23の出力電圧Vpは下記(5)式で表される。一方、第2の外部出力端子24の出力電圧Vnは下記(6)式で表される。すなわち、差動入力A/Dコンバータ30の差動入力端子間の電圧Vは、第1実施形態と同様に上記(4)式で表される。
外部入力端子10に入力されるシングル入力信号の電圧値をVin、第1〜第8の抵抗素子の抵抗値をRとすると、第1の外部出力端子23の出力電圧Vpは下記(5)式で表される。一方、第2の外部出力端子24の出力電圧Vnは下記(6)式で表される。すなわち、差動入力A/Dコンバータ30の差動入力端子間の電圧Vは、第1実施形態と同様に上記(4)式で表される。
ここで、上記(5)、(6)式からわかるように、第1及び第2の基準電圧信号の影響を除去するには、「第2の基準電圧信号=−第1の基準電圧信号」の条件が必要となる。このような条件を満たす構成を採用することにより、上記実施形態におけるシングル差動変換回路SDと同様に、分圧回路と帰還回路との回路定数を一致させることができ、その結果、電流ノイズの影響を低減することが可能である。
このように、変形例におけるシングル差動変換回路SD’によれば、シングル入力信号を差動入力信号(出力電圧Vp、Vn)に変換して出力することができるので、上記実施形態におけるシングル差動変換回路SDと同様の効果を得ることができる。
なお、変形例におけるシングル差動変換回路SD’は、上記実施形態におけるシングル差動変換回路SDと比較して、入力インピーダンスが1/2に低下するため、信号歪の影響が大きくなるという問題がある。よって、上記実施形態におけるシングル差動変換回路SDを使用する方がより好ましい。
SD…シングル差動変換回路、10…外部入力端子、11…第1の抵抗素子、12…第2の抵抗素子、13…第1の演算増幅器、14…第1の基準電圧源、15…第3の抵抗素子、16…第4の抵抗素子、17…第5の抵抗素子、18…第6の抵抗素子、19…第2の演算増幅器、20…第2の基準電圧源、21…第7の抵抗素子、22…第8の抵抗素子、23…第1の外部出力端子、24…第2の外部出力端子、30…差動入力A/Dコンバータ
Claims (2)
- シングル入力信号を入力とする外部入力端子と、
前記シングル入力信号を反転入力端子への入力とする第1の演算増幅器と、
当該第1の演算増幅器の出力端子と反転入力端子間に設けられた第1の帰還回路と、
第1の基準電圧源と、
当該第1の基準電圧源から出力される第1の基準電圧信号を分圧して前記第1の演算増幅器の非反転入力端子に出力する第1の分圧回路と、
前記第1の演算増幅器の出力信号を反転入力端子への入力とする第2の演算増幅器と、
当該第2の演算増幅器の出力端子と反転入力端子間に設けられた第2の帰還回路と、
第2の基準電圧源と、
当該第2の基準電圧源から出力される第2の基準電圧信号を分圧して前記第2の演算増幅器の非反転入力端子に出力する第2の分圧回路と、
前記第1の演算増幅器の出力端子と接続された第1の外部出力端子と、
前記第2の演算増幅器の出力端子と接続された第2の外部出力端子と
を具備し、
前記第2の演算増幅器の非反転入力端子に印加される電圧値が、前記第1の演算増幅器の非反転入力端子に印加される電圧値の2倍になるように、前記第1の基準電圧信号及び第2の基準電圧信号を設定する、または前記第1の分圧回路及び第2の分圧回路の回路定数を設定する
ことを特徴とするシングル差動変換回路。 - シングル入力信号を入力とする外部入力端子と、
前記シングル入力信号を反転入力端子への入力とする第1の演算増幅器と、
前記第1の演算増幅器の出力端子と反転入力端子間に設けられた第1の帰還回路と、
第1の基準電圧源と、
当該第1の基準電圧源から出力される第1の基準電圧信号を分圧して前記第1の演算増幅器の非反転入力端子に出力する第1の分圧回路と、
前記第1の基準電圧信号に対して負の同電圧値を有する第2の基準電圧信号を出力する第2の基準電圧源と、
前記第2の基準電圧信号を反転入力端子への入力とする第2の演算増幅器と、
当該第2の演算増幅器の出力端子と反転入力端子間に設けられた第2の帰還回路と、
前記シングル入力信号を分圧して前記第2の演算増幅器の非反転入力端子に出力する第2の分圧回路と、
前記第1の演算増幅器の出力端子と接続された第1の外部出力端子と、
前記第2の演算増幅器の出力端子と接続された第2の外部出力端子と
を具備することを特徴とするシングル差動変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006171194A JP2008005104A (ja) | 2006-06-21 | 2006-06-21 | シングル差動変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006171194A JP2008005104A (ja) | 2006-06-21 | 2006-06-21 | シングル差動変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008005104A true JP2008005104A (ja) | 2008-01-10 |
Family
ID=39009156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006171194A Withdrawn JP2008005104A (ja) | 2006-06-21 | 2006-06-21 | シングル差動変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008005104A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8497739B2 (en) | 2010-09-10 | 2013-07-30 | Asahi Kasei Microdevices Corporation | Single-differential converting circuit |
CN107666309A (zh) * | 2017-11-27 | 2018-02-06 | 中山路得斯空调有限公司 | 一种改进型单端转差分信号电路 |
-
2006
- 2006-06-21 JP JP2006171194A patent/JP2008005104A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8497739B2 (en) | 2010-09-10 | 2013-07-30 | Asahi Kasei Microdevices Corporation | Single-differential converting circuit |
CN107666309A (zh) * | 2017-11-27 | 2018-02-06 | 中山路得斯空调有限公司 | 一种改进型单端转差分信号电路 |
CN107666309B (zh) * | 2017-11-27 | 2023-07-25 | 广东路得斯环境科技有限公司 | 一种改进型单端转差分信号电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4915658B2 (ja) | 蓄電池セルの端子電圧及び内部インピーダンス測定回路 | |
JP2007514148A5 (ja) | ||
CN109564249B (zh) | 电流感测放大器架构和电平移位器 | |
JP4977013B2 (ja) | 電力印加回路、及び試験装置 | |
US7446554B2 (en) | Direct current measuring apparatus and limiting circuit | |
US7123080B2 (en) | Differential amplification input circuit | |
KR100555544B1 (ko) | 피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를갖는 테스트 자극 신호를 발생하는 장치 | |
JP4882934B2 (ja) | 電流測定装置 | |
JP2008005104A (ja) | シングル差動変換回路 | |
JP4819684B2 (ja) | 差動コンパレータ回路、テストヘッド、及び試験装置 | |
JP5331572B2 (ja) | 非反転増幅回路、及び測定機 | |
JP6574668B2 (ja) | インピーダンス測定回路 | |
JP4720696B2 (ja) | 信号測定装置 | |
JP4613523B2 (ja) | 電流測定装置 | |
JP2010085319A (ja) | センサ信号検出回路、レシオメトリック補正回路及びセンサ装置 | |
JP5028228B2 (ja) | 直流測定装置および制限回路 | |
JPH088747A (ja) | アナログ/デジタル変換回路 | |
JP5190103B2 (ja) | 電圧発生装置、電流発生装置 | |
JP3690583B2 (ja) | 測定装置 | |
JP2009053007A (ja) | 半導体装置の試験方法、中継回路、及びプローブカード | |
JP4859353B2 (ja) | 増幅回路、及び試験装置 | |
JP2017529546A (ja) | パラメトリックピン測定ユニットの高電圧拡張 | |
JP2007074340A (ja) | 演算増幅器 | |
JP4122518B2 (ja) | 測定入力回路 | |
CN116301147A (zh) | 一种降低输出电压影响的电流源电路和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090901 |