JP5028228B2

JP5028228B2 - 直流測定装置および制限回路

Info

Publication number: JP5028228B2
Application number: JP2007290673A
Authority: JP
Inventors: 悟司小寺
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2006-11-15
Filing date: 2007-11-08
Publication date: 2012-09-19
Anticipated expiration: 2027-11-08
Also published as: JP2008145422A

Description

本発明は、ＩＣテスタなどの直流試験装置に適用され、負荷に所望の電圧を印加して負荷に流れる電流を測定し、または負荷に所望の電流を供給して負荷の電圧測定をする直流測定装置に関し、特に、負荷に流れる過電流や負荷に印加される過電圧を制限することができる直流測定装置に関するものである。

この種の従来の直流測定装置の一例を、図７に示す。
この直流測定装置は、測定対象である負荷に所望の電圧を印加してその負荷に流れる電流を測定するものであり、図７に示すように、測定対象である負荷４に印加すべき電圧を生成する電圧生成部１と、負荷４に流れる電流を設定値に制限する電流制限部２と、負荷４を接続する出力端子３と、を備えている（特許文献１参照）。

電圧生成部１は、Ｄ／Ａ変換器（ＤＡＣ）１１、主増幅器１２、インバータ１３、電流検出抵抗１４、バッファ回路１５、および差動増幅器１６などを備えている。
さらに詳述すると、Ｄ／Ａ変換器１１は、設定電圧を生成するための電圧に相当するデジタル値である設定電圧値をその値に応じたアナログ電圧に変換するものである。主増幅器１２は、演算増幅器（オペアンプ）からなり、その非反転入力端子（＋入力端子）にＤ／Ａ変換器１１から出力されるアナログ電圧が抵抗Ｒｉを介して供給されるようになっている。主増幅器１２の反転入力端子（−入力端子）は、抵抗Ｒｓを介して接地されている。主増幅器１２の出力端子と反転入力端子との間には、コンデンサＣｓが接続されている。

主増幅器１２の出力端子は、インバータ（反転回路）１３および電流検出抵抗１４を介して出力端子３に接続されるとともに、その出力端子３は、バッファ回路１５および帰還抵抗Ｒｆを介して主増幅器１２の非反転入力端子に接続されている。従って、主増幅器１２は、負帰還増幅回路を構成している。
なお、主増幅器１２は、その入力側にダイオードを互いに逆方向に並列接続した保護回路を備えている。

電流検出抵抗１４は、負荷４に流れる負荷電流（出力電流）Ｉｏを検出するものであり、その両端が差動増幅器１６の反転入力端子と非反転入力端子に接続されている。
電流制限部２は、Ｄ／Ａ変換器２１と、正側制限回路２２と、Ｄ／Ａ変換器２３と、負側制限回路２４とを備えている。
さらに詳述すると、Ｄ／Ａ変換器２１は、設定される正側の電流制限値と電流検出抵抗１４の抵抗値とを掛け算した正の電圧を生成し、この正の電圧を出力するようになっている。

正側制限回路２２は、図７に示すように、演算増幅器２２１と、入力抵抗Ｒ１ｐ、Ｒ２ｐと、ダイオードＤ１ｐと、帰還抵抗Ｒ３ｐとから構成される。
演算増幅器２２１の反転入力端子には、入力抵抗Ｒ１ｐを介してＤ／Ａ変換器２１の出力電圧が供給されるとともに、入力抵抗Ｒ２ｐを介して差動増幅器１６の出力電圧が供給されるようになっている。演算増幅器２２１の非反転入力端子は、接地されている。演算増幅器２２１の出力端子は、ダイオードＤ１ｐを介して主増幅器１２の非反転入力端子に接続されている。また、演算増幅器２２１の出力端子は、ダイオードＤ１ｐおよび帰還抵抗Ｒ３ｐを介して演算増幅器２２１の反転入力端子に接続されている。

Ｄ／Ａ変換器２３は、設定される負側の電流制限値と電流検出抵抗１４の抵抗値とを掛け算した負の電圧を生成し、この負の電圧を出力するようになっている。
負側制限回路２４は、図７に示すように、演算増幅器２４１と、入力抵抗Ｒ１ｎ、Ｒ２ｎと、ダイオードＤ１ｎと、帰還抵抗Ｒ３ｎとから構成される。
演算増幅器２４１の反転入力端子には、入力抵抗Ｒ１ｎを介してＤ／Ａ変換器２３の出力電圧が供給されるとともに、入力抵抗Ｒ２ｎを介して差動増幅器１６の出力電圧が供給されるようになっている。演算増幅器２４１の非反転入力端子は、接地されている。演算増幅器２４１の出力端子は、ダイオードＤ１ｎを介して主増幅器１２の非反転入力端子に接続されている。また、演算増幅器２４１の出力端子は、ダイオードＤ１ｎおよび帰還抵抗Ｒ３ｎを介して演算増幅器２４１の反転入力端子に接続されている。

次に、このような従来装置の動作例について、図７を参照して説明する。
まず、電圧生成部１が負荷４に所望の電圧を印加し、負荷４に流れる電流を測定する場合について説明する。
この場合には、主増幅器１２は、出力端子３の出力電圧ＶｏｕｔがＤ／Ａ変換器１１の入力に設定される設定電圧値の設定電圧と等しくなるように動作し、その設定電圧が負荷４に印加される。このとき、負荷４に流れる負荷電流Ｉｏが電流検出抵抗１４に流れ、電流検出抵抗１４の両端にはその負荷電流Ｉｏに応じた電圧が発生する。そこで、差動増幅器１６は、その負荷電流Ｉｏの大きさに応じた電圧を取り出し、その電圧がＡ／Ｄ変換器（図示せず）でデジタル値に変換される。そして、そのデジタル値に基づいて負荷電流Ｉｏが図示しない表示器などに表示される。

次に、負荷４が例えばＩＣ（集積回路）であって、そのＩＣが故障している場合における電流制限部２の動作について説明する。
いま、負荷４に向かって流れる負荷電流Ｉｏが過電流となり、差動増幅器１６の負の出力電圧の絶対値がＤ／Ａ変換器２１の正の出力電圧よりも大きくなると、正側制限回路２２の演算増幅器２２１の出力電圧が正電圧となる。この正電圧が逆流阻止用ダイオードＤ１ｐを通じ、さらに負帰還抵抗Ｒ３ｐを通じて演算増幅器２２１の反転入力端子に負帰還され、この反転入力端子の電圧がゼロになるように動作する。

ダイオードＤ１ｐと負帰還抵抗Ｒ３ｐの共通接続点は、差動増幅器１６の出力電圧とＤ／Ａ変換器２１の出力電圧との差に応じた正電圧となり、この正電圧が主増幅器１２の非反転入力端子に印加される。このため、インバータ１３の出力電圧、すなわち出力端子３の出力電圧Ｖｏｕｔが下がり、差動増幅器１６の出力電圧の絶対値が、Ｄ／Ａ変換器２１の出力電圧と等しくなるように動作し、負荷電流ＩｏはＤ／Ａ変換器２１に設定されている正電流制限値に制限（クランプ）される。
一方、負荷電流Ｉｏがインバータ１３側に向かう場合に、過電流になると、負側制限回路２４が同様に動作し、負荷電流ＩｏはＤ／Ａ変換器２３に設定されている負電流制限値に制限される。
特開平３−１８３９６７号公報

ところで、従来装置では、Ｄ／Ａ変換器１１の出力電圧が図８（Ａ）に示すように変化し、これに応じて出力端子３の出力電圧Ｖｏｕｔが変化する場合には、Ｄ／Ａ変換器２１、２３から出力される正負の電流制限値に応じた正負の出力電圧の大小によって、電圧生成部１の出力電圧Ｖｏｕｔのセトリング時間が異なるという不具合がある（図８（Ｂ）（Ｃ）参照）。

例えば、正側制限回路２２は、主増幅器１２の非反転入力端子の電圧がＶｓであってＤ／Ａ変換器２１の正の出力電圧がＶａとすると、Ｖｓ＞Ｖａ×（−Ｒ３ｐ／Ｒ１ｐ）のときに制限ができるため、その値（Ｖａ×（−Ｒ３ｐ／Ｒ１ｐ））が電位Ｖｓを超えると、正側制限回路２２が動作してしまう。
この結果、正側制限回路２２の制限電圧が低い場合には、それに応じて制限電圧値も下がり、その制限電圧が高い場合に比べて出力電圧Ｖｏｕｔのスルーレート（セトリング時間）が長くなる（図８（Ｂ）（Ｃ）参照）。
ここで、図７における主増幅器１２の最大スルーレートＳＲは、次の（１）式で表すことができる。
ＳＲ＝Ｖｓ／Ｒｓ／Ｃｓ・・・（１）

また、電圧生成部１の電圧生成時に、主増幅器１２の入力に対する出力の過渡応答の指標である電圧セトリングが、以下の点で悪化する。
すなわち、負荷４は、バイパスコンデンサのようなコンデンサＣＬが並列に含まれる場合が一般的である。この場合には、Ｄ／Ａ変換器１１の出力電圧が図９（Ａ）に示すように変化し、これによる出力電圧Ｖｏｕｔの変化時に（図９（Ｂ）参照）、負荷４の他にコンデンサＣＬに電流が流れる。

セトリング中に電流が供給される場合には、差動増幅器１６の出力電圧をＶｂとすると、以下の制限が働く。
Ｖｓ＞｛Ｖａ×（−Ｒ３ｐ／Ｒ１ｐ）＋Ｖｂ×（−Ｒ３ｐ／Ｒ２ｐ）｝
この制限により、実際に決定した制限値より低い出力電流で制限がかかってしまう（図９（Ｃ）参照）。従って、正側制限回路２２は、設定されている電流制限値よりも低い電流のときに電流制限動作を行うので、出力電圧Ｖｏｕｔのセトリングが悪化するという不具合がある（図９（Ｂ）参照）。

従って、従来装置では、電圧生成部で所望の電圧を生成する際に、電流制限部に設定されている電流の設定制限値によってセトリング性能が悪化する場合があり、これは直流試験の高速化や高精度化にとって好ましいものではない。
そこで、本発明の目的は、上記の点に鑑み、電流などの測定時に、その電流の設定制限値によるセトリング性能を改善し、高速化、かつ高精度化に寄与できる直流測定装置を提供することにある。
また、本発明の他の目的は、その直流測定装置の上記の目的の実現に寄与できる制限回路を提供することにある。

上記の課題を解決し本発明の目的を達成するために、本発明は以下のような構成からなる。
第１の発明は、設定電圧に応じた電圧を出力する第１のＤ／Ａ変換器と、前記第１のＤ／Ａ変換器の出力電圧に基づいて前記設定電圧を生成してその設定電圧を負荷に供給する主増幅器と、前記負荷に流れる電流に応じた電圧を生成して出力する差動増幅器と、前記負荷に流れる所定の制限電流に応じた電圧を生成して出力する第２のＤ／Ａ変換器と、前記差動増幅器の出力電圧と前記第２のＤ／Ａ変換器の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する制限回路とを備え、前記制限回路は帰還抵抗を含む負帰還ループを有し、その負帰還ループは、前記制限回路の出力側にコンデンサおよびバッファ回路の双方を含むようにした。

第２の発明は、第１の発明において、前記制限回路のダイオードは、前記負帰還ループの一部を形成する第１のダイオードと、前記制限回路の出力を取り出す第２のダイオードと、からなる。

第３の発明は、設定電圧に応じた電圧を出力する第１のＤ／Ａ変換器と、前記第１のＤ／Ａ変換器の出力電圧に基づいて前記設定電圧を生成してその設定電圧を負荷に供給する主増幅器と、前記負荷に流れる電流に応じた電圧を生成して出力する差動増幅器と、前記負荷に流れる所定の正および負の制限電流に応じた正および負の電圧をそれぞれ生成して出力する第２のＤ／Ａ変換器および第３のＤ／Ａ変換器と、前記差動増幅器の出力電圧と前記第２のＤ／Ａ変換器の正の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する第１の制限回路と、前記差動増幅器の出力電圧と前記第３のＤ／Ａ変換器の負の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する第２の制限回路と備え、前記第１および第２の制限回路は、帰還抵抗を含む第１および第２の負帰還ループをそれぞれ有し、その各負帰還ループは、前記各制限回路の出力側に共通のコンデンサおよび共通のバッファ回路のいずれか一方を含んでいる。

第４の発明は、設定電圧に応じた電圧を出力する第１のＤ／Ａ変換器と、前記第１のＤ／Ａ変換器の出力電圧に基づいて前記設定電圧を生成してその設定電圧を負荷に供給する主増幅器と、前記負荷に流れる電流に応じた電圧を生成して出力する差動増幅器と、前記負荷に流れる所定の正および負の制限電流に応じた正および負の電圧をそれぞれ生成して出力する第２のＤ／Ａ変換器および第３のＤ／Ａ変換器と、前記差動増幅器の出力電圧と前記第２のＤ／Ａ変換器の正の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する第１の制限回路と、前記差動増幅器の出力電圧と前記第３のＤ／Ａ変換器の負の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する第２の制限回路と備え、前記第１および第２の制限回路は、帰還抵抗を含む第１および第２の負帰還ループをそれぞれ有し、その各負帰還ループは、前記各制限回路の出力側に独立のコンデンサおよび独立のバッファ回路の双方を含んでいる。

第５の発明は、第３または第４の発明において、前記第１の制限回路のダイオードは、前記第１の負帰還ループの一部を形成する第１のダイオードと、前記第１の制限回路の出力を取り出す第２のダイオードと、からなり、前記第２の制限回路のダイオードは、前記第２の負帰還ループの一部を形成する第３のダイオードと、前記第２の制限回路の出力を取り出す第４のダイオードと、からなる。

第６の発明は、設定電流に応じた電圧を出力する第１のＤ／Ａ変換器と、前記第１のＤ／Ａ変換器の出力電圧に基づいて前記設定電流を生成してその設定電流を負荷に供給する主増幅器と、前記負荷の電圧を検出する電圧検出回路と、前記負荷に供給される所定の制限電圧を生成して出力する第２のＤ／Ａ変換器と、前記電圧検出回路の検出電圧と前記第２のＤ／Ａ変換器の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する制限回路とを備え、前記制限回路は帰還抵抗を含む負帰還ループを有し、その負帰還ループは、前記制限回路の出力側にコンデンサおよびバッファ回路の双方を含むようにした。

第７の発明は、第６の発明において、前記制限回路のダイオードは、前記負帰還ループの一部を形成する第１のダイオードと、前記制限回路の出力を取り出す第２のダイオードと、からなる。

第８の発明は、設定電流に応じた電圧を出力する第１のＤ／Ａ変換器と、前記第１のＤ／Ａ変換器の出力電圧に基づいて前記設定電流を生成しその設定電流を負荷に供給する主増幅器と、前記負荷の電圧を検出する電圧検出回路と、前記負荷に供給される所定の制限電圧として正および負の電圧をそれぞれ生成して出力する第２のＤ／Ａ変換器および第３のＤ／Ａ変換器と、前記電圧検出回路の検出電圧と前記第２のＤ／Ａ変換器の正の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する第１の制限回路と、前記電圧検出回路の検出電圧と前記第３のＤ／Ａ変換器の負の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する第２の制限回路と備え、前記第１および第２の制限回路は、帰還抵抗を含む第１および第２の負帰還ループをそれぞれ有し、その各負帰還ループは、前記各制限回路の出力側に共通のコンデンサおよび共通のバッファ回路の双方を含んでいる。

第９の発明は、設定電流に応じた電圧を出力する第１のＤ／Ａ変換器と、前記第１のＤ／Ａ変換器の出力電圧に基づいて前記設定電流を生成しその設定電流を負荷に供給する主増幅器と、前記負荷の電圧を検出する電圧検出回路と、前記負荷に供給される所定の制限電圧として正および負の電圧をそれぞれ生成して出力する第２のＤ／Ａ変換器および第３のＤ／Ａ変換器と、前記電圧検出回路の検出電圧と前記第２のＤ／Ａ変換器の正の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する第１の制限回路と、前記電圧検出回路の検出電圧と前記第３のＤ／Ａ変換器の負の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する第２の制限回路と備え、前記第１および第２の制限回路は、帰還抵抗を含む第１および第２の負帰還ループをそれぞれ有し、その各負帰還ループは、前記各制限回路の出力側に独立のコンデンサおよび独立のバッファ回路の双方を含んでいる。

第１０の発明は、第８の発明または第９の発明において、前記第１の制限回路のダイオードは、前記第１の負帰還ループの一部を形成する第１のダイオードと、前記第１の制限回路の出力を取り出す第２のダイオードと、からなり、前記第２の制限回路のダイオードは、前記第２の負帰還ループの一部を形成する第３のダイオードと、前記第２の制限回路の出力を取り出す第４のダイオードと、からなる。

第１１の発明は、所定の電圧を負荷に印加してその負荷の電流を測定する電流測定装置に使用される制限回路であって、演算増幅器と、前記演算増幅器の出力端子と反転入力端子との間に介在し、第１のダイオードおよび帰還抵抗を含む負帰還ループと、を備え、前記演算増幅器には、前記負荷の制限電流に応じた制限電圧と、前記負荷に流れる電流に応じて得られる検出電圧とを入力するようにし、前記負帰還ループは、前記演算増幅器の出力側にコンデンサおよびバッファ回路の双方を含むようにした。
第１２の発明は、第１１の発明において、前記演算増幅器の出力は、第２のダイオードを介して取り出すようにした。

本発明の直流測定装置によれば、電流などの測定時に、その電流の設定制限値によるセトリング性能を改善し、高速化、かつ高精度化に寄与することができる。
また、本発明の制限回路によれば、本発明の直流測定装置の上記の効果の実現に寄与することができる。

以下、本発明の実施の形態を、図面を参照して説明する。
（第１実施形態）
本発明の直流測定装置に係る第１実施形態は、測定対象である負荷に所望の電圧を印加してその負荷に流れる電流を測定するものであり、図１に示すように、測定対象である負荷４に印加すべき電圧を生成する電圧生成部１と、負荷４に流れる電流を設定値に制限する電流制限部６と、負荷４を接続する出力端子３と、を備えている。

電圧生成部１は、Ｄ／Ａ変換器１１、主増幅器１２、インバータ１３、電流検出抵抗１４、バッファ回路１５、および差動増幅器１６などを備えている。ここで、この電圧生成部１の各構成要素は、図７に示す電圧生成部１の同一符号を付した各構成要素とその構成が基本的に同様であるので、その説明は省略する。
電流制限部６は、Ｄ／Ａ変換器６１と、正側制限回路６２と、Ｄ／Ａ変換器６３と、負側制限回路６４と、を備えている。ここで、正側制限回路６２や負側制限回路６４は、本発明の制限回路に対応する。

さらに詳述すると、Ｄ／Ａ変換器６１は、設定される正側の電流制限値と電流検出抵抗１４の抵抗値とを掛け算した正の電圧を生成し、この正の電圧を出力するようになっている。
正側制限回路６２は、差動増幅器１６の出力電圧とＤ／Ａ変換器６１の出力電圧との差の電圧を増幅し、これをダイオードＤ１ｐおよびダイオードＤｃ１を介して主増幅器１２の非反転入力端子に帰還し、負荷４に流れる電流を正の電流制限値に制限するようになっている。

このために、正側制限回路６２は、図１に示すように、演算増幅器６２１と、入力抵抗Ｒ１ｐ、Ｒ２ｐと、逆流防止用のダイオードＤ１ｐと、帰還抵抗Ｒ３ｐと、直流遮断用のコンデンサＣｃと、入力インピーダンスが高いバッファ回路６５と、ダイオードＤｃ１と、を備えている。ここで、正側制限回路６２において、ダイオードＤ２ｐは省略するようにしても良い。

演算増幅器６２１の反転入力端子には、入力抵抗Ｒ１ｐを介してＤ／Ａ変換器６１の出力電圧Ｖ４が供給されるとともに、入力抵抗Ｒ２ｐを介して差動増幅器１６の出力電圧Ｖ５が供給されるようになっている。演算増幅器６２１の非反転入力端子は、接地されている。
演算増幅器６２１の出力端子は、ダイオードＤ１ｐおよびダイオードＤｃ１を介して主増幅器１２の非反転入力端子に接続されている。また、演算増幅器６２１の出力端子は、ダイオードＤ１ｐ、バッファ回路６５、コンデンサＣｃ、および帰還抵抗Ｒ３ｐを介して演算増幅器６２１の反転入力端子に接続されている。従って、正側制限回路６２は負帰還ループ（負帰還ループ回路）を有し、その負帰還ループは、帰還抵抗Ｒ３ｐの他に、コンデンサＣｃとバッファ回路６５を含んでいる。

Ｄ／Ａ変換器６３は、設定される負側の電流制限値と電流検出抵抗１４の抵抗値とを掛け算した負の電圧を生成し、この負の電圧を出力するようになっている。
負側制限回路６４は、差動増幅器１６の出力電圧とＤ／Ａ変換器６３の出力電圧との差の電圧を増幅し、これをダイオードＤ１ｎおよびダイオードＤｃ２を介して主増幅器１２の非反転入力端子に帰還し、負荷４に流れる電流を負の電流制限値に制限するようになっている。
このために、負側制限回路６４は、図１に示すように、演算増幅器６４１と、入力抵抗Ｒ１ｎ、Ｒ２ｎと、逆流防止用のダイオードＤ１ｎと、帰還抵抗Ｒ３ｎと、直流遮断用のコンデンサＣｃと、入力インピーダンスが高いバッファ回路６５と、ダイオードＤｃ２と、を備えている。ここで、負側制限回路６４において、ダイオードＤ２ｎは省略するようにしても良い。

演算増幅器６４１の反転入力端子には、入力抵抗Ｒ１ｎを介してＤ／Ａ変換器６３の出力電圧が供給されるとともに、入力抵抗Ｒ２ｎを介して差動増幅器１６の出力電圧が供給されるようになっている。演算増幅器６４１の非反転入力端子は、接地されている。
演算増幅器６４１の出力端子は、ダイオードＤ１ｎおよびダイオードＤｃ２を介して主増幅器１２の非反転入力端子に接続されている。また、演算増幅器６４１の出力端子は、ダイオードＤ１ｎ、バッファ回路６５、コンデンサＣｃ、および帰還抵抗Ｒ３ｎを介して演算増幅器６４１の反転入力端子に接続されている。従って、負側制限回路６４は負帰還ループを有し、その負帰還ループは、帰還抵抗Ｒ３ｎの他に、コンデンサＣｃとバッファ回路６５を含んでいる。

ここで、バッファ回路６５の非反転入力端子は、例えば高抵抗からなる抵抗Ｒｂによって主増幅器１２の非反転入力端子に接続されている。これは、制限回路６２、６４が制限動作をしないときに、バッファ回路６５の非反転入力端子の電位が不定にならないように所定の電位に固定させるためである。
なお、正側制限回路６２および負制限回路６４は、いずれか一方が動作するようになっている。このため、正側制限回路６２および負側制限回路６４は、その負帰還ループ回路内にコンデンサＣｃとバッファ回路６５を共有している。

次に、このような構成からなる第１実施形態の動作例について、図面を参照して説明する。
まず、電圧生成部１が負荷４に所望の電圧を印加し、負荷４に流れる電流を測定する場合の動作は、図７の場合と同様であるので、その説明は省略する。
次に、ＩＣなどの負荷４が故障し、負荷４に流れる電流が過電流の場合における電流制限部６の動作について説明する。
いま、負荷４に向かって流れる負荷電流Ｉｏが過電流となり、差動増幅器１６の負の出力電圧の絶対値がＤ／Ａ変換器６１の正の出力電圧よりも大きくなると、正側制限回路６２の演算増幅器６２１の出力電圧が正電圧となる。この正電圧がダイオードＤ１ｐを通じ、さらにバッファ回路６５、コンデンサＣｃ、および負帰還抵抗Ｒ３ｐを通じて演算増幅器６２１の反転入力端子に負帰還され、この反転入力端子の電圧がゼロになるように動作する。

ダイオードＤ１ｐとバッファ回路６５の非反転入力端子の共通接続点は、差動増幅器１６の出力電圧とＤ／Ａ変換器６１の出力電圧との差に応じた正電圧となり、この正電圧がダイオードＤｃ１を介して主増幅器１２の非反転入力端子に印加される。このため、インバータ１３の出力電圧、すなわち出力端子３の出力電圧Ｖｏｕｔが下がり、差動増幅器１６の出力電圧の絶対値が、Ｄ／Ａ変換器６１の出力電圧と等しくなるように動作し、負荷電流ＩｏはＤ／Ａ変換器６１に設定されている正電流制限値に制限（クランプ）される。
一方、負荷電流Ｉｏがインバータ１３側に向かう場合に、過電流になると、負側制限回路６４が同様に動作し、負荷電流ＩｏはＤ／Ａ変換器６３に設定されている負電流制限値に制限される。

次に、この第１実施形態では、Ｄ／Ａ変換器１１の出力電圧が図２（Ａ）に示すように変化する場合に、出力端子３の出力電圧Ｖｏｕｔが図２（Ｃ）に示すように変化し、電流制限部６に設定される電流制限値の小さな場合に電圧生成部１のスルーレートが改善されるので、この点について、正側制限回路６２側の動作を例に説明する。
この第１実施形態においても、最大スルーレートＳＲは上記の（１）式で表すことができ、最大スルーレートを発揮するときには、主増幅器１２の非反転入力端子の電位Ｖｓは、Ｖｓ＝−ＶＦとなる。ここで、ＶＦは、ダイオードＤｃ１の順方向電圧降下である。

正側制限回路６２では、帰還抵抗Ｒ３ｐとコンデンサＣｃとの接続点の電位Ｖ１は、Ｖ４×（−Ｒ３ｐ／Ｒ１ｐ）で制限される。ここで、Ｖ４は、Ｄ／Ａ変換器６１の出力電圧であり、正電流制限値に応じたものである。
このため、その電位Ｖ１がＶ１＞Ｖ２の関係になると、正側制限回路６２が動作することになり、これにより主増幅器１２の非反転入力端子の電圧Ｖｓが制限され、結果的に上記の出力電圧Ｖｏｕｔのスルーレートが制限される。なお、Ｖ２はバッファ回路６５の出力端子の電位であって、そのバッファ回路６５の非反転入力端子の電位Ｖ３と等しい。
ところで、そのスルーレートが発生している間に正側制限回路６２を動作させないためには、常時、Ｖ１≦Ｖ２の関係を満たす必要がある。

ダイオードＤｃ１がない場合には、Ｄ／Ａ変換器６１の出力電圧Ｖ４の値によってＶ１＞Ｖ２になる場合がある。しかし、ダイオードＤｃ１がある場合には、正側制限回路６２が動作しようとした場合に、ダイオードＤ１ｐがオンしようとすると、そのダイオードＤｃ１の順方向電圧降下ＶＦによって、バッファ回路６５の反転入力端子の電位Ｖ３は、Ｖ３＝Ｖｓ＋ＶＦとなり、順方向電圧降下ＶＦの分だけ増加する。このため、Ｄ／Ａ変換器６１の出力電圧による電位Ｖｓの制限範囲（０〜Ｖ４×（−Ｒ３ｐ／Ｒ１ｐ））が、Ｖ３＝Ｖｓ＋ＶＦを上回らなければ、正側制限回路６２は動作しない。

以上の説明は、正側制限回路６２側の例であるが、これらの動作は負側制限回路６４側の場合も同様である。
従って、この第１実施形態では、Ｄ／Ａ変換器６１、６３の設定電流制限値を超えない場合には、その設定電流制限値の大小、すなわちＤ／Ａ変換器６１，６３の出力電圧の大小にかかわらず、電圧生成部１のスルーレートは変化せずに同じになる。
このため、この第１実施形態によれば、電圧生成部１の出力電圧Ｖｏｕｔは、Ｄ／Ａ変換器６１、６３の設定電流制限値の小さな場合には図２（Ｃ）に示すようになり、電流制限値の小さな場合に従来に比べてスルーレートが改善されることがわかる。

次に、この第１実施形態において、Ｄ／Ａ変換器１１の出力電圧が図３（Ａ）に示すように変化し、このときに出力端子３に負荷４が接続されていたり、またはその負荷４がコンデンサＣＬを含む場合の動作について説明する。
この場合には、そのＤ／Ａ変換器１１の出力電圧の変化に伴い、出力端子３の出力電圧Ｖｏｕｔが図３（Ｂ）のように変化し、スルーレートがある。これに伴い、電流検出抵抗１４に負荷電流Ｉｏが流れ、これにより差動増幅器１６の出力電圧はＶ５となる。正側制限回路６２は、Ｄ／Ａ変換器６１の出力電圧Ｖ４と差動増幅器１６の出力電圧Ｖ５の電圧比較によって動作しようとする。

しかし、正側制限回路６２は、その負帰還ループ内にバッファ回路６５とコンデンサＣｃを含んでいる。このため、そのスルーレートの発生中に主増幅器１２の非反転入力端子に電位Ｖｓが発生しても、その電位Ｖｓによる帰還抵抗Ｒ３ｐの電流発生を防止することができる。
このため、正側制限回路６２は、抵抗Ｒ１ｐ、Ｒ２ｐ、設定制限電流値に応じたＤ／Ａ変換器６１の出力電圧Ｖ４、および差動増幅器１６の出力電圧（負荷電流Ｉｏ）だけで電流制限が決定される。

従って、スルーレートの発生中（セトリング中）に、図３（Ｃ）に示すような負荷電流Ｉｏが流れても、正側制限回路６２は、その負荷電流Ｉｏが設定制限電流値を超えない限り電流制限動作を行わない。これらの事情は、Ｄ／Ａ変換器６３および負側制限回路６４側においても同様である。
このため、この第１実施形態では、スルーレートの発生中において、電流制限部６の制限電流値が設定値以下の場合には、従来のように電流制限動作がないので、出力電圧Ｖｏｕｔは図３（Ｂ）のような波形となってスルーレートの改善が図られる。

次に、第１実施形態の特徴的な構成と、それに伴う作用効果をまとめると以下のようになる。
（１）第１実施形態では、正側制限回路６２および負側制限回路６４が、その各負帰還ループ内に直流を遮断するためのコンデンサＣｃを含むようにした。このため、Ｄ／Ａ変換器１１の出力電圧の変化によって出力電圧Ｖｏｕｔがスルーレートを発生するときに、主増幅器１２の非反転入力端子の電位ＶｓがＤ／Ａ変換器６１、６３の設定電流制限値に対応する出力電圧に影響されなくなる。従って、第１実施形態によれば、正側制限回路６２および負側制限回路６４のゲインを高めることができ、より高速でかつ高精度な電流制限動作が実現可能となる。

（２）また、第１実施形態では、正側制限回路６２および負側制限回路６４が、その各負帰還ループ内にバッファ回路６５を設け、これによりその負帰還ループに電流が流れないようにした。このため、第１実施形態によれば、等価的に正側制限回路６２および負側制限回路６４の各入力インピーダンスを高めることができ、もって電圧生成部１の帰還量の減衰を防止でき、この結果、電圧生成部１の周波数特性を改善し、セトリング特性の改善を図ることができる。

（３）さらに、第１実施形態では、正側制限回路６２および負側制限回路６４は、その各出力電圧をダイオードＤｃ１、Ｄｃ２を介して主増幅器１２の非反転入力端子にそれぞれ供給するようにした。このため、第１実施形態では、スルーレートの発生中に、バッファ回路６５の非反転入力端子に流れる電流（正電圧スルーレート時には吸い込み電流、負電圧スルーレート時には吐き出し電流）を防止し、正側制限回路６２および負側制限回路６４の電流制限動作は行わない。従って、第１実施形態では、負荷電流Ｉｏが設定電流制限値を超えない場合には電流制限動作を行わないので、設定電流制限値の大小にかかわらず電圧セトリングが変化せずに同じになる。

（４）なお、第１実施形態では、制限回路６２、６４の各負帰還ループはコンデンサＣｃおよびバッファ回路６５を含み、さらに制限回路６２、６４の出力はダイオードＤｃ１、Ｄｃ２を介して取り出すようにした。
しかし、本発明は、これらを全て含む必要はなく、少なくともそのうちの１つを含んでいれば良く、あるいはコンデンサＣｃとバッファ回路６５の組み合わせや、コンデンサＣｃとダイオードＤｃ１、Ｄｃ２の組み合わせなどであっても良い。これらの点は、以下の各実施形態の場合も同様である。

（第２実施形態）
図１に示す第１実施形態では、正側制限回路６２と負側制限回路６４はいずれか一方が動作して同時に動作することはないので、正側制限回路６２および負側制限回路６４の各負帰還ループは、コンデンサＣｃを共有するようにした。
しかし、この場合には、コンデンサＣｃを共有するので、正側制限回路６２と負側制限回路６４の各特性を、コンデンサＣｃの値によって異ならせることができない。
そこで、本発明の測定装置に係る第２実施形態は、図１に示す第１実施形態の構成を基本とし、図４に示すように、正側制限回路６２および負側制限回路６４の各負帰還ループがコンデンサＣｃ１、Ｃｃ２を独立して含むようにし、コンデンサＣｃ１、Ｃｃ２の容量値によって正側制限回路６２および負側制限回路６４が、必要に応じて、それぞれ任意の特性を得られるようにしたものである。

すなわち、正側制限回路６２の負帰還ループは、帰還抵抗Ｒ３ｐの他に独立のコンデンサＣｃ１を含むようにした。コンデンサＣｃ１の一端側は帰還抵抗Ｒ３ｐに接続され、その他端側はバッファ回路６５の出力端子に接続されている。また、負側制限回路６４の負帰還ループは、帰還抵抗Ｒ３ｎの他に独立のコンデンサＣｃ２を含むようにした。このコンデンサＣｃ２の一端側は帰還抵抗Ｒ３ｎに接続され、その他端側はバッファ回路６５の出力端子に接続されている。
なお、この第２実施形態では、上記の構成を除く他の部分の構成は、図１の第１実施形態の構成と同一であるので、同一の構成要素には同一符号を付してその詳細な説明は省略する。
このような構成からなる第２実施形態によれば、第１実施形態と同様の作用、効果を実現できる。

（第３実施形態）
本発明の測定装置に係る第３実施形態は、図１に示す第１実施形態の構成を基本とし、図５に示すように、正側制限回路６２および負側制限回路６４の各負帰還ループが、コンデンサＣｃ１、Ｃｃ２を独立して含むとともに、バッファ回路６５Ａ、６５Ｂを独立して含むようにしたものである。
すなわち、正側制限回路６２の負帰還ループは、帰還抵抗Ｒ３ｐの他に、独立のコンデンサＣｃ１とバッファ回路６５Ａとを含むようにした。コンデンサＣｃ１の一端側は帰還抵抗Ｒ３ｐに接続され、その他端側はバッファ回路６５Ａの出力端子に接続されている。また、バッファ回路６５Ａの非反転入力端子は、ダイオードＤ１ｐのカソードに接続されている。

また、負側制限回路６４の負帰還ループは、帰還抵抗Ｒ３ｎの他に、独立のコンデンサＣｃ２とバッファ回路６５Ｂとを含むようにした。コンデンサＣｃ２の一端側は帰還抵抗Ｒ３ｎに接続され、その他端側はバッファ回路６５Ｂの出力端子に接続されている。さらに、バッファ回路６５Ｂの非反転入力端子は、ダイオードＤ１ｎのアノードに接続されている。
なお、この第３実施形態では、上記の構成を除く他の部分の構成は、図１の第１実施形態の構成と同一であるので、同一の構成要素には同一符号を付してその詳細な説明は省略する。

このような構成からなる第３実施形態によれば、正側制限回路６２および負側制限回路６４の各負帰還ループを独立に構成できるので、正側制限回路６２および負側制限回路６４の各特性を必要に応じて任意に設定できる上に、その各特性の影響を排除できる。
また、第３実施形態によれば、第１実施形態と同様の作用、効果を実現できる。

（第４実施形態）
本発明の測定装置に係る第４実施形態は、測定対象である負荷に所望の電流を供給してそのときの負荷の電圧を測定するものであり、図６に示すように、測定対象である負荷４に供給すべき電流を生成する電流生成部７と、そのときの負荷４の電圧を設定値に制限する電圧制限部８と、負荷４を接続する出力端子３と、を備えている。
電流生成部７は、図６に示すように、Ｄ／Ａ変換器７１、主増幅器７２、インバータ７３、電流検出抵抗７４、差動増幅器７５、バッファ回路７６、およびインバータ７７などを備えている。ここで、バッファ回路７６とインバータ７７が、出力電圧Ｖｏｕｔを検出する電圧検出回路を構成する。

さらに詳述すると、Ｄ／Ａ変換器７１は、設定電流値をその値に応じたアナログ電圧に変換するものである。主増幅器７２は、演算増幅器からなり、その非反転入力端子にＤ／Ａ変換器７１から出力されるアナログ電圧が抵抗Ｒｉを介して供給されるようになっている。主増幅器７２の反転入力端子は、抵抗Ｒｓを介して接地されている。また、主増幅器７２の出力端子と反転入力端子との間には、コンデンサＣｓが接続されている。

主増幅器７２の出力端子は、インバータ（反転回路）７３および電流検出抵抗７４を介して出力端子３に接続されている。電流検出抵抗７４は、負荷４に流れる電流Ｉｏを検出するものであり、その両端が差動増幅器７５の反転入力端子と非反転入力端子に接続されている。差動増幅器７５の出力端子は、帰還抵抗Ｒｆを介して主増幅器７２の非反転入力端子に接続されている。従って、主増幅器７２は、負帰還増幅回路を構成している。

バッファ回路７６は、出力端子３の出力電圧Ｖｏｕｔ（負荷４の電圧）を検出し、この検出電圧はインバータ７７で反転されて、後述の正側制限回路８２および負側制限回路８４の入力側に供給されるようになっている。
電圧制限部８は、Ｄ／Ａ変換器８１と、正側制限回路８２と、Ｄ／Ａ変換器８３と、負側制限回路８４とを備えている。
さらに詳述すると、Ｄ／Ａ変換器８１は、設定される正側の電圧制限値に応じた正の電圧を生成し、この正の電圧を出力するようになっている。

正側制限回路８２は、インバータ７７の出力電圧とＤ／Ａ変換器８１の出力電圧との差の電圧を増幅し、これをダイオードＤ１ｐおよびダイオードＤｃ１を介して主増幅器７２の非反転入力端子に帰還し、負荷４の電圧を正の電圧制限値に制限するようになっている。
このために、正側制限回路８２は、図６に示すように、演算増幅器８２１と、入力抵抗Ｒ１ｐ、Ｒ２ｐと、ダイオードＤ１ｐと、帰還抵抗Ｒ３ｐと、直流遮断用のコンデンサＣｃ１と、入力インピーダンスが高いバッファ回路８５Ａと、ダイオードＤｃ１と、を備えている。ここで、正側制限回路８２において、ダイオードＤ２ｐは省略するようにしても良い。

演算増幅器８２１の反転入力端子には、入力抵抗Ｒ１ｐを介してＤ／Ａ変換器８１の出力電圧が供給されるとともに、入力抵抗Ｒ２ｐを介してインバータ７７の出力電圧が供給されるようになっている。また、演算増幅器８２１の非反転入力端子は、接地されている。
演算増幅器８２１の出力端子は、ダイオードＤ１ｐおよびダイオードＤｃ１を介して主増幅器１２の非反転入力端子に接続されている。また、演算増幅器８２１の出力端子は、ダイオードＤ１ｐ、バッファ回路８５Ａ、コンデンサＣｃ１、および帰還抵抗Ｒ３ｐを介して演算増幅器８２１の反転入力端子に接続されている。従って、正側制限回路８２は負帰還ループを有し、その負帰還ループは、帰還抵抗Ｒ３ｐの他に、コンデンサＣｃ１とバッファ回路８５Ａを含んでいる。

Ｄ／Ａ変換器８３は、設定される負側の電圧制限値に応じた負の電圧を生成し、この負の電圧を出力するようになっている。
負側制限回路８４は、インバータ７７の出力電圧とＤ／Ａ変換器８３の出力電圧との差の電圧を増幅し、これをダイオードＤ１ｎおよびダイオードＤｃ２を介して主増幅器７２の非反転入力端子に帰還し、負荷４の電圧を負の電圧制限値に制限するようになっている。
このために、負側制限回路８４は、図６に示すように、演算増幅器８４１と、入力抵抗Ｒ１ｎ、Ｒ２ｎと、ダイオードＤ１ｎと、帰還抵抗Ｒ３ｎと、直流遮断用のコンデンサＣｃ２と、入力インピーダンスが高いバッファ回路８５Ｂと、ダイオードＤｃ２と、を備えている。ここで、負側制限回路８４において、ダイオードＤ２ｎは省略するようにしても良い。

演算増幅器８４１の反転入力端子には、入力抵抗Ｒ１ｎを介してＤ／Ａ変換器８３の出力電圧が供給されるとともに、入力抵抗Ｒ２ｎを介してインバータ７７の出力電圧が供給されるようになっている。また、演算増幅器８４１の非反転入力端子は、接地されている。
演算増幅器８４１の出力端子は、ダイオードＤ１ｎおよびダイオードＤｃ２を介して主増幅器７２の非反転入力端子に接続されている。また、演算増幅器８４１の出力端子は、ダイオードＤ１ｎ、バッファ回路８５Ｂ、コンデンサＣｃ２、および帰還抵抗Ｒ３ｎを介して演算増幅器８４１の反転入力端子に接続されている。従って、負側制限回路８４は負帰還ループを有し、その負帰還ループは、帰還抵抗Ｒ３ｎの他に、コンデンサＣｃ２とバッファ回路８５Ｂを含んでいる。
ここで、バッファ回路８５Ａ、８５Ｂの非反転入力端子は、例えば高抵抗からなる抵抗Ｒｂによって主増幅器７２の非反転入力端子に接続されている。これは、制限回路８２、８４が制限動作をしないときに、バッファ回路８５Ａ、８５Ｂの非反転入力端子の電位が不定にならないように所定の電位に固定させるためである。

次に、このような構成からなる第４実施形態の動作例について、図面を参照して説明する。
まず、電流生成部７で生成する所望の電流を負荷４に供給し、このときの負荷４の電圧を測定する場合について説明する。
この場合には、Ｄ／Ａ変換器７１は、設定電流に対応するアナログ電圧に変換し、そのアナログ電圧を主増幅器７２の非反転入力端子に供給する。これにより、電流検出抵抗７４に負荷電流Ｉｏが流れ、その両端には負荷電流Ｉｏに応じた電圧が発生する。この電圧は差動増幅器７５で増幅され、差動増幅器７５の出力電圧が主増幅器７２の反転入力端子に帰還され、負荷電流Ｉｏが設定電流に等しくなるように動作する。
バッファ回路７６には、負荷４の電圧（出力端子３の電圧）が入力され、この電圧をバッファ回路７６から取り出し、この取り出した電圧がＡ／Ｄ変換器（図示せず）でデジタル値に変換される。そして、そのデジタル値が、負荷４の電圧として図示しない表示器などに表示される。

次に、負荷４がオープンとなり、正の負荷電圧（出力端子３の電圧）が過電圧の場合における電圧制限部８の動作について説明する。
いま、バッファ回路７６で検出されてインバータ７７で反転された負の出力電圧の絶対値がＤ／Ａ変換器８１の正の出力電圧よりも大きくなると、正側制限回路８２の演算増幅器８２１の出力電圧が正電圧となる。この正電圧がダイオードＤ１ｐを通じ、さらにバッファ回路８５Ａ、コンデンサＣｃ１、および負帰還抵抗Ｒ３ｐを通じて演算増幅器８２１の反転入力端子に負帰還され、この反転入力端子の電圧がゼロになるように動作する。

ダイオードＤ１ｐとバッファ回路８５Ａの非反転入力端子の共通接続点は、インバータ７７の出力電圧とＤ／Ａ変換器８１の出力電圧との差に応じた正電圧となり、この正電圧がダイオードＤｃ１を介して主増幅器７２の非反転入力端子に印加される。このため、インバータ７３の出力電圧、すなわち出力端子３の出力電圧Ｖｏｕｔが下がり、バッファ回路７６の出力電圧の絶対値が、Ｄ／Ａ変換器８１の出力電圧と等しくなるように動作し、負荷電圧はＤ／Ａ変換器８１に設定されている正の電圧制限値に制限される。

一方、出力端子３が負の過電圧になった場合には、負側制限回路８４が同様に動作し、出力端子３の電圧はＤ／Ａ変換器８３に設定されている負の電圧制限値に制限される。
なお、第４実施形態では、第１実施形態の場合と同様に、Ｄ／Ａ変換器７１の出力電圧が変化する場合に、出力端子３の出力電圧Ｖｏｕｔが変化し、電圧制限部８に設定される電圧制限値の小さな場合に、電流生成部７のスルーレートが改善される。

この場合の正側制限回路８２などの動作原理は、第１実施形態の正側制限回路６２などの動作原理と同様であるので、その説明は省略する。
また、第４実施形態において、第１実施形態の場合と同様に、出力端子３に接続される負荷４がコンデンサＣＬを含む場合に、スルーレートの改善が図られる。この場合の正側制限回路８２などの動作原理も、第１実施形態の正側制限回路６２などの動作原理と同様であるので、その説明は省略する。

次に、この第４実施形態の特徴的な構成と、それに伴う作用効果をまとめると以下のようになる。
（１）第４実施形態では、正側制限回路８２および負側制限回路８４が、その各負帰還ループ内に直流を遮断するためのコンデンサＣｃ１、ＣＣ２を含むようにした。このため、Ｄ／Ａ変換器７１の出力電圧の変化によって出力電圧Ｖｏｕｔが変化してスルーレートを発生するときに、主増幅器７２の非反転入力端子の電位ＶｓがＤ／Ａ変換器８１、８３の設定電流制限値に対応する出力電圧に影響されなくなる。従って、第４実施形態によれば、正側制限回路８２および負側制限回路８４のゲインを高めることができ、より高速でかつ高精度な電圧制限動作が実現可能となる。

（２）また、第４実施形態では、正側制限回路８２および負側制限回路８４が、その各負帰還ループ内にバッファ回路８５Ａ、８５Ｂを設け、これによりその負帰還ループに電流が流れないようにした。このため、第４実施形態によれば、等価的に正側制限回路８２および負側制限回路８４の各入力インピーダンスを高めることができ、もって電流生成部７の帰還量の減衰を防止でき、この結果、電流生成部７の周波数特性を改善し、セトリング特性の改善を図ることができる。

（３）さらに、第４実施形態では、正側制限回路８２および負側制限回路８４は、その各出力電圧をダイオードＤｃ１、Ｄｃ２を介して主増幅器７２の非反転入力端子にそれぞれ供給するようにした。このため、第４実施形態では、スルーレートの発生中に、バッファ回路８５Ａ、８５Ｂの非反転入力端子に流れる電流（正電圧スルーレート時には吸い込み電流、負電圧スルーレート時には吐き出し電流）を防止し、正側制限回路８２および負側制限回路８４の電圧制限動作は行わない。従って、第４実施形態では、負荷４の電圧が設定電圧制限値を超えない場合には電圧制限動作を行わないので、設定電圧制限値の大小にかかわらず電圧セトリングが変化せずに同じになる。

（４）また、第４実施形態では、正側制限回路８２および負側制限回路８４の各負帰還ループを独立に構成するようにしたので、正側制限回路８２および負側制限回路８４特性を必要に応じてそれぞれ任意に設定できる上に、その各特性の影響を排除できる。
（５）なお、第４実施形態では、制限回路８２、８４の各負帰還ループはコンデンサＣｃ１、Ｃｃ２およびバッファ回路８５Ａ、８５Ｂを含み、さらに制限回路８２、８４の出力はダイオードＤｃ１、Ｄｃ２を介して取り出すようにした。
しかし、本発明は、これらを全て含む必要はなく、少なくともそのうちの１つを含んでいれば良く、あるいはコンデンサＣｃ１、Ｃｃ２とバッファ回路８５Ａ、８５Ｂの組み合わせや、コンデンサＣｃｃ１、Ｃｃ２とダイオードＤｃ１、Ｄｃ２の組み合わせなどであっても良い。

本発明の電流測定装置の第１実施形態の構成を示す回路図である。その第１実施形態において、セトリング特性の改善例を説明するための各部の波形図である。その第１実施形態において、セトリング特性の他の改善例を説明するための各部の波形図である。本発明の電流測定装置の第２実施形態の構成を示す回路図である。本発明の電流測定装置の第３実施形態の構成を示す回路図である。本発明の電流測定装置の第４実施形態の構成を示す回路図である。従来装置の構成を示す回路図である。その従来装置において、セトリング特性の悪化例を説明するための各部の波形図である。その従来装置において、セトリング特性の他の悪化例を説明するための各部の波形図である。

符号の説明

１電圧生成部
３出力端子
４負荷（測定対象）
６電流制限部
７電流生成部
８電圧制限部
１１、７１Ｄ／Ａ変換器
１２、７２主増幅器
１３、７３インバータ
１４、７４電流検出抵抗
１５バッファ回路
１６差動増幅器
６１、６３、８１、８３Ｄ／Ａ変換器
６２、８２正側制限回路
６４、８４負側制限回路
６５、６５Ａ、６５Ｂバッファ回路
７６バッファ回路
８５Ａ、８５Ｂバッファ回路

Claims

設定電圧に応じた電圧を出力する第１のＤ／Ａ変換器と、
前記第１のＤ／Ａ変換器の出力電圧に基づいて前記設定電圧を生成してその設定電圧を負荷に供給する主増幅器と、
前記負荷に流れる電流に応じた電圧を生成して出力する差動増幅器と、
前記負荷に流れる所定の制限電流に応じた電圧を生成して出力する第２のＤ／Ａ変換器と、
前記差動増幅器の出力電圧と前記第２のＤ／Ａ変換器の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する制限回路とを備え、
前記制限回路は帰還抵抗を含む負帰還ループを有し、その負帰還ループは、前記制限回路の出力側にコンデンサおよびバッファ回路の双方を含むようにしたことを特徴とする直流測定装置。
前記制限回路のダイオードは、前記負帰還ループの一部を形成する第１のダイオードと、前記制限回路の出力を取り出す第２のダイオードと、からなることを特徴とする請求項１に記載の直流測定装置。
設定電圧に応じた電圧を出力する第１のＤ／Ａ変換器と、
前記第１のＤ／Ａ変換器の出力電圧に基づいて前記設定電圧を生成してその設定電圧を負荷に供給する主増幅器と、
前記負荷に流れる電流に応じた電圧を生成して出力する差動増幅器と、
前記負荷に流れる所定の正および負の制限電流に応じた正および負の電圧をそれぞれ生成して出力する第２のＤ／Ａ変換器および第３のＤ／Ａ変換器と、
前記差動増幅器の出力電圧と前記第２のＤ／Ａ変換器の正の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する第１の制限回路と、
前記差動増幅器の出力電圧と前記第３のＤ／Ａ変換器の負の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する第２の制限回路と備え、
前記第１および第２の制限回路は、帰還抵抗を含む第１および第２の負帰還ループをそれぞれ有し、その各負帰還ループは、前記各制限回路の出力側に共通のコンデンサおよび共通のバッファ回路のいずれか一方を含んでいることを特徴とする直流測定装置。
設定電圧に応じた電圧を出力する第１のＤ／Ａ変換器と、
前記第１のＤ／Ａ変換器の出力電圧に基づいて前記設定電圧を生成してその設定電圧を負荷に供給する主増幅器と、
前記負荷に流れる電流に応じた電圧を生成して出力する差動増幅器と、
前記負荷に流れる所定の正および負の制限電流に応じた正および負の電圧をそれぞれ生成して出力する第２のＤ／Ａ変換器および第３のＤ／Ａ変換器と、
前記差動増幅器の出力電圧と前記第２のＤ／Ａ変換器の正の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する第１の制限回路と、
前記差動増幅器の出力電圧と前記第３のＤ／Ａ変換器の負の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する第２の制限回路と備え、
前記第１および第２の制限回路は、帰還抵抗を含む第１および第２の負帰還ループをそれぞれ有し、その各負帰還ループは、前記各制限回路の出力側に独立のコンデンサおよび独立のバッファ回路の双方を含んでいることを特徴とする直流測定装置。
前記第１の制限回路のダイオードは、前記第１の負帰還ループの一部を形成する第１のダイオードと、前記第１の制限回路の出力を取り出す第２のダイオードと、からなり、
前記第２の制限回路のダイオードは、前記第２の負帰還ループの一部を形成する第３のダイオードと、前記第２の制限回路の出力を取り出す第４のダイオードと、からなることを特徴とする請求項３または請求項４に記載の直流測定装置。
設定電流に応じた電圧を出力する第１のＤ／Ａ変換器と、
前記第１のＤ／Ａ変換器の出力電圧に基づいて前記設定電流を生成してその設定電流を負荷に供給する主増幅器と、
前記負荷の電圧を検出する電圧検出回路と、
前記負荷に供給される所定の制限電圧を生成して出力する第２のＤ／Ａ変換器と、
前記電圧検出回路の検出電圧と前記第２のＤ／Ａ変換器の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する制限回路とを備え、
前記制限回路は帰還抵抗を含む負帰還ループを有し、その負帰還ループは、前記制限回路の出力側にコンデンサおよびバッファ回路の双方を含むようにしたことを特徴とする直流測定装置。
前記制限回路のダイオードは、前記負帰還ループの一部を形成する第１のダイオードと、前記制限回路の出力を取り出す第２のダイオードと、からなることを特徴とする請求項６に記載の直流測定装置。
設定電流に応じた電圧を出力する第１のＤ／Ａ変換器と、
前記第１のＤ／Ａ変換器の出力電圧に基づいて前記設定電流を生成しその設定電流を負荷に供給する主増幅器と、
前記負荷の電圧を検出する電圧検出回路と、
前記負荷に供給される所定の制限電圧として正および負の電圧をそれぞれ生成して出力する第２のＤ／Ａ変換器および第３のＤ／Ａ変換器と、
前記電圧検出回路の検出電圧と前記第２のＤ／Ａ変換器の正の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する第１の制限回路と、
前記電圧検出回路の検出電圧と前記第３のＤ／Ａ変換器の負の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する第２の制限回路と備え、
前記第１および第２の制限回路は、帰還抵抗を含む第１および第２の負帰還ループをそれぞれ有し、その各負帰還ループは、前記各制限回路の出力側に共通のコンデンサおよび共通のバッファ回路の双方を含んでいることを特徴とする直流測定装置。
設定電流に応じた電圧を出力する第１のＤ／Ａ変換器と、
前記第１のＤ／Ａ変換器の出力電圧に基づいて前記設定電流を生成しその設定電流を負荷に供給する主増幅器と、
前記負荷の電圧を検出する電圧検出回路と、
前記負荷に供給される所定の制限電圧として正および負の電圧をそれぞれ生成して出力する第２のＤ／Ａ変換器および第３のＤ／Ａ変換器と、
前記電圧検出回路の検出電圧と前記第２のＤ／Ａ変換器の正の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する第１の制限回路と、
前記電圧検出回路の検出電圧と前記第３のＤ／Ａ変換器の負の出力電圧との差を増幅し、これをダイオードを介して前記主増幅器の入力側に帰還する第２の制限回路と備え、
前記第１および第２の制限回路は、帰還抵抗を含む第１および第２の負帰還ループをそれぞれ有し、その各負帰還ループは、前記各制限回路の出力側に独立のコンデンサおよび独立のバッファ回路の双方を含んでいることを特徴とする直流測定装置。
前記第１の制限回路のダイオードは、前記第１の負帰還ループの一部を形成する第１のダイオードと、前記第１の制限回路の出力を取り出す第２のダイオードと、からなり、
前記第２の制限回路のダイオードは、前記第２の負帰還ループの一部を形成する第３のダイオードと、前記第２の制限回路の出力を取り出す第４のダイオードと、からなることを特徴とする請求項８または請求項９に記載の直流測定装置。
所定の電圧を負荷に印加してその負荷の電流を測定する電流測定装置に使用される制限回路であって、
演算増幅器と、
前記演算増幅器の出力端子と反転入力端子との間に介在し、第１のダイオードおよび帰還抵抗を含む負帰還ループと、を備え、
前記演算増幅器には、前記負荷の制限電流に応じた制限電圧と、前記負荷に流れる電流に応じて得られる検出電圧とを入力するようにし、
前記負帰還ループは、前記演算増幅器の出力側にコンデンサおよびバッファ回路の双方を含むようにしたこと特徴とする制限回路。
前記演算増幅器の出力は、第２のダイオードを介して取り出すようにしたことを特徴とする請求項１１に記載の制限回路。