JP4977013B2

JP4977013B2 - 電力印加回路、及び試験装置

Info

Publication number: JP4977013B2
Application number: JP2007511115A
Authority: JP
Inventors: 一成平田; 忠亮佐藤; 昌広永田
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2006-04-28
Filing date: 2007-02-28
Publication date: 2012-07-18
Anticipated expiration: 2027-02-28
Also published as: KR20080111494A; KR101024220B1; WO2007125680A1; EP2017633A1; EP2017633B1; CN101432630A; US20070252571A1; CN101432630B; EP2017633A4; US7482829B2; JPWO2007125680A1

Description

本発明は、負荷に電力を供給する電力印加回路、及び被試験デバイスを試験する試験装置に関する。特に本発明は、負荷に直流電力を供給する電力印加回路、及び被試験デバイスの直流試験を行う試験装置に関する。本出願は、下記の日本特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
出願番号特願２００６−１２６６０８出願日２００６年４月２８日

半導体回路等の被試験デバイスを試験する試験項目として、電圧印加電流測定、及び電流印加電圧測定等の直流試験が知られている。例えば電圧印加電流測定においては、被試験デバイスに所定の直流電圧を印加した状態において、被試験デバイスの静止時又は動作時に被試験デバイスに流れる直流電流を検出する。当該直流電流が所定の範囲内に無い場合、被試験デバイスを不良と判定する。

従来、被試験デバイスに直流電力を供給する回路として、増幅器を用いた回路が知られている（例えば、特許文献１参照）。当該増幅器は、入力電圧を増幅した電圧を、被試験デバイスに印加する。
特開平５−１１９１１０号公報

しかし、高精度に電圧値が制御され、且つ高電圧の印加電圧を被試験デバイスに印加する場合、高精度且つ高電圧の増幅器を用いる必要がある。係る増幅器はコストが高く、回路コストが増大してしまう。

また、例えば特許文献１に開示されるように、被試験デバイスに一定の電圧を印加し、被試験デバイスに供給される電流を測定する電圧印加電流測定回路が知られている。係る回路において、被試験デバイスに高電圧を印加する場合、回路のそれぞれの素子において高精度且つ高電圧の素子を用いる必要がある。

また、特許文献１の図１に開示されるように、回路内の一部の素子に対してフローティング電源から電源電圧を供給した場合であっても、例えば主増幅器１３、差動増幅器２１、抵抗器２５については、高精度且つ高電圧の素子を用いる必要がある。このため、回路コストが増大してしまう。また、回路の一部の素子に対してフローティング電源を使用した場合、回路構成が複雑となり、回路コストが増大してしまう。

このため本発明は上記の課題を解決する電力印加回路及び試験装置を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１の形態においては、負荷に直流電力を印加する電力印加回路であって、負荷に印加すべき印加電圧の電圧範囲に応じた正及び負の高電圧が電源電圧として与えられ、電源電圧の範囲内において、入力電圧に応じた電圧を生成して負荷に印加する出力バッファと、出力バッファより高精度に電圧が生成でき、入力される電圧を増幅して入力電圧を生成し、出力バッファに入力する主増幅器と、出力バッファが出力する電圧に応じた電圧を基準として、正及び負の高電圧より電圧差の小さい正及び負のフローティング電圧を生成し、主増幅器の電源電圧として供給するフローティング電源とを備える電力印加回路を提供する。

本発明の第２の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに直流電力を供給する、第１の形態の電力印加回路と、被試験デバイスに供給される電圧又は電流を検出する検出部と、検出部が検出した電圧又は電流に基づいて、被試験デバイスの良否を判定する判定部とを備える試験装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の実施形態に係る電力印加回路１００の構成の一例を示す図である。電力印加回路１００における各電圧を説明する図である。電力印加回路１００の構成の他の例を示す図である。電力印加回路１００の構成の他の例を示す図である。本発明の実施形態に係る電圧測定回路４００の構成の一例を示す図である。本発明の実施形態に係る試験装置２００の構成の一例を示す図である。電力印加回路１００の他の構成例を示す図である。電力印加回路１００の他の構成例を示す図である。電力印加回路１００の他の構成例を示す図である。電圧測定回路４００の他の構成例を示す図である。

符号の説明

１０・・・フローティング電源、１２・・・フォトカプラ、１４・・・フォトカプラ、１６・・・電圧コンバータ、１８・・・ＤＡコンバータ、２０・・・抵抗、２２・・・主増幅器、２４・・・抵抗、２６・・・電圧検出用増幅器、２８・・・出力バッファ、３０・・・電流検出用抵抗、３２・・・第１の分圧用抵抗、３４・・・第２の分圧用抵抗、３６・・・ＡＤコンバータ、３８・・・電流検出用増幅器、４０・・・基準増幅器、４２・・・バッファ、４４、４６、４８、５０、５２・・・直流電源、５４・・・バッファ、５６・・・基準バッファ、１００・・・電力印加回路、１１０・・・パターン入力部、１２０・・・検出部、１３０・・・判定部、２００・・・試験装置、３００・・・被試験デバイス、４００・・・電圧測定回路

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の実施形態に係る電力印加回路１００の構成の一例を示す図である。電力印加回路１００は、負荷に直流電力を印加する回路である。本例において電力印加回路１００は、半導体回路等の被試験デバイス３００に、所定の直流電圧を印加した場合における、被試験デバイス３００に供給される直流電流を測定する。

電力印加回路１００は、フローティング電源１０、フォトカプラ１２、フォトカプラ１４、電圧コンバータ１６、ＤＡコンバータ１８、ＡＤコンバータ３６、主増幅器２２、出力バッファ２８、電圧検出用増幅器２６、基準増幅器４０、電流検出用増幅器３８、抵抗２０、抵抗２４、電流検出用抵抗３０、第１の分圧用抵抗３２、及び第２の分圧用抵抗３４を備える。

フォトカプラ１２は、被試験デバイス３００に印加すべき印加電圧の電圧値を示す光信号のデジタルデータを受け取り、ＤＡコンバータ１８に供給する。電力印加回路１００は、フォトカプラ１２に代えて、パルストランス等のアイソレータを備えてもよい。つまり、ＤＡコンバータ１８は、電力印加回路１００の外部と電気的に絶縁される。ＤＡコンバータ１８は、受け取ったデジタルデータに応じた電圧値の直流電圧を出力する。ＤＡコンバータ１８は、光信号のデジタルデータに基づいて当該直流電圧を生成してよく、また光電変換回路等により電気信号に変換されたデジタルデータに基づいて当該直流電圧を生成してもよい。

主増幅器２２は、ＤＡコンバータ１８が出力する直流電圧を増幅した入力電圧を、出力バッファ２８に入力する。本例において主増幅器２２は、当該入力電圧として、被試験デバイス３００に印加すべき印加電圧を生成する。この場合、出力バッファ２８は電圧フォロワ回路であってよい。また、主増幅器２２は、例えば差動増幅器であってよい。主増幅器２２における増幅率は、主増幅器２２の負入力端子とＤＡコンバータ１８とを電気的に接続する抵抗２０の抵抗値、及び主増幅器２２の負入力端子に接続される帰還経路に設けられた抵抗２４の抵抗値の比により定まる。例えば、抵抗２０の抵抗値をＲｓ、抵抗２４の抵抗値をＲｆとした場合、主増幅器２２の増幅率は、−Ｒｆ／Ｒｓにより定まる。

出力バッファ２８は、主増幅器２２から入力される入力電圧に応じた電圧を生成して出力する。本例において出力バッファ２８は電圧フォロワ回路であり、入力電圧に応じた印加電圧を出力する。また、出力バッファ２８には、負荷に印加すべき印加電圧の電圧範囲に応じた正及び負の高電圧（＋ＨＩＧＨ、−ＨＩＧＨ）が電源電圧として与えられる。つまり、出力バッファ２８は、当該電源電圧の範囲内における印加電圧を出力できる。

上述したように、主増幅器２２において被試験デバイス３００に印加すべき印加電圧を生成し、出力バッファ２８は、当該印加電圧を被試験デバイス３００に印加する。このため、主増幅器２２は、出力バッファ２８より高精度の増幅器であることが好ましい。例えば、主増幅器２２は、出力バッファ２８より微小な入力電圧を精度よく増幅してよい。

フローティング電源１０は、出力バッファ２８が出力する印加電圧を基準として、正及び負のフローティング電圧（＋ＶＦ、−ＶＦ）を生成する。当該正及び負のフローティング電圧の電圧差は、出力バッファ２８に供給される正及び負の電源電圧の電圧差より小さくてよい。また、フローティング電源１０は、出力バッファ２８が出力する印加電圧を中点として、正及び負のフローティング電圧を生成してよい。また、フローティング電源１０は、例えばＤＣ／ＤＣコンバータであり、直流電源５２が生成する電圧に基づいて、当該フローティング電圧を生成してよい。

フローティング電源１０は、生成したフローティング電圧を、主増幅器２２の電源電圧として供給する。つまり、主増幅器２２は、当該正及び負のフローティング電圧の範囲内の電圧を生成できる。当該フローティング電圧は、印加電圧を中点とした電圧であるので、主増幅器２２は、当該フローティング電圧の電圧範囲内で、印加電圧を生成することができる。

上述したように、正及び負のフローティング電圧の電圧差は、出力バッファ２８の正及び負の電源電圧の電圧差より小さくてよい。このため、主増幅器２２は、出力バッファ２８に比べ低電圧の増幅器を用いることができる。例えば主増幅器２２は、出力バッファ２８に含まれるトランジスタより耐圧の小さいトランジスタを用いてよい。

このように、主増幅器２２として高精度且つ低電圧の増幅器を用い、出力バッファ２８として低精度且つ高電圧の増幅器を用いることにより、高精度且つ高電圧の印加電圧を生成することができる。つまり、高精度且つ高電圧の増幅器を用いずとも、高精度且つ高電圧の印加電圧を生成することができる。このため、回路コストを低減することができる。

基準増幅器４０は、フローティング電源１０から電源電圧が供給される回路の基準電圧を生成する。例えば基準増幅器４０は、主増幅器２２が出力する電圧の基準となる基準電圧を、出力バッファ２８が出力する電圧に基づいて生成し、主増幅器２２に入力する。本例においてフローティング電源１０は、フローティング電圧を基準増幅器４０の電源電圧として更に供給する。基準増幅器４０には、電源電圧として正及び負のフローティング電圧が与えられるので、基準増幅器４０は、正及び負のフローティング電圧の電圧範囲内において基準電圧を生成する。このような構成により、基準増幅器４０として低電圧の増幅器を用いることができる。

また基準増幅器４０は、当該基準電圧を主増幅器２２の正入力端子に入力してよい。また基準増幅器４０は、被試験デバイス３００に印加される印加電圧を分圧した電圧を受け取り、当該電圧を主増幅器２２に入力する電圧フォロワ回路であってよい。主増幅器２２は、当該基準電圧と、負入力端子との電圧差を増幅して出力する。

電圧検出用増幅器２６は、被試験デバイス３００に印加される印加電圧を、抵抗２４を介して主増幅器２２に帰還し、主増幅器２２が出力する印加電圧を略一定の電圧に保持させる。本例において電圧検出用増幅器２６は電圧フォロワ回路であり、電圧検出用増幅器２６の出力端は、主増幅器２２の負入力端に接続される。フローティング電源１０は、フローティング電圧を、電圧検出用増幅器２６の電源電圧として供給してよい。このような構成により、電圧検出用増幅器２６として、低電圧の増幅器を用いることができる。

第１の分圧用抵抗３２及び第２の分圧用抵抗３４は、被試験デバイス３００に印加される印加電圧を分圧する。本例における第１の分圧用抵抗３２及び第２の分圧用抵抗３４は、電圧検出用増幅器２６と、接地電位との間に直列に設けられる。つまり、第１の分圧用抵抗３２の抵抗値をＲ１、第２の分圧用抵抗３４の抵抗値をＲ２とし、印加電圧をＶｉｎとすると、基準電圧Ｖｇｎｄは、Ｒ２×Ｖｉｎ／（Ｒ１＋Ｒ２）であらわされる。

本例において第１の分圧用抵抗３２は、一端が電圧検出用増幅器２６に接続され、印加電圧が与えられる。また第１の分圧用抵抗３２の他端は、第２の分圧用抵抗３４に電気的に接続される。また第２の分圧用抵抗３４は、一端は第１の分圧用抵抗３２に電気的に接続され、他端に接地電位が与えられる。また、第２の分圧用抵抗３４の抵抗値は、第１の分圧用抵抗３２の抵抗値以上であってよい。また、第１の分圧用抵抗３２の耐圧は、第２の分圧用抵抗３４の耐圧より小さくてよい。

第１の分圧用抵抗３２及び第２の分圧用抵抗３４の接続点は、基準増幅器の正入力端子に接続される。基準増幅器４０は、第１の分圧用抵抗３２及び第２の分圧用抵抗３４が分圧した電圧に基づいて、基準電圧を生成する。本例において基準増幅器４０は、当該分圧された電圧を基準電圧として出力する。また、基準増幅器４０は、電流検出用増幅器３８に当該基準電圧を更に供給してよい。

電流検出用抵抗３０は、出力バッファ２８の出力端と、被試験デバイス３００との間に設けられる。電流検出用増幅器３８は、電流検出用抵抗３０の両端に印加される電圧を検出する。電流検出用増幅器３８は、例えば差動増幅器であって、正及び負入力端に電流検出用抵抗３０の両端の電位が入力される。またフローティング電源１０は、フローティング電圧を電流検出用増幅器３８の電源電圧として更に供給する。このような構成により、電流検出用増幅器３８として低電圧の増幅器を用いることができる。

ＡＤコンバータ３６は、電流検出用増幅器３８が出力する電圧に基づいて、被試験デバイス３００に供給される電流値を検出する電流検出部として機能する。ＡＤコンバータ３６は、電流検出用増幅器３８が出力する電圧値をデジタル値に変換する。フォトカプラ１４は、ＡＤコンバータ３６が出力するデジタルデータの光信号を外部に伝送する。電力印加回路１００は、ＡＤコンバータ３６が出力するデジタルデータを光信号に変換する電光変換回路を更に備えてよい。

電圧コンバータ１６は、正のフローティング電圧を所定の電圧に変換し、ＤＡコンバータ１８及びＡＤコンバータ３６の正側の電源電圧として供給する。また、基準増幅器４０は、基準電圧を、ＤＡコンバータ１８及びＡＤコンバータ３６の負側の電源電圧として供給する。

また、電力印加回路１００は、複数の直流電源（４４、４６、４８、５０）及びバッファ４２を更に備えてよい。バッファ４２は、被試験デバイス３００のＧＮＤ基準電圧を出力する。本例において被試験デバイス３００のＧＮＤ基準電圧は接地電位である。直流電源４４及び４６は、バッファ４２の正及び負の電源電圧をそれぞれ生成する。また直流電源４８及び５０は、出力バッファ２８の正及び負の電源電圧をそれぞれ生成する。

以上説明した電力印加回路１００によれば、高精度且つ高電圧の増幅器を使用せずに、高精度且つ高電圧の印加電圧を被試験デバイス３００に印加することができる。また、出力バッファ２８及び第２の分圧用抵抗３４以外の素子は、低電圧の素子を用いることができる。このため、回路コストを低減することができる。

図２は、電力印加回路１００における各電圧を説明する図である。上述したように、出力バッファ２８には、正及び負の電源電圧（＋ＨＩＧＨ、−ＨＩＧＨ）が供給される。正及び負の電源電圧により規定される電圧範囲は、被試験デバイス３００への印加電圧が取りうる電圧範囲を含むことが好ましい。

出力バッファ２８は、当該電源電圧の電圧範囲内における印加電圧を出力する。フローティング電源１０は、当該印加電圧を中点として正及び負のフローティング電圧（＋ＶＦ、−ＶＦ）を生成する。正のフローティング電圧は、印加電圧に所定の電圧を加えた電圧であり、負のフローティング電圧は、印加電圧から当該所定の電圧を減じた電圧である。また、正及び負のフローティング電圧は、電源電圧（＋ＨＩＧＨ、−ＨＩＧＨ）の電圧範囲内に含まれてよい。主増幅器２２、電圧検出用増幅器２６、基準増幅器４０、及び電流検出用増幅器３８は、印加電圧近傍の電圧を出力するので、当該フローティング電圧を電源電圧として供給すれば駆動することができる。また、フローティング電圧は、印加電圧に追従して変動する。

基準増幅器４０は、上述したように印加電圧を、第１の分圧用抵抗３２の抵抗値Ｒ１及び第２の分圧用抵抗３４の抵抗値Ｒ２で分圧した基準電圧を出力する。当該基準電圧は、正のフローティング電圧（＋ＶＦ）以下であり、負のフローティング電圧（−ＶＦ）以上であってよい。主増幅器２２及び電流検出用増幅器３８等の差動増幅器は、当該基準電圧を基準とした電圧を出力する。

図３は、電力印加回路１００の構成の他の例を示す図である。本例において電力印加回路１００は、半導体回路等の被試験デバイス３００に、所定の直流電流を供給した場合における、被試験デバイス３００に印加される直流電圧を測定する。

本例における電力印加回路１００は、図１に関連して説明した電力印加回路１００に対し、バッファ５４を更に備える。他の構成要素は、図１において同一の符号を付して説明した構成要素と同様の機能を有してよい。

また、本例における電力印加回路１００においては、電流検出用増幅器３８が出力する電圧が、抵抗２４を介して主増幅器２２の負入力端子に帰還される。これにより、出力バッファ２８が出力する電流を略一定の電流に保持させることができる。

また、本例における電力印加回路１００においては、電圧検出用増幅器２６が出力する電圧が、バッファ５４を介してＡＤコンバータ３６に入力される。本例における電力印加回路１００は、バッファ５４を有さなくともよい。本例におけるＡＤコンバータ３６は、電圧検出用増幅器２６が出力する電圧に基づいて、被試験デバイス３００に印加される印加電圧の電圧値を検出する電圧検出部として機能する。フローティング電源１０は、フローティング電圧をバッファ５４の電源電圧として更に供給する。

このような構成により、電力印加回路１００は、電流印加電圧測定を行うことができる。また、図１において説明した電力印加回路１００と同様に、高精度且つ高電圧の増幅器を使用せずに、高精度且つ高電圧の印加電圧を被試験デバイス３００に印加することができる。また、出力バッファ２８及び第２の分圧用抵抗３４以外の素子は、低電圧の素子を用いることができる。このため、回路コストを低減することができる。

図４は、電力印加回路１００の構成の他の例を示す図である。本例における電力印加回路１００は、半導体回路等の被試験デバイス３００に、所定の直流電流を供給した場合における、被試験デバイス３００に印加される直流電圧を測定する。

本例における電力印加回路１００は、図３に関連して説明した電力印加回路１００に対し、同一の構成要素を有し、構成要素間の接続が異なる。本例における電圧検出用増幅器２６の出力端は、第１の分圧用抵抗３２及び基準増幅器４０の正入力端子に接続される。基準増幅器４０は、図３における基準増幅器４０と同様に、基準電圧を主増幅器２２及び電流検出用増幅器３８に供給する。

また、バッファ５４の正入力端子は、第１の分圧用抵抗３２及び第２の分圧用抵抗３４の接続点と、電気的に接続される。つまり、バッファ５４は、被試験デバイス３００に印加される印加電圧を第１の分圧用抵抗３２及び第２の分圧用抵抗３４の抵抗比で分圧した電圧を、ＡＤコンバータ３６に入力する。

このような構成によっても、図３において説明した電力印加回路１００と同様に、電流印加電圧測定を行うことができる。また、図１において説明した電力印加回路１００と同様に、高精度且つ高電圧の増幅器を使用せずに、高精度且つ高電圧の印加電圧を被試験デバイス３００に印加することができる。また、出力バッファ２８及び第２の分圧用抵抗３４以外の素子は、低電圧の素子を用いることができる。このため、回路コストを低減することができる。

図５は、本発明の実施形態に係る電圧測定回路４００の構成の一例を示す図である。電圧測定回路４００は、入力電圧Ｖｉｎの電圧値を測定する回路であり、フローティング電源１０、フォトカプラ１２、フォトカプラ１４、電圧コンバータ１６、ＤＡコンバータ１８、ＡＤコンバータ３６、主増幅器２２、出力バッファ２８、電圧検出用増幅器２６、抵抗２０、抵抗２４、電流検出用抵抗３０、基準増幅器４０、第１の分圧用抵抗３２、及び第２の分圧用抵抗３４を備える。本例における電圧測定回路４００は、図１において説明した電力印加回路１００の構成から、電流検出用増幅器３８を除去し、各構成要素の接続関係を変更した構成を有する。

電圧測定回路４００は、各構成要素の接続を、図１において説明した電力印加回路１００のように接続するか、又は電圧測定回路４００のように接続するかを切り替える切替器を更に備えてよい。これにより、当該回路を、電圧測定回路４００又は電力印加回路１００のいずれとしても機能させることができる。

電圧検出用増幅器２６には、測定すべき入力電圧Ｖｉｎが入力される。電圧検出用増幅器２６の出力電圧は、第１の分圧用抵抗３２及び第２の分圧用抵抗３４により分圧され、ＡＤコンバータ３６に入力される。これにより、広い測定レンジで入力電圧Ｖｉｎの電圧値を測定することができる。

また、電圧検出用増幅器２６の出力端は、基準増幅器４０の正入力端子に接続される。基準増幅器４０は、図１における基準増幅器４０と同様に、基準電圧を主増幅器２２、ＤＡコンバータ１８、及びＡＤコンバータ３６に供給する。

出力バッファ２８の出力端は、フローティング電源１０の中点電位に接続される。また、出力バッファ２８の出力端は、抵抗２４を介して主増幅器２２の正入力端に接続される。また、出力バッファ２８の出力端は、電流検出用抵抗３０を介して開放される。

主増幅器２２は、与えられる電圧を増幅し、出力バッファ２８に供給する。出力バッファ２８が出力する電圧は、フローティング電圧の中点となり、当該フローティング電圧が電圧検出用増幅器２６、主増幅器２２、及び基準増幅器４０の電源電圧となる。このため、主増幅器２２は、電圧測定回路４００が入力電圧Ｖｉｎを測定動作できるように、入力電圧Ｖｉｎに応じた電圧を出力してよい。例えば、主増幅器２２は、入力電圧Ｖｉｎの電圧値として予想される電圧値の近傍の電圧を出力してよい。

また、ＤＡコンバータ１８は、正の電源電圧として正のフローティング電圧を受け取り、負の電源電圧として基準電圧を受け取る。また、ＡＤコンバータ３６は、正の電源電圧として、正のフローティング電圧を電圧コンバータ１６を介して受け取り、負の電源電圧として基準電圧を受け取る。このような構成により、電力印加回路１００と同様の回路を用いて、入力電圧Ｖｉｎを広い測定レンジで測定することができる。

図６は、本発明の実施形態に係る試験装置２００の構成の一例を示す図である。試験装置２００は、半導体回路等の被試験デバイス３００を試験する装置であって、パターン入力部１１０、電力印加回路１００、検出部１２０、及び判定部１３０を備える。

電力印加回路１００は、被試験デバイス３００に直流電力を供給する。例えば電力印加回路１００は、電圧印加電流測定を行う場合に所定の直流電圧を被試験デバイス３００に印加し、電流印加電圧測定を行う場合に所定の直流電流を被試験デバイス３００に印加する。電力印加回路１００は、図１から図４において説明したいずれかの電力印加回路１００であってよく、図７から図９において後述するいずれかの電力印加回路１００であってもよい。

検出部１２０は、被試験デバイス３００に印加される直流電圧又は直流電流を検出する。例えば検出部１２０は、電圧印加電流測定を行う場合に当該直流電流を検出し、電流印加電圧測定を行う場合に当該直流電圧を検出する。また、図６においては、電力印加回路１００及び検出部１２０を分離して示しているが、検出部１２０は電力印加回路１００の内部に設けられてよい。例えば検出部１２０は、図１から図４において説明したＡＤコンバータ３６及びフォトカプラ１４であってよい。

判定部１３０は、検出部１２０が検出した直流電圧又は直流電流に基づいて、被試験デバイス３００の良否を判定する。例えば判定部１３０は、当該直流電圧又は直流電流が所定の範囲内であるか否かにより、被試験デバイス３００の良否を判定してよい。

パターン入力部１１０は、被試験デバイス３００に試験パターンを入力する。被試験デバイス３００の動作時における直流試験を行う場合、検出部１２０は、パターン入力部１１０が試験パターンを出力している状態における、直流電圧又は直流電流を検出する。また、被試験デバイス３００の静止時における直流試験を行う場合、検出部１２０は、パターン入力部１１０が試験パターンを出力していない状態における、直流電圧又は直流電流を検出する。

本例における試験装置２００によれば、電力印加回路１００が、低コストで高電圧且つ高精度の電圧を印加することができるので、高電圧の被試験デバイス３００を低コストで精度よく試験することができる。

図７は、電力印加回路１００の他の構成例を示す図である。本例における電力印加回路１００は、図１に示した電力印加回路１００の構成に加え、基準バッファ５６を更に備える。また、図１に示した電力印加回路１００は、出力バッファ２８が出力する電圧を、フローティング電源１０の中点電圧としたが、本例における電力印加回路１００は、基準バッファ５６が出力する電圧を、フローティング電源１０の中点電圧とする。他の構成は、図１に関連して説明した電力印加回路１００と同一であってよい。

基準バッファ５６は、基準増幅器４０が出力する基準電圧と略等しい電圧を出力する。本例において基準バッファ５６は、基準電圧を受け取り、略１倍のゲインで出力するボルテージフォロワ回路であってよい。基準バッファ５６は、基準電圧と略等しい電圧を、フローティング電源１０の中点電圧として、フローティング電源１０に供給する。

このような構成により、ＤＡコンバータ１８及び主増幅器２２の基準電圧と、フローティング電源１０の中点電圧とを略等しくすることができる。ＤＡコンバータ１８及び主増幅器２２の基準電圧と、フローティング電源１０の中点電圧とが異なる場合、ＤＡコンバータ１８に設定できる電圧範囲が狭くなってしまう。

例えば、基準電圧及び中点電圧が、例えば共に０Ｖであり、正のフローティング電圧が中点電圧より１５Ｖ大きい電圧（＋１０Ｖ）、負のフローティング電圧が中点電圧より１５Ｖ小さい電圧（−２０Ｖ）とする。この場合、主増幅器２２の電源電圧は、正側が＋１５Ｖ、負側が−１５Ｖとなる。主増幅器２２は、基準電圧（０Ｖ）と入力電圧との差分に応じた電圧を、電源電圧の範囲内（−１５Ｖ〜＋１５Ｖ）で出力するので、ＤＡコンバータ１８に設定できる電圧の上限は、１５Ｖに応じた値となる。

これに対し、基準電圧が０Ｖであり、中点電圧が−５Ｖである場合、主増幅器２２の電源電圧は、正側が＋１０Ｖ、負側が−２０Ｖとなる。このため、ＤＡコンバータ１８に設定できる電圧の上限は、＋１０Ｖに応じた値となり、設定可能な電圧範囲が狭くなってしまう。

本例における電力印加回路１００は、上述したように、ＤＡコンバータ１８及び主増幅器２２の基準電圧と、フローティング電源１０の中点電圧とを略等しくするので、ＤＡコンバータ１８に設定可能な電圧範囲が狭くなることを防ぐことができる。

また、基準バッファ５６は、出力バッファ２８の電源電圧（＋ＨＩＧＨ、−ＨＩＧＨ）と略同一の電源電圧を受け取る。つまり、直流電源４８及び直流電源５０から電源電圧を受け取る。このため、例えば電圧検出用増幅器２６、第１の分圧用抵抗３２、第２の分圧用抵抗３４、バッファ４２、直流電源４６、直流電源４８、基準バッファ５６、及びフローティング電源１０を含む電流ループを形成することができる。これにより第１の分圧用抵抗３２及び第２の分圧用抵抗３４に電流を流すことができる。

また、基準バッファ５６が出力可能な電力は、出力バッファ２８より小さくてよい。例えば、基準バッファ５６が出力可能な電流の上限値は、出力バッファ２８が出力可能な電流の上限値より小さくてよい。また、基準バッファ５６の回路規模は、出力バッファ２８の回路規模より小さくてよい。また、基準バッファ５６の電圧出力精度は、主増幅器２２より低くてよい。

本例における電力印加回路１００は、高電圧のバッファである基準バッファ５６を追加することにより、図１において説明した電力印加回路１００に対し、設定可能な電圧範囲を広げることができる。上述したように、基準バッファ５６の回路規模は比較的に小さくてよいので、回路規模をそれほど増大させずに、設定可能な電圧範囲を広げることができる。

図８は、電力印加回路１００の他の構成例を示す図である。本例における電力印加回路１００は、図３に示した電力印加回路１００の構成に加え、基準バッファ５６を更に備える。また、図３に示した電力印加回路１００は、出力バッファ２８が出力する電圧を、フローティング電源１０の中点電圧としたが、本例における電力印加回路１００は、基準バッファ５６が出力する電圧を、フローティング電源１０の中点電圧とする。他の構成は、図３に関連して説明した電力印加回路１００と同一であってよい。また、基準バッファ５６は、図７において説明した基準バッファ５６と同一であってよい。

基準バッファ５６は、基準増幅器４０が出力する基準電圧を受け取り、略１倍のゲインで出力するボルテージフォロワ回路であってよい。基準バッファ５６は、基準電圧と略等しい電圧を、フローティング電源１０の中点電圧として、フローティング電源１０に供給する。また、基準バッファ５６は、出力バッファ２８の電源電圧（＋ＨＩＧＨ、−ＨＩＧＨ）と略同一の電源電圧を受け取ってよい。つまり、直流電源４８及び直流電源５０から電源電圧を受け取ってよい。また、基準バッファ５６が出力可能な電力は、出力バッファ２８より小さくてよい。このような構成により、図７において説明した電力印加回路１００と同様に、ＤＡコンバータ１８に設定可能な電圧範囲を広げることができる。

図９は、電力印加回路１００の他の構成例を示す図である。本例における電力印加回路１００は、図４に示した電力印加回路１００の構成に加え、基準バッファ５６を更に備える。また、図４に示した電力印加回路１００は、出力バッファ２８が出力する電圧を、フローティング電源１０の中点電圧としたが、本例における電力印加回路１００は、基準バッファ５６が出力する電圧を、フローティング電源１０の中点電圧とする。他の構成は、図４に関連して説明した電力印加回路１００と同一であってよい。また、基準バッファ５６は、図７において説明した基準バッファ５６と同一であってよい。

図１０は、電圧測定回路４００の他の構成例を示す図である。本例における電圧測定回路４００は、図５に示した電圧測定回路４００の構成に加え、基準バッファ５６を更に備える。また、図５に示した電圧測定回路４００は、出力バッファ２８が出力する電圧を、フローティング電源１０の中点電圧としたが、本例における電力印加回路１００は、基準バッファ５６が出力する電圧を、フローティング電源１０の中点電圧とする。他の構成は、図５に関連して説明した電圧測定回路４００と同一であってよい。また、基準バッファ５６は、図７において説明した基準バッファ５６と同一であってよい。

また、以上において説明した電力印加回路１００及び電圧測定回路４００は、第２の分圧用抵抗３４と並列に設けたバイパスコンデンサを更に備えてよい。このような構成により、急峻な電源変動を緩和することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

以上から明らかなように、本発明の実施形態によれば、高電圧且つ高精度の電圧を、低コストの回路で生成することができる。また高電圧の被試験デバイスを低コストで精度よく試験することができる。また、ＤＡコンバータに設定可能な電圧範囲が狭くなることを防ぐことができる。

Claims

負荷に直流電力を印加する電力印加回路であって、
前記負荷に印加すべき印加電圧の電圧範囲に応じた正及び負の高電圧が電源電圧として与えられ、前記電源電圧の範囲内において、入力電圧に応じた電圧を生成して前記負荷に印加する出力バッファと、
前記出力バッファより高精度に電圧が生成でき、入力される電圧を増幅して前記入力電圧を生成し、前記出力バッファに入力する主増幅器と、
前記出力バッファが出力する電圧に応じた電圧を基準として、前記正及び負の高電圧より電圧差の小さい正及び負のフローティング電圧を生成し、前記主増幅器に電源電圧として供給するフローティング電源と
を備える電力印加回路。
前記主増幅器が出力する電圧の基準となる基準電圧を、前記出力バッファが出力する電圧に基づいて生成し、前記主増幅器に供給する基準増幅器を更に備える
請求項１に記載の電力印加回路。
前記フローティング電源は、前記フローティング電圧を前記基準増幅器の電源として更に供給する
請求項２に記載の電力印加回路。
前記負荷に印加される前記印加電圧を分圧する第１及び第２の分圧用抵抗を更に備え、
前記基準増幅器は、前記第１及び第２の分圧用抵抗が前記印加電圧を分圧した電圧に基づいて、前記基準電圧を生成する
請求項２に記載の電力印加回路。
前記第１の分圧用抵抗は、一端に前記印加電圧が与えられ、他端が前記第２の分圧用抵抗に接続され、
前記第２の分圧用抵抗は、抵抗値が前記第１分圧用抵抗の抵抗値以上であり、一端が前記第１の分圧用抵抗に接続され、他端が接地電位に接続される
請求項４に記載の電力印加回路。
前記主増幅器に入力する直流電圧を、前記基準増幅器が出力する電圧を基準電圧として生成するＤＡコンバータを更に備える
請求項２に記載の電力印加回路。
前記フローティング電源は、前記出力バッファが出力する電圧を基準として、前記フローティング電圧を生成する
請求項１に記載の電力印加回路。
前記フローティング電源は、前記基準増幅器が出力する電圧に応じた電圧を基準として、前記フローティング電圧を生成する
請求項２に記載の電力印加回路。
前記基準増幅器が前記主増幅器に入力する前記基準電圧を分岐して受け取り、前記基準電圧と略等しい電圧を出力する基準バッファを更に備え、
前記フローティング電源は、前記基準バッファが出力する電圧を基準として、前記フローティング電圧を生成する
請求項８に記載の電力印加回路。
前記基準バッファは、出力可能な電力が、前記出力バッファより小さい請求項９に記載の電力印加回路。
前記基準バッファは、前記出力バッファと略同一の電源電圧が与えられ、
前記基準増幅器は、前記フローティング電圧が電源電圧として与えられる
請求項１０に記載の電力印加回路。
前記基準バッファは、前記基準増幅器が出力する前記基準電圧を受け取り、略１倍のゲインで出力する
請求項１０に記載の電力印加回路。
前記負荷に印加される前記印加電圧を分岐して受け取り、前記印加電圧を前記主増幅器に帰還させることにより、前記印加電圧を略一定の電圧に保持させる電圧検出用増幅器を更に備え、
前記フローティング電源は、前記フローティング電圧を前記電圧検出用増幅器の電源電圧として更に供給する
請求項１に記載の電力印加回路。
前記出力バッファと前記負荷との間に設けられた電流検出用抵抗と、
前記電流検出用抵抗の両端に印加される電圧を検出する電流検出用増幅器と、
前記電流検出用増幅器の出力電圧に基づいて、前記負荷に供給される電流値を検出する電流検出部と
を更に備え、
前記フローティング電源は、前記フローティング電圧を前記電流検出用増幅器の電源電圧として更に供給する
請求項１３に記載の電力印加回路。
前記出力バッファと前記負荷との間に設けられた電流検出用抵抗と、
前記電流検出用抵抗の両端に印加される電圧を検出し、検出した電圧を前記主増幅器に帰還させることにより、前記負荷に供給される電流を略一定に保持させる電流検出用増幅器を更に備え、
前記フローティング電源は、前記フローティング電圧を前記電流検出用増幅器の電源電圧として更に供給する
請求項１に記載の電力印加回路。
前記負荷に印加される前記印加電圧を分岐して受け取り、前記印加電圧に応じた電圧を出力する電圧検出用増幅器と、
前記電圧検出用増幅器の出力電圧に基づいて、前記印加電圧の電圧値を検出する電圧検出部と
を更に備え、
前記フローティング電源は、前記フローティング電圧を前記電圧検出用増幅器の電源電圧として更に供給する
請求項１５に記載の電力印加回路。
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに直流電力を供給する、請求項１に記載の電力印加回路と、
前記被試験デバイスに供給される電圧又は電流を検出する検出部と、
前記検出部が検出した電圧又は電流に基づいて、前記被試験デバイスの良否を判定する判定部と
を備える試験装置。