JP4707608B2

JP4707608B2 - 測定回路及び試験装置

Info

Publication number: JP4707608B2
Application number: JP2006140911A
Authority: JP
Inventors: 昌広永田
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2006-05-19
Filing date: 2006-05-19
Publication date: 2011-06-22
Anticipated expiration: 2026-05-19
Also published as: US7521937B2; US20070268022A1; JP2007309859A

Description

本発明は、被試験デバイスを測定する測定回路、及び測定回路を備える試験装置に関する。特に本発明は、電圧印加電流測定又は電流印加電圧測定を行う測定回路に関する。

半導体回路等の被試験デバイスの試験項目として、被試験デバイスの直流試験が知られている。また直流試験として、被試験デバイスに所定の直流電圧を印加した場合に被試験デバイスに供給される直流電流を測定する電圧印加電流測定の測定結果に基づいて被試験デバイスの良否を判定する試験と、被試験デバイスに所定の直流電流を供給した場合に被試験デバイスに供給される直流電圧を測定する電流印加電圧測定の測定結果に基づいて被試験デバイスの良否を判定する試験とが知られている。

また、当該直流試験を行う場合に、被試験デバイスに過電流等が供給されることを防ぐべく、被試験デバイスに供給される直流電流を制限する回路を備えた測定回路が知られている。図５は、従来の測定回路４００の構成の一例を示す図である。

測定回路４００は、被試験デバイス３００に所定の直流電圧を印加した場合に、被試験デバイス３００に供給される直流電流を測定する回路である。ＤＡコンバータ４０２は、被試験デバイス３００に印加すべき直流電圧を生成し、主増幅器４０６に入力する。主増幅器４０６は、当該直流電圧に応じた印加電圧を生成し、被試験デバイス３００に印加する。また当該印加電圧は、主増幅器４０６の入力端にフィードバックされ、主増幅器４０６が出力する印加電圧を所定の電圧に制御する。

電圧検出用増幅器４１２は、電流検出用抵抗４０８の両端の電圧を検出し、当該電圧を増幅した検出電圧Ｖｉｍを出力する。ＤＡコンバータ４２８及びＤＡコンバータ４１６は、被試験デバイス３００に供給される直流電流の下限値及び上限値に応じた電圧を出力する。

例えば、ＤＡコンバータ４１６は、直流電流の上限値に応じた上限電圧を出力する。上限電圧と検出電圧Ｖｉｎとは極性の異なる電圧である。また上限電圧と検出電圧Ｖｉｍとの電圧差が、抵抗４１８及び抵抗４２０により分圧されて増幅器４１４に入力される。例えば、検出電圧Ｖｉｍの絶対値が上限電圧の絶対値より大きくなると、増幅器４１４の負入力端子には正電圧が入力される。この結果、増幅器４１４が、負の電圧を出力し、ダイオード４２４がオン状態となる。

この場合、ＤＡコンバータ４０２からダイオード４２４に電流が流れる。抵抗４０４における電圧降下により、被試験デバイス３００に印加される印加電圧が降下し、被試験デバイス３００に流れる直流電流が制限される。

現在、関連する特許文献等は認識していないので、その記載を省略する。

しかし、従来の測定回路４００において、増幅器４１４が出力する電圧は、増幅器４１４の電源電圧近傍から、０Ｖ近傍まで変化する。増幅器４１４の出力点における電圧の変動が大きいので、従来の測定回路４００では、高速に電流制限を行うことが困難であった。

このため本発明は上記の課題を解決する測定回路及び試験装置を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１形態においては、被試験デバイスに所定の直流電圧を印加し、被試験デバイスに流れる直流電流を測定する測定回路であって、正入力端子および負入力端子を有し、正入力端子に入力される入力電圧に応じて直流電圧を生成し、被試験デバイスに印加する主増幅器と、直流電圧を主増幅器の負入力端子に帰還し、主増幅器が生成する直流電圧を入力電圧に応じた電圧に制御させる帰還用抵抗と、直流電流の電流値に応じた検出電圧を出力する電流検出回路と、主増幅器が出力する直流電流の電流値を制限するクランプ回路とを備え、クランプ回路は、直流電流の制限値に応じた制限電圧を出力する第１制限電圧出力部と、制限電圧と検出電圧との大小関係に基づいて、入力電圧を基準電圧とするバイアス電圧を生成する第１バイアス生成部と、主増幅器の負入力端子及び帰還用抵抗の接続点と、第１バイアス生成部との間に設けられ、接続点における電圧及びバイアス電圧の電圧差に応じて、直流電流を制限する制限電流を、帰還用抵抗を介して被試験デバイスに供給する第１ダイオードとを有する測定回路を提供する。

電流検出回路は、検出電圧を、入力電圧を基準として出力し、第１制限電圧出力部は、入力電圧を基準として検出電圧とは極性が反転した制限電圧を出力し、第１バイアス生成部は、検出電圧と制限電圧とを所定の分圧比で分圧した分圧電圧を生成する分圧回路と、分圧電圧を負入力端子に受け取り、入力電圧を正入力端子に受け取り、出力端子が第１ダイオードのアノード端子に接続される差動増幅器と、差動増幅器の負入力端子にアノード端子が接続され、差動増幅器の出力端子にカソード端子が接続される第２ダイオードとを有してよい。

第１制限電圧出力部は、直流電流の上限値に応じた上限電圧を出力し、第１バイアス生成部は、上限電圧に対応する電流値が、検出電圧に対応する電流値より大きい場合に、入力電圧を基準として、第１ダイオードに対して逆バイアスとなるバイアス電圧を印加し、上限電圧に対応する電流値が、検出電圧に対応する電流値以下である場合に、入力電圧を基準として、第１ダイオードに対して順バイアスとなるバイアス電圧を印加し、帰還用抵抗を介して被試験デバイスに制限電流を供給させてよい。

クランプ回路は、第１ダイオードのカソード端子における電圧を受け取り、当該電圧を出力する電圧フォロワ回路と、電圧フォロワ回路の出力端子と、差動増幅器の負入力端子との間に設けられた第１抵抗とを更に有してよい。

クランプ回路は、直流電流の下限値に応じた下限電圧を出力する第２制限電圧出力部と、下限電圧と検出電圧との大小関係に基づいて、入力電圧を基準電圧とするバイアス電圧を生成する第２バイアス生成部と、主増幅器及び帰還用抵抗の接続点と、第２バイアス生成部との間に設けられ、接続点における電圧及び第２バイアス生成部が出力するバイアス電圧の電圧差に応じた制限電流を、被試験デバイスに供給される直流電流から引き込む第３ダイオードとを更に有してよい。

電流検出回路は、入力電圧を基準電圧として検出電圧を出力し、第２制限電圧出力部は、入力電圧を基準電圧として、検出電圧とは極性が反転した下限電圧を出力し、第２バイアス生成部は、検出電圧と下限電圧とを所定の分圧比で分圧した分圧電圧を生成する分圧回路と、分圧電圧を負入力端子に受け取り、入力電圧を正入力端子に受け取り、出力端子が第３ダイオードのカソード端子に接続される差動増幅器と、差動増幅器の負入力端子にカソード端子が接続され、差動増幅器の出力端子にアノード端子が接続される第４ダイオードとを有してよい。

電流検出回路は、主増幅器の出力端子と被試験デバイスとの間に設けられた電流検出用抵抗と、電流検出用抵抗の両端の電圧差を増幅する電流検出用増幅器と、電流検出用増幅器が出力する電圧を、入力電圧を基準とした検出電圧に変換する基準増幅器とを有してよい。

本発明の第２の形態においては、被試験デバイスに所定の直流電流を供給し、被試験デバイスに印加される直流電圧を測定する測定回路であって、正入力端子および負入力端子を有し、正入力端子への入力電圧に応じて直流電圧を生成し、被試験デバイスに印加する主増幅器と、被試験デバイスに供給される直流電流に応じた電圧を出力する電流検出回路と、電流検出回路が出力する電圧を主増幅器の負入力端子に帰還し、被試験デバイスに供給される直流電流を所定の電流に制御させる帰還用抵抗と、被試験デバイスに印加される直流電圧に応じた検出電圧を出力する電圧検出回路と、主増幅器が出力する直流電圧の電圧値を制限するクランプ回路とを備え、クランプ回路は、直流電圧の制限値に応じた制限電圧を出力する第１制限電圧出力部と、制限電圧と検出電圧との大小関係に基づいて、入力電圧を基準電圧とするバイアス電圧を生成する第１バイアス生成部と、主増幅器の負入力端子及び帰還用抵抗の接続点と、第１バイアス生成部との間に設けられ、接続点における電圧及びバイアス電圧の電圧差に応じた制限電流を、帰還用抵抗を介して電流検出回路に供給する第１ダイオードとを有し、電流検出回路は、正入力端子が主増幅器の出力端と接続され、負入力端子が被試験デバイスの入力端と接続され、出力端が帰還用抵抗に接続される電流検出用増幅器と、電流検出用増幅器の出力端および負入力端子を接続する抵抗とを有する測定回路を提供する。

電圧検出回路は、検出電圧を、入力電圧を基準として出力し、第１制限電圧出力部は、入力電圧を基準として検出電圧とは極性が反転した制限電圧を出力し、第１バイアス生成部は、検出電圧と制限電圧とを所定の分圧比で分圧した分圧電圧を生成する分圧回路と、分圧電圧を負入力端子に受け取り、入力電圧を正入力端子に受け取り、出力端子が第１ダイオードのアノード端子に接続される差動増幅器と、差動増幅器の負入力端子にアノード端子が接続され、差動増幅器の出力端子にカソード端子が接続される第２ダイオードとを有してよい。

本発明の第３の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに所定の直流電圧を印加し、被試験デバイスに供給される直流電流を測定する測定回路と、測定回路が測定した直流電流の電流値に基づいて、被試験デバイスの良否を判定する判定部とを備え、測定回路は、正入力端子および負入力端子を有し、正入力端子に入力される入力電圧に応じて直流電圧を生成し、被試験デバイスに印加する主増幅器と、直流電圧を主増幅器の負入力端子に帰還し、主増幅器が生成する直流電圧を入力電圧に応じた電圧に制御させる帰還用抵抗と、直流電流の電流値に応じた検出電圧を出力する電流検出回路と、主増幅器が出力する直流電流の電流値を制限するクランプ回路とを有し、クランプ回路は、直流電流の制限値に応じた制限電圧を出力する第１制限電圧出力部と、制限電圧と検出電圧との大小関係に基づいて、入力電圧を基準電圧とするバイアス電圧を生成する第１バイアス生成部と、主増幅器の負入力端子及び帰還用抵抗の接続点と、第１バイアス生成部との間に設けられ、接続点における電圧及びバイアス電圧の電圧差に応じて、直流電流を制限する制限電流を、帰還用抵抗を介して被試験デバイスに供給する第１ダイオードとを含む試験装置を提供する。

本発明の第４の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに所定の直流電流を供給し、被試験デバイスに印加される直流電圧を測定する測定回路と、測定回路が測定した直流電圧の電圧値に基づいて、被試験デバイスの良否を判定する判定部とを備え、測定回路は、正入力端子および負入力端子を有し、正入力端子への入力電圧に応じて直流電圧を生成し、被試験デバイスに印加する主増幅器と、被試験デバイスに供給される直流電流に応じた電圧を出力する電流検出回路と、電流検出回路が出力する電圧を主増幅器の負入力端子に帰還し、被試験デバイスに供給される直流電流を所定の電流に制御させる帰還用抵抗と、被試験デバイスに印加される直流電圧に応じた検出電圧を出力する電圧検出回路と、主増幅器が出力する直流電圧の電圧値を制限するクランプ回路とを有し、クランプ回路は、直流電圧の制限値に応じた制限電圧を出力する第１制限電圧出力部と、制限電圧と検出電圧との大小関係に基づいて、入力電圧を基準電圧とするバイアス電圧を生成する第１バイアス生成部と、主増幅器の負入力端子及び帰還用抵抗の接続点と、第１バイアス生成部との間に設けられ、接続点における電圧及びバイアス電圧の電圧差に応じた制限電流を、帰還用抵抗を介して電流検出回路に供給する第１ダイオードとを有し、電流検出回路は、正入力端子が主増幅器の出力端と接続され、負入力端子が被試験デバイスの入力端と接続され、出力端が帰還用抵抗に接続される電流検出用増幅器と、電流検出用増幅器の出力端および負入力端子を接続する抵抗とを有する試験装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の実施形態に係る測定回路１００の構成の一例を示す図である。測定回路１００は、被試験デバイス３００の電圧印加電流測定を行う回路である。つまり測定回路１００は、被試験デバイス３００に所定の直流電圧を印加し、被試験デバイス３００に流れる直流電流を測定する。本例における測定回路１００は、ＤＡコンバータ１０、主増幅器１２、帰還用抵抗３８、電流検出回路１４、及びクランプ回路８０を備える。

ＤＡコンバータ１０は、被試験デバイス３００に印加すべき電圧Ｖｉを出力する。例えばＤＡコンバータ１０は、予め設定されたデジタル値に応じた電圧を出力してよい。主増幅器１２は、ＤＡコンバータ１０が出力する電圧Ｖｉが入力され、当該入力電圧に応じて直流電圧を生成し、被試験デバイス３００に印加する。

また、帰還用抵抗３８は、被試験デバイス３００に印加される直流電圧Ｖｏを主増幅器１２に帰還し、主増幅器１２が生成する直流電圧を、入力電圧Ｖｉに応じた電圧に制御させる。例えば主増幅器１２は差動増幅器であって、正入力端子に入力電圧Ｖｉを受け取り、負入力端子に直流電圧Ｖｏを受け取り、出力端子が被試験デバイス３００に接続されてよい。また、主増幅器１２は、入力電圧Ｖｉと略等しい直流電圧Ｖｏを出力してよい。

電流検出回路１４は、主増幅器１２から被試験デバイス３００に供給される直流電流の電流値を検出し、当該電流値に応じた検出電圧を出力する。本例における電流検出回路１４は、電流検出用抵抗１６、電流検出用増幅器２４、基準増幅器３６、及び複数の抵抗（１８、２０、２２、２６、２８、３０、３２、３４）を有する。

電流検出用抵抗１６は、主増幅器１２の出力端と、被試験デバイス３００の入力端との間に設けられる。電流検出用増幅器２４は、例えば差動増幅器であって、電流検出用抵抗１６の両端の電圧差を増幅して出力する。

本例において電流検出用増幅器２４の正入力端子は、主増幅器１２の出力端と抵抗２０を介して接続され、また抵抗２２を介して接地電位と接続される。また電流検出用増幅器２４の負入力端子は、被試験デバイス３００の入力端と抵抗１８を介して接続され、また抵抗２６を介して電流検出用増幅器２４の出力端と接続される。つまり、電流検出用増幅器２４は、接地電位を基準として、電流検出用抵抗１６の両端における電圧差に応じた電圧を出力する。

基準増幅器３６は、例えば差動増幅器であって、電流検出用増幅器２４が出力する電圧を、入力電圧Ｖｉを基準電圧とする検出電圧Ｖｉｍとして出力する。本例において基準増幅器３６の正入力端子には、抵抗３０を介して入力電圧Ｖｉが与えられる。また基準増幅器３６の正入力端子は、抵抗３２を介して接地電位と接続される。また基準増幅器３６の負入力端子は、抵抗２８を介して電流検出用増幅器２４の出力端子と接続され、抵抗３４を介して基準増幅器３６の出力端子と接続される。

クランプ回路８０は、主増幅器１２が出力する直流電流の電流値を制限する。クランプ回路８０は、電流検出回路１４が検出した直流電流の電流値が所定の上限値より大きい場合に、帰還用抵抗３８を介して被試験デバイス３００に電流を供給することにより、被試験デバイス３００に印加される印加電圧を降下させ、被試験デバイス３００に供給される直流電流を減少させる。またクランプ回路８０は、電流検出回路１４が検出した直流電流の電流値が所定の下限値より小さい場合に、帰還用抵抗３８を介して電流を引き込むことにより、被試験デバイス３００に印加される印加電圧を上昇させ、被試験デバイス３００に供給される直流電流を増大させる。

クランプ回路８０は、第１制限電圧出力部６４、第２制限電圧出力部６６、第１バイアス生成部４４、第２バイアス生成部５４、第１ダイオード４０、及び第３ダイオード４２を有する。第１制限電圧出力部６４及び第２制限電圧出力部６６は、直流電流の制限値に応じた制限電圧を出力する。本例においては、第１制限電圧出力部６４が、直流電流の上限値に応じた上限電圧を出力し、第２制限電圧出力部６６が、直流電流の下限値に応じた下限電圧を出力する。第１制限電圧出力部６４及び第２制限電圧出力部６６は、例えばＤＡコンバータであって、設定されるデジタル値に応じて、入力電圧Ｖｉを基準電圧とした上限電圧及び下限電圧を出力する。

第１バイアス生成部４４及び第２バイアス生成部５４は、制限電圧と検出電圧Ｖｉｍとの大小関係に基づいて、入力電圧を基準電圧とするバイアス電圧を生成する。本例においては、第１バイアス生成部４４が、上限電圧と検出電圧Ｖｉｍとの大小関係に基づいて、入力電圧Ｖｉを基準電圧とする第１バイアス電圧を生成し、第２バイアス生成部５４が、下限電圧と検出電圧Ｖｉｍとの大小関係に基づいて、入力電圧Ｖｉを基準電圧とする第２バイアス電圧を生成する。

第１ダイオード４０は、主増幅器１２及び帰還用抵抗３８の接続点と、第１バイアス生成部４４との間に設けられる。第１ダイオード４０は、当該接続点における電圧と、第１バイアス生成部４４から与えられる第１バイアス電圧との電圧差に応じて、直流電流を制限する制限電流を、帰還用抵抗３８を介して被試験デバイス３００に供給する。

例えば、上限電圧に対応する電流値が、検出電圧Ｖｉｍに対応する電流値より大きい場合、第１バイアス生成部４４は、入力電圧Ｖｉを基準電圧として、第１ダイオード４０に対して逆バイアスとなるバイアス電圧を印加する。この場合、第１ダイオード４０と帰還用抵抗３８との間には電流が流れない。

また、上限電圧に対応する電流値が、検出電圧Ｖｉｍに対応する電流値以下である場合、第１バイアス生成部４４は、入力電圧Ｖｉを基準電圧として、第１ダイオード４０に対して入力電圧Ｖｉを基準電圧として順バイアスとなるバイアス電圧を印加する。この場合、第１ダイオード４０から帰還用抵抗３８に対して、バイアス電圧に応じた電流が供給される。帰還用抵抗３８における電圧降下により、被試験デバイス３００に供給される直流電流が制限される。

本例における第１バイアス生成部４４は、抵抗４６及び抵抗４８を有する分圧回路、差動増幅器５０、及び第２ダイオード５２を有する。また、第１制限電圧出力部６４は、入力電圧を基準電圧として、検出電圧Ｖｉｍとは極性が反転した上限電圧を出力する。例えば、検出電圧Ｖｉｍが、基準電圧（入力電圧Ｖｉ）に対して正の電圧である場合、第１制限電圧出力部６４は、基準電圧（入力電圧Ｖｉ）に対して負の電圧を出力してよい。

抵抗４６及び抵抗４８は、検出電圧Ｖｉｍと上限電圧とを所定の分圧比で分圧した分圧電圧を生成する。当該分圧比は、１対１であってよい。つまり、抵抗４６及び抵抗４８の抵抗値は略等しくてよい。この場合、当該分圧電圧は、基準電圧に対する検出電圧Ｖｉｍの電圧値と、基準電圧に対する上限電圧の電圧値の大小関係により符号が変化する。つまり、当該分圧電圧の符号により、検出電圧と上限電圧との大小関係を判別できる。

差動増幅器５０は、分圧回路が出力する分圧電圧を負入力端子に受け取り、入力電圧Ｖｉを正入力端子に受け取る。また、差動増幅器５０の出力端子は、第１ダイオード４０のアノード端子に接続される。また、第２ダイオード５２のアノード端子は、差動増幅器５０の負入力端子に接続され、カソード端子は、差動増幅器５０の出力端子に接続される。

差動増幅器５０は、検出電圧Ｖｉｍが上限電圧以下である場合に、基準電圧（入力電圧Ｖｉ）以下の電圧を出力する。この場合、第２ダイオード５２がオン状態となり、差動増幅器５０の出力端子における電圧は、基準電圧（入力電圧Ｖｉ）から、第２ダイオード５２の順方向電圧を減算した電圧と略等しくなる。第１ダイオード４０のカソード端子における電圧は、入力電圧Ｖｉと略等しいので、第１ダイオード４０はオフ状態となり、第１ダイオード４０から帰還用抵抗３８に電流は流れない。

また、差動増幅器５０は、検出電圧Ｖｉｍが上限電圧より大きい場合に、基準電圧（入力電圧Ｖｉ）より高い電圧を出力する。この場合、第１ダイオード４０がオン状態となり、第１ダイオード４０から帰還用抵抗３８に電流が流れ、被試験デバイス３００に供給される直流電流が制限される。このとき、差動増幅器５０の出力端子における電圧は、第１ダイオード４０のカソード端子における電圧（印加電圧Ｖｏ≒Ｖｉｎ）に、第１ダイオード４０の順方向電圧を加算した電圧と略等しくなる。

このように、本例におけるクランプ回路８０によれば、差動増幅器５０の出力端子における電圧変動が、入力電圧Ｖｉを基準として±Ｖｆの範囲となる（但し、Ｖｆはダイオードの順方向電圧を示す）。このため、差動増幅器５０の出力端子における電圧変動が小さくなり、高速に電流制限を行うことができる。

以上においては、第１バイアス生成部４４及び第１ダイオード４０の構成及び動作について説明したが、第２バイアス生成部５４、及び第３ダイオード４２の構成及び動作も同様である。

上述したように、第２バイアス生成部５４は、下限電圧と検出電圧Ｖｉｍとの大小関係に基づいて、入力電圧Ｖｉを基準電圧とする第２バイアス電圧を生成する。第３ダイオード４２は、主増幅器１２及び帰還用抵抗３８の接続点と、第２バイアス生成部５４との間に設けられる。第３ダイオード４２は、当該接続点における電圧と、第２バイアス生成部５４から与えられる第２バイアス電圧との電圧差に応じて、直流電流を制限する制限電流を、帰還用抵抗３８を介して被試験デバイス３００に供給される直流電流から引き込む。

例えば、下限電圧に対応する電流値が、検出電圧Ｖｉｍに対応する電流値以下である場合、第２バイアス生成部５４は、入力電圧Ｖｉを基準電圧として、第３ダイオード４２に対して逆バイアスとなるバイアス電圧を印加する。この場合、第３ダイオード４２と帰還用抵抗３８との間には電流が流れない。

また、下限電圧に対応する電流値が、検出電圧Ｖｉｍに対応する電流値より大きい場合、第２バイアス生成部５４は、入力電圧Ｖｉを基準電圧として、第３ダイオード４２に対して入力電圧Ｖｉを基準電圧として順バイアスとなるバイアス電圧を印加する。この場合、第３ダイオード４２は、帰還用抵抗３８を介してバイアス電圧に応じた電流を引き込む。帰還用抵抗３８における電圧上昇により、被試験デバイス３００に供給される直流電流が、下限電圧に対応する電流より大きくなるように制限される。

本例における第２バイアス生成部５４は、抵抗５６及び抵抗５８を有する分圧回路、差動増幅器６０、及び第４ダイオード６２を有する。また、第２制限電圧出力部６６は、入力電圧を基準電圧として、検出電圧Ｖｉｍとは極性が反転した下限電圧を出力する。例えば、検出電圧Ｖｉｍが、基準電圧（入力電圧Ｖｉ）に対して正の電圧である場合、第２制限電圧出力部６６は、基準電圧（入力電圧Ｖｉ）に対して負の電圧を出力してよい。

抵抗５６及び抵抗５８は、検出電圧Ｖｉｍと下限電圧とを所定の分圧比で分圧した分圧電圧を生成する。当該分圧比は、１対１であってよい。つまり、抵抗５６及び抵抗５８の抵抗値は略等しくてよい。この場合、当該分圧電圧は、基準電圧に対する検出電圧Ｖｉｍの電圧値と、基準電圧に対する下限電圧の電圧値の大小関係により符号が変化する。つまり、当該分圧電圧の符号により、検出電圧と下限電圧との大小関係を判別できる。

差動増幅器６０は、分圧回路が出力する分圧電圧を負入力端子に受け取り、入力電圧Ｖｉを正入力端子に受け取る。また、差動増幅器６０の出力端子は、第３ダイオード４２のカソード端子に接続される。また、第４ダイオード６２のカソード端子は、差動増幅器６０の負入力端子に接続され、アノード端子は、差動増幅器６０の出力端子に接続される。

差動増幅器６０は、検出電圧Ｖｉｍが下限電圧以下である場合に、基準電圧（入力電圧Ｖｉ）以下の電圧を出力する。この場合、第３ダイオード４２がオン状態となり、差動増幅器５０の出力端子における電圧は、第３ダイオード４２のアノード端子における電圧（印加電圧Ｖｏ≒Ｖｉｎ）から、第３ダイオード４２の順方向電圧を減じた電圧と略等しくなる。

また、差動増幅器６０は、検出電圧Ｖｉｍが下限電圧より大きい場合に、基準電圧（入力電圧Ｖｉ）より高い電圧を出力する。この場合、第４ダイオード６２がオン状態となり、差動増幅器６０の出力端における電圧は、基準電圧（入力電圧Ｖｉｎ）に、第４ダイオード６２の順方向電圧を加算した電圧と略等しくなる。

このように、本例におけるクランプ回路８０によれば、差動増幅器６０の出力端子における電圧変動が、入力電圧Ｖｉを基準として±Ｖｆの範囲となる（但し、Ｖｆはダイオードの順方向電圧を示す）。このため、差動増幅器６０の出力端子における電圧変動が小さくなり、高速に電流制限を行うことができる。

図２は、測定回路１００の構成の他の例を示す図である。本例における測定回路１００は、図１において説明した測定回路１００の構成に加え、電圧フォロワ回路６８、電圧フォロワ回路７０、抵抗７２、及び抵抗７４を更に備える。他の構成要素は、図１において同一の符合を付して説明した構成要素と同一の機能及び構成を有してよい。

電圧フォロワ回路６８は、第１ダイオード４０のカソード端子における電圧を受け取り、当該電圧を出力する。抵抗７２は、電圧フォロワ回路６８の出力端子と、差動増幅器５０の負入力端子との間に設けられる。

また、電圧フォロワ回路７０は、第３ダイオード４２のアノード端子における電圧を受け取り、当該電圧を出力する。抵抗７４は、電圧フォロワ回路７０の出力端子と、差動増幅器６０の負入力端子との間に設けられる。また、抵抗７２及び抵抗７４の抵抗値は、抵抗４８及び抵抗５８の抵抗値より小さいことが好ましい。

差動増幅器５０又は差動増幅器６０と、主増幅器１２とは直列に接続されているので、これらの増幅器の出力が発振してしまうことも考えられる。このため、差動増幅器５０及び差動増幅器６０における増幅率は、発振を生じない増幅率に制限されることが好ましい。

しかし、差動増幅器５０及び差動増幅器６０における増幅率を制限した場合、電流制限のＤＣ精度が悪化してしまう。これに対し、本例における測定回路１００によれば、電圧フォロワ回路６８、電圧フォロワ回路７０を用いて、第１ダイオード４０のカソード端子の電圧、及び第３ダイオード４２のアノード端子の電圧を、差動増幅器５０及び差動増幅器６０の負入力端子に帰還しているので、差動増幅器５０及び差動増幅器６０の増幅率を制限した場合であっても、電流制限のＤＣ精度の悪化を低減することができる。

図３は、測定回路１００の構成の他の例を示す図である。本例における測定回路１００は、被試験デバイス３００の電流印加電圧測定を行う回路である。つまり測定回路１００は、被試験デバイス３００に所定の直流電流を供給し、被試験デバイス３００に印加される直流電圧を測定する。本例における測定回路１００は、ＤＡコンバータ１０、主増幅器１２、帰還用抵抗３８、電流検出回路１４、電圧検出回路８２、及びクランプ回路８０を備える。

ＤＡコンバータ１０は、被試験デバイス３００に供給すべき直流電流に応じた電圧Ｖｉを出力する。例えばＤＡコンバータ１０は、予め設定されたデジタル値に応じた電圧を出力してよい。主増幅器１２は、ＤＡコンバータ１０が出力する電圧Ｖｉが入力され、当該入力電圧に応じて直流電圧を生成し、被試験デバイス３００に印加する。

電流検出回路１４は、主増幅器１２から被試験デバイス３００に供給される直流電流の電流値を検出し、当該電流値に応じた検出電圧を出力する。電流検出回路１４は、図１において説明した電流検出回路１４と略同一の構成を有してよい。本例における電流検出回路１４は、図１において説明した電流検出回路１４の構成から、基準増幅器３６、複数の抵抗（２８、３０、３２、３４）を除いた構成を有する。

電流検出用増幅器２４の出力端子は、帰還用抵抗３８を介して主増幅器１２の負入力端子に接続される。このような構成により、主増幅器１２から被試験デバイス３００に供給される直流電流を、所定の電流値に保持させることができる。

電圧検出回路８２は、被試験デバイス３００に印加される印加電圧Ｖｏに応じた検出電圧を出力する。本例における電圧検出回路８２は、電圧検出用増幅器９０、及び複数の抵抗（８４、８６、８８、９２）を有する。

電圧検出用増幅器９０は、例えば差動増幅器であって、負入力端子に抵抗８４を介して印加電圧Ｖｏを受け取る。また、電圧検出用増幅器９０の正入力端子は、抵抗８６を介して入力電圧Ｖｉが入力され、また抵抗８８を介して接地電位に接続される。

また、抵抗９２は、電圧検出用増幅器９０の出力端子と負入力端子とを接続する。このような構成により、電圧検出用増幅器９０は、入力電圧Ｖｉを基準として、印加電圧Ｖｏに応じた検出電圧Ｖｃを出力する。

クランプ回路８０は、主増幅器１２が出力する印加電圧Ｖｏの電圧値を制限する。クランプ回路８０は、電圧検出回路８２が検出した印加電圧Ｖｏの電圧値が所定の上限値より大きい場合に、帰還用抵抗３８に電流を供給することにより、被試験デバイス３００に印加される印加電圧を降下させる。またクランプ回路８０は、電圧検出回路８２が検出した印加電圧Ｖｏの電圧値が所定の下限値より小さい場合に、帰還用抵抗３８から電流を引き込むことにより、被試験デバイス３００に印加される印加電圧を上昇させる。

クランプ回路８０は、図１又は図２において説明したクランプ回路８０と同様の構成を有してよい。本例におけるクランプ回路８０は、図２において説明したクランプ回路８０と同一の構成を有する。但し、第１制限電圧出力部６４は、印加電圧の上限値に応じた上限電圧を出力し、第２制限電圧出力部６６は、印加電圧の下限値に応じた下限電圧を出力する。クランプ回路８０の動作は、図１又は図２において説明したクランプ回路８０と同様である。

このような構成により、被試験デバイス３００に印加される印加電圧の電圧値を制限することができる。また、図１において説明したように、差動増幅器５０及び差動増幅器６０の出力端子における電圧変動が、入力電圧Ｖｉを基準として±Ｖｆの範囲となる（但し、Ｖｆはダイオードの順方向電圧を示す）。このため、差動増幅器５０及び差動増幅器６０の出力端子における電圧変動が小さくなり、高速に電圧制限を行うことができる。

図４は、本発明の実施形態に係る試験装置２００の構成の一例を示す図である。試験装置２００は、半導体回路等の被試験デバイス３００を試験する装置であって、測定回路１００、パターン入力部１２０、及び判定部１１０を備える。

測定回路１００は、図１から図３において説明した測定回路１００と同一の回路である。つまり、測定回路１００は、被試験デバイス３００の電圧印加電流測定、又は電流印加電圧測定を行う。

判定部１１０は、測定回路１００における測定結果に基づいて、被試験デバイス３００の良否を判定する。例えば判定部１１０は、図１において説明した電流検出用増幅器２４の出力に基づいて、被試験デバイス３００に供給される直流電流の電流値を算出し、当該電流値が所定の範囲内であるか否かに基づいて被試験デバイス３００の良否を判定してよい。また判定部１１０は、図３において説明した電圧検出用増幅器９０の出力に基づいて、被試験デバイス３００に印加される直流電圧の電圧値を算出し、当該電圧値が所定の範囲内であるか否かに基づいて被試験デバイス３００の良否を判定してもよい。

また、被試験デバイス３００の静止時における直流試験を行う場合、測定回路１００は、パターン入力部１２０が試験パターンを入力しない状態において測定を行ってよい。また、被試験デバイス３００の動作時における直流試験を行う場合、測定回路１００は、パターン入力部１２０が試験パターンを入力している状態において測定を行ってよい。パターン入力部１２０は、例えば被試験デバイス３００の所定の論理回路の状態を順次変化させる試験パターンを入力してよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

以上から明らかなように、本発明によれば、被試験デバイスに供給される直流電圧又は直流電流を高速に制限することができる。

本発明の実施形態に係る測定回路１００の構成の一例を示す図である。測定回路１００の構成の他の例を示す図である。測定回路１００の構成の他の例を示す図である。本発明の実施形態に係る試験装置２００の構成の一例を示す図である。従来の測定回路４００を示す図である。

１０・・・ＤＡコンバータ、１２・・・主増幅器、１４・・・電流検出回路、１６・・・電流検出用抵抗、１８、２０、２２、２６、２８、３０、３２、３４、４６、４８、５６、５８、７２、７４、８４、８６、８８、９２・・・抵抗、２４・・・電流検出用増幅器、３６・・・基準増幅器、３８・・・帰還用抵抗、４０・・・第１ダイオード、４２・・・第３ダイオード、４４・・・第１バイアス生成部、５０・・・差動増幅器、５２・・・第２ダイオード、５４・・・第２バイアス生成部、６０・・・差動増幅器、６２・・・第４ダイオード、６４・・・第１制限電圧出力部、６６・・・第２制限電圧出力部、６８、７０・・・電圧フォロワ回路、８０・・・クランプ回路、８２・・・電圧検出回路、９０・・・電圧検出用増幅器、１００・・・測定回路、１１０・・・判定部、１２０・・・パターン入力部、２００・・・試験装置、３００・・・被試験デバイス、４００・・・従来の測定回路、４０２・・・ＤＡコンバータ、４０４、４１８、４２０・・・抵抗、４０６・・・主増幅器、４０８・・・電流検出用抵抗、４１２・・・電圧検出用増幅器、４１４・・・増幅器、４１６・・・ＤＡコンバータ、４２４・・・ダイオード、４２８・・・ＤＡコンバータ

Claims

被試験デバイスに所定の直流電圧を印加し、前記被試験デバイスに流れる直流電流を測定する測定回路であって、
正入力端子および負入力端子を有し、前記正入力端子に入力される入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅器と、
前記直流電圧を前記主増幅器の前記負入力端子に帰還し、前記主増幅器が生成する前記直流電圧を前記入力電圧に応じた電圧に制御させる帰還用抵抗と、
前記直流電流の電流値に応じた検出電圧を出力する電流検出回路と、
前記主増幅器が出力する前記直流電流の電流値を制限するクランプ回路と
を備え、
前記クランプ回路は、
前記直流電流の制限値に応じた制限電圧を出力する第１制限電圧出力部と、
前記制限電圧と前記検出電圧との大小関係に基づいて、前記入力電圧を基準電圧とするバイアス電圧を生成する第１バイアス生成部と、
前記主増幅器の前記負入力端子及び前記帰還用抵抗の接続点と、前記第１バイアス生成部との間に設けられ、前記接続点における電圧及び前記バイアス電圧の電圧差に応じて、前記直流電流を制限する制限電流を、前記帰還用抵抗を介して前記被試験デバイスに供給する第１ダイオードと
を有する測定回路。
前記電流検出回路は、前記検出電圧を、前記入力電圧を基準として出力し、
前記第１制限電圧出力部は、前記入力電圧を基準として前記検出電圧とは極性が反転した制限電圧を出力し、
前記第１バイアス生成部は、
前記検出電圧と前記制限電圧とを所定の分圧比で分圧した分圧電圧を生成する分圧回路と、
前記分圧電圧を負入力端子に受け取り、前記入力電圧を正入力端子に受け取り、出力端子が前記第１ダイオードのアノード端子に接続される差動増幅器と、
前記差動増幅器の負入力端子にアノード端子が接続され、前記差動増幅器の出力端子にカソード端子が接続される第２ダイオードと
を有する請求項１に記載の測定回路。
前記第１制限電圧出力部は、前記直流電流の上限値に応じた上限電圧を出力し、
前記第１バイアス生成部は、
前記上限電圧に対応する電流値が、前記検出電圧に対応する電流値より大きい場合に、前記入力電圧を基準として、前記第１ダイオードに対して逆バイアスとなる前記バイアス電圧を印加し、
前記上限電圧に対応する電流値が、前記検出電圧に対応する電流値以下である場合に、前記入力電圧を基準として、前記第１ダイオードに対して順バイアスとなる前記バイアス電圧を印加し、前記帰還用抵抗を介して前記被試験デバイスに前記制限電流を供給させる
請求項２に記載の測定回路。
前記クランプ回路は、
前記第１ダイオードのカソード端子における電圧を受け取り、当該電圧を出力する電圧フォロワ回路と、
前記電圧フォロワ回路の出力端子と、前記差動増幅器の負入力端子との間に設けられた第１抵抗と
を更に有する請求項３に記載の測定回路。
前記クランプ回路は、
前記直流電流の下限値に応じた下限電圧を出力する第２制限電圧出力部と、
前記下限電圧と前記検出電圧との大小関係に基づいて、前記入力電圧を基準電圧とするバイアス電圧を生成する第２バイアス生成部と、
前記主増幅器及び前記帰還用抵抗の接続点と、前記第２バイアス生成部との間に設けられ、前記接続点における電圧及び前記第２バイアス生成部が出力する前記バイアス電圧の電圧差に応じた制限電流を、前記被試験デバイスに供給される前記直流電流から引き込む第３ダイオードと
を更に有する
請求項２に記載の測定回路。
前記電流検出回路は、前記入力電圧を基準電圧として前記検出電圧を出力し、
前記第２制限電圧出力部は、前記入力電圧を基準電圧として、前記検出電圧とは極性が反転した前記下限電圧を出力し、
前記第２バイアス生成部は、
前記検出電圧と前記下限電圧とを所定の分圧比で分圧した分圧電圧を生成する分圧回路と、
前記分圧電圧を負入力端子に受け取り、前記入力電圧を正入力端子に受け取り、出力端子が前記第３ダイオードのカソード端子に接続される差動増幅器と、
前記差動増幅器の負入力端子にカソード端子が接続され、前記差動増幅器の出力端子にアノード端子が接続される第４ダイオードと
を有する
請求項５に記載の測定回路。
前記電流検出回路は、
前記主増幅器の出力端子と前記被試験デバイスとの間に設けられた電流検出用抵抗と、
前記電流検出用抵抗の両端の電圧差を増幅する電流検出用増幅器と、
前記電流検出用増幅器が出力する電圧を、前記入力電圧を基準とした前記検出電圧に変換する基準増幅器と
を有する請求項１から６のいずれか一項に記載の測定回路。
被試験デバイスに所定の直流電流を供給し、被試験デバイスに印加される直流電圧を測定する測定回路であって、
正入力端子および負入力端子を有し、前記正入力端子への入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅器と、
前記被試験デバイスに供給される前記直流電流に応じた電圧を出力する電流検出回路と、
前記電流検出回路が出力する電圧を前記主増幅器の前記負入力端子に帰還し、前記被試験デバイスに供給される前記直流電流を所定の電流に制御させる帰還用抵抗と、
前記被試験デバイスに印加される直流電圧に応じた検出電圧を出力する電圧検出回路と、
前記主増幅器が出力する前記直流電圧の電圧値を制限するクランプ回路と
を備え、
前記クランプ回路は、
前記直流電圧の制限値に応じた制限電圧を出力する第１制限電圧出力部と、
前記制限電圧と前記検出電圧との大小関係に基づいて、前記入力電圧を基準電圧とするバイアス電圧を生成する第１バイアス生成部と、
前記主増幅器の前記負入力端子及び前記帰還用抵抗の接続点と、前記第１バイアス生成部との間に設けられ、前記接続点における電圧及び前記バイアス電圧の電圧差に応じた制限電流を、前記帰還用抵抗を介して前記電流検出回路に供給する第１ダイオードと
を有し、
前記電流検出回路は、
正入力端子が前記主増幅器の出力端と接続され、負入力端子が前記被試験デバイスの入力端と接続され、出力端が前記帰還用抵抗に接続される電流検出用増幅器と、
前記電流検出用増幅器の前記出力端および前記負入力端子を接続する抵抗と
を有する測定回路。
前記電圧検出回路は、前記検出電圧を、前記入力電圧を基準として出力し、
前記第１制限電圧出力部は、前記入力電圧を基準として前記検出電圧とは極性が反転した制限電圧を出力し、
前記第１バイアス生成部は、
前記検出電圧と前記制限電圧とを所定の分圧比で分圧した分圧電圧を生成する分圧回路と、
前記分圧電圧を負入力端子に受け取り、前記入力電圧を正入力端子に受け取り、出力端子が前記第１ダイオードのアノード端子に接続される差動増幅器と、
前記差動増幅器の負入力端子にアノード端子が接続され、前記差動増幅器の出力端子にカソード端子が接続される第２ダイオードと
を有する請求項８に記載の測定回路。
前記電流検出回路は、
前記主増幅器の出力端子と前記被試験デバイスとの間に設けられた電流検出用抵抗と、
前記電流検出用抵抗の両端の電圧差を増幅する電流検出用増幅器と、
前記電流検出用増幅器が出力する電圧を、前記入力電圧を基準とした前記検出電圧に変換する基準増幅器と
を有する請求項８または９に記載の測定回路。
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに所定の直流電圧を印加し、被試験デバイスに供給される直流電流を測定する請求項１から７のいずれか一項に記載の測定回路と、
前記測定回路が測定した前記直流電流の電流値に基づいて、前記被試験デバイスの良否を判定する判定部と
を備える試験装置。
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに所定の直流電流を供給し、被試験デバイスに印加される直流電圧を測定する請求項８から１０のいずれか一項に記載の測定回路と、
前記測定回路が測定した前記直流電圧の電圧値に基づいて、前記被試験デバイスの良否を判定する判定部と
を備える試験装置。