JP2010190768A - 半導体試験装置 - Google Patents

Abstract

【課題】被測定デバイスの電源ピンにバイパスコンデンサとしてどのような容量値のものが接続されたとしても、最低限の位相余裕を確保しつつ応答速度の低下を防止し、テスト時間を短縮することができる電圧印加電流測定機能を備えた半導体試験装置を提供する。
【解決手段】被測定デバイスの電源ピンに所定の電圧を印加して電流を測定する機能を備えた半導体試験装置において、測定開始前に電源ピンに接続されているバイパスコンデンサの容量値を測定し、測定結果に応じて位相補償用の抵抗または容量の値を変えることで最低限の位相余裕が得られるように電源供給部の応答特性を調整するとともに、測定された容量値に応じて電流測定開始タイミングを最適化するようにした。
【選択図】図１

Description

本発明は、半導体集積回路（ＩＣ，ＬＳＩ等）を試験する半導体試験装置に関し、特に直流電圧を印加して電流を測定する試験における試験時間を短縮する技術に関するものである。

半導体試験装置は、電圧・電流測定などのＤＣテストの他、ファンクションテストなど種々の試験を行うことができるが、その中の１つに、測定対象の半導体装置（以下、被測定デバイスと称する）に規定の直流電圧を印加し、そのとき被測定デバイスに流れる電流値を測定することにより、良否を判定する電圧印加電流測定試験（直流電圧試験）がある。

また、半導体試験装置には、被測定デバイスの電源ピンに直流電源電圧を供給するデバイス電源供給手段（電源用モジュール）が設けられており、該電源供給用モジュールには、被測定デバイスに直流電圧を印加して電流を測定する機能が設けられているものがある。かかる機能を有する電源用モジュールとして、例えば図５に示すような構成を有するものがある。

図５の電源用モジュールは、制御部ＣＮＴから出力される電圧設定値をＤＡ変換回路ＤＡＣでＤＡ変換し、オペアンプＡＭＰ１，ＡＭＰ２からなる複合バッファアンプでインピーダンス変換して、所定の電圧値の電源電圧を被測定デバイスＤＵＴに供給するものである。

直流電圧試験では、被測定デバイスの電源ピンへ流れる電流を測定するため、図５の電源用モジュールでは、バッファアンプと被測定デバイスの電源ピンとを接続するラインの途中に電流検出用のセンス抵抗Ｒ２を設け、該センス抵抗の両端子間の電圧をオペアンプＡＭＰ３で増幅してＡＤ変換回路ＡＤＣでＡＤ変換して制御部ＣＮＴに入力して、電流値を測定するようにしている。なお、図５において、Ｒ１，Ｃ１は位相補償回路を構成する抵抗および容量である。また、Ｒ３は、モジュールの出力端から被測定デバイスの電源ピンまでの寄生抵抗（配線抵抗、コネクタの接触抵抗等）である。

特開２００８−２８６７１２号公報

ところで、被測定デバイスには、電源ピンにバイパスコンデンサＣＬを接続するものがあり、かかる電源ピンの直流電圧試験では、バイパスコンデンサＣＬを接続した状態で試験したい場合がある。ところが、電源ピンに接続されるバイパスコンデンサＣＬの容量値は、被測定デバイスを開発したユーザーによってさまざまな値（例えば０．１μＦ〜１００μＦ）が選択される。そのため、半導体試験装置としては、接続されるバイパスコンデンサＣＬのうち最大容量値のものを想定して、制御ループが発振しないような位相余裕を有するように、位相補償用のＲ１とＣ１の値を決定する必要があった。

しかしながら、上記のように、バイパスコンデンサＣＬのうち最大容量値のものを想定してＲ１とＣ１の値を決定すると、ＣＬの容量値が小さい場合には、被測定デバイスの電源ピンに供給する電源が立ち上がるまでの所要時間を短くできる能力があるにもかかわらず、応答速度が遅くなる。その結果、テスト時間が必要以上に長くなるという課題があることが明らかとなった。以下、この点について詳しく説明する。

図６には、図５の電源用モジュールのボード線図を示す。このうち（Ａ）はオープンループゲインの周波数特性、（Ｂ）は位相の周波数特性である。なお、図６（Ａ）において、実線ＡはバイパスコンデンサＣＬおよび位相補償回路（Ｒ１，Ｃ１）がない場合の周波数特性を表わしており、１００Ｈｚにファーストポールｆp1_1を有し、ｆｔ（ゲイン＝１のときの周波数）は１０ＭＨｚである。

また、破線Ｂ１，Ｂ２はバイパスコンデンサＣＬが接続され、位相補償回路（Ｒ１，Ｃ１）がない場合の周波数特性を表わしており、図６（Ａ）のように、オープンループゲインの周波数特性は抵抗Ｒ２，Ｒ３およびＣＬの値で決まるセカンドポールｆp2_1，ｆp2_2を有している。図では、ｆp2_1が１００ｋＨｚ、ｆp2_2が１０ＭＨｚの場合が示されている。一方、図６（Ｂ）より、セカンドポールがｆp2_2（１０ＭＨｚ）の場合（Ｂ１参照）には、ゲイン＝１の周波数ｆｔにおける位相は−１３５°（位相余裕＝４５°）であって回路は安定動作するが、セカンドポールがｆp2_1（１００ｋＨｚ）の場合（Ｂ２参照）には、ゲイン＝１の周波数ｆｔにおける位相は−１８０°（位相余裕＝０°）であって回路は不安定動作となり発振することが分かる。

そこで、発振防止対策として位相補償回路（Ｒ１，Ｃ１）を接続してやると、一点鎖線Ｃで示すように、オープンループゲインの周波数特性のファーストポールをｆp1_2のように周波数の低い方へシフトさせることができる。このとき、想定される最大容量値のバイパスコンデンサＣＬが接続されたとしても発振しないようにＲ１，Ｃ１の値を決定してやる。つまり、最大容量値のＣＬが接続されているときでも、ゲイン＝１の周波数ｆｔにおける位相が−１３５°（位相余裕＝４５°）以内となるようにＲ１，Ｃ１の値を決定すると、図６（Ｂ）より、ｆｔは１００ｋＨｚでファーストポールｆp1_2は１Ｈｚとなることが分かる。ただし、このようにＲ１，Ｃ１の値を決定すると、発振は防止できるものの、応答速度が著しく低下してしまうという新たな課題が発生する。

また、従来の試験装置においては、被測定デバイスの電源ピンに接続されるコンデンサＣＬとしてどのような容量値のものが接続されたとしても正確な試験が行なえるようにするため、最大値のＣＬが接続された場合を想定して測定タイミングが決定されていた。

具体的には、図３（Ｂ）に実線で示すように、ＣＬの容量値が小さい場合には、被測定デバイスの電源ピンの電圧ＶDUTは電源投入後比較的短い時間で規定の電圧に達するが、最大値のＣＬが接続された場合には図３（Ｂ）に破線で示すように、規定の電圧に達するまでの時間が長くなる。従来は、実際に接続されるＣＬの容量値が分からないため、最大値のＣＬが接続された場合を想定して電流測定開始タイミングをｔ２に固定していたため、測定に要する時間が長くなるという課題があった。そのため、ウェイト時間が必要以上に長くなり、測定に要する時間が長くなるという課題があった。

なお、電圧印加電流測定試験における試験時間を短縮する発明としては、例えば特許文献１に記載されているものがあるが、本願発明とは解決の仕方が異なっている。

この発明は上記のような課題に着目してなされたもので、その目的とするところは、被測定デバイスの電源端子にバイパスコンデンサとしてどのような容量値のものが接続されたとしても最低限の位相余裕を確保しつつ応答速度の低下を防止し、テスト時間を短縮することができる電圧印加電流測定機能を備えた半導体試験装置を提供することにある。

この発明の他の目的は、被測定デバイスの電源端子にバイパスコンデンサとしてどのような容量値のものが接続されたとしても容量値に応じて電流測定開始タイミングを最適化して、テスト時間を短縮することができる電圧印加電流測定機能を備えた半導体試験装置を提供することにある。

上記目的を達成するため請求項１に記載の発明は、電源供給手段を備え被測定半導体装置の電源端子に所定の電圧を印加して被測定半導体装置に流れる電流を測定する機能を備えた半導体試験装置であって、前記電源供給手段は、
前記電源端子に印加する電圧を設定する設定手段と、該設定手段より出力された設定値に応じた電圧を生成する電圧生成手段と、位相補償回路を備え前記電圧生成手段により生成された電圧に応じた電圧を出力するバッファアンプと、該バッファアンプより前記被測定半導体装置へ出力される電流を検出する出力電流検出手段と、前記電源端子の電圧を前記バッファアンプの入力側へフィードバックするアンプと、を備え、前記被測定半導体装置に流れる電流の測定開始前に、前記バッファアンプより所定の電流を出力させて前記電源端子に接続されているコンデンサを充電させ、電圧の変化から該コンデンサの容量値を測定し、測定した前記コンデンサの容量値に応じて前記出力電流を測定するタイミングを調整するようにしたものである。

電源端子に接続されているコンデンサの容量値が大きい場合には電源投入後電源端子が所定の電圧に達するまでの時間が長く、コンデンサの容量値が小さい場合には電源投入後電源端子が所定の電圧に達するまでの時間が短くなるが、上記した構成によれば、電流測定開始前にコンデンサの容量値を測定し、測定した前記コンデンサの容量値に応じて出力電流測定タイミングを調整するので、トータルの測定に要する時間を短縮することができる。

請求項２に記載の発明は、電源供給手段を備え被測定半導体装置の電源端子に所定の電圧を印加して被測定半導体装置に流れる電流を測定する機能を備えた半導体試験装置であって、前記電源供給手段は、前記電源端子に印加する電圧を設定する設定手段と、該設定手段より出力された設定値に応じた電圧を生成する電圧生成手段と、位相補償回路を備え前記電圧生成手段により生成された電圧に応じた電圧を出力するバッファアンプと、該バッファアンプより前記被測定半導体装置へ出力される電流を検出する出力電流検出手段と、前記電源端子の電圧を前記バッファアンプの入力側へフィードバックするアンプと、を備え、前記被測定半導体装置に流れる電流の測定開始前に、前記バッファアンプより所定の電流を出力させて前記電源端子に接続されているコンデンサを充電させ、電圧の変化から該コンデンサの容量値を測定し、測定した容量値に応じて前記位相補償回路の抵抗値もしくは容量値を、前記電源供給手段が所定以上の位相余裕を有するように変化させた後に電流の測定を開始するように構成したものである。

位相補償回路の抵抗値もしくは容量値が固定されていると、電源端子に接続されるバイパスコンデンサの容量値の大きさによって電源供給手段のオープンループゲインの周波数特性が変わり位相がずれて位相余裕が減少するおそれがあるが、上記した構成によれば、コンデンサの容量値に応じて位相補償回路の抵抗値もしくは容量値を変化させるので、最低限の位相余裕を保証することができ、それによって回路を安定動作させ発振を防止することができる。

請求項３に記載の発明は、請求項２に記載の発明において、前記出力電流検出手段は、前記バッファアンプより前記被測定半導体装置へ出力される電流を電圧に変換する抵抗と、該抵抗の端子間電圧を増幅するオペアンプと、該オペアンプの出力をディジタル信号に変換するＡＤ変換回路とを備え、前記ＡＤ変換回路は前記オペアンプの出力または前記フィードバック用のアンプの出力を選択的にディジタル信号に変換可能に構成した。これにより、出力電流の測定用ＡＤ変換回路と被測定半導体装置の電源端子に接続されているコンデンサの容量値の測定用ＡＤ変換回路とを兼用させることができ、回路規模の増大を抑制することができる。

請求項４に記載の発明は、請求項２または３に記載の発明において、前記バッファアンプは、低オフセット電圧の第１のオペアンプと、電流供給能力が前記第１のオペアンプよりも高い第２のオペアンプとを備え、前記第１のオペアンプと第２のオペアンプとの間に前記位相補償回路が設けられているようにした。これにより、バッファアンプを低オフセット電圧で電流供給能力の高い複合アンプとすることができるとともに、電源供給手段のオープンループゲインの周波数特性を変化させて位相余裕を持たせる設定が比較的容易に行えるようになる。

請求項５に記載の発明は、請求項２〜４のいずれかに記載の発明において、測定された前記コンデンサの容量値に応じて前記出力電流を測定するタイミングを調整する制御手段を備えるようにした。これにより、回路を安定動作させることができる上、コンデンサの容量値に応じて出力電流測定タイミングを調整するので、トータルの測定に要する時間を短縮することができる。

本発明によれば、被測定デバイスの電源端子にバイパスコンデンサとしてどのような容量値のものが接続されたとしても最低限の位相余裕を確保しつつ応答速度の低下を防止し、テスト時間を短縮することができる電圧印加電流測定機能を備えた半導体試験装置を実現できる。また、バイパスコンデンサとしてどのような容量値のものが接続されたとしても、容量値に応じて電流測定開始タイミングを最適化して、テスト時間を短縮することができるという効果がある。

本発明に係る電圧印加電流測定機能を備えた半導体試験装置のデバイス電源供給部の一実施例を示す回路構成図である。 実施例のデバイス電源供給部によるＣＬ容量測定時の出力電圧ＶＤＵＴの変化の様子を示す波形図である。 （Ａ）は測定開始時のＤＡ変換回路の出力の変化の様子を示す波形図、（Ｂ）はデバイス電源投入時の出力電圧ＶＤＵＴの変化の様子と電流測定開始タイミングを示す波形図である。 （Ａ）は実施例の電源供給部のオープンループゲインの周波数特性を示すボード線図、（Ｂ）は位相の周波数特性を示すボード線図である。 本発明に先立って検討した半導体試験装置のデバイス電源供給部の構成例を示す回路構成図である。 （Ａ）は図５の電源供給部のオープンループゲインの周波数特性を示すボード線図、（Ｂ）は位相の周波数特性を示すボード線図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
（実施例）
図１には、本発明に係る電圧印加電流測定機能を備えた半導体試験装置のデバイス電源供給部の一実施例を示す。なお、デバイス電源供給部は、特に限定されるわけではないが、表面や内部にプリント配線が施された絶縁基板に複数の半導体チップやディスクリートの電子部品が実装されて一つのモジュールとして構成されている。図１において、符号１０で示されているのがデバイス電源供給部、符号２０で示されているのが被測定デバイスとしての半導体集積回路である。

この実施形態のデバイス電源供給部１０は、電源供給部全体を制御する制御部１１と、該制御部１１から出力される電圧設定値をＤＡ変換するＤＡ変換回路１２と、ＤＡ変換された電圧が非反転入力端子に入力される第１のオペアンプ１３と、該オペアンプ１３の出力が非反転入力端子に入力される第２のオペアンプ１４と、該オペアンプ１４の出力端子と電源供給部１０の出力端との間に設けられた電流検出用のセンス抵抗Ｒ２を備える。Ｒ２と直列の抵抗Ｒ３は、電源供給部１０の出力端から被測定デバイスの電源ピンまでの寄生抵抗（配線抵抗、コネクタの接触抵抗等）を表わしたものである。

また、デバイス電源供給部１０は、出力端の電圧ＶＤＵＴをインピーダンス変換して上記オペアンプ１３の反転入力端子にフィードバックするボルテージフォロワとして動作するオペアンプ１５と、上記オペアンプ１３と１４との間に設けられた抵抗Ｒ１および容量Ｃ１とからなる位相補償回路１６と、上記センス抵抗Ｒ２の両端子間の電圧から電流を検出するオペアンプ１７と、該オペアンプ１７の出力電圧をＡＤ変換するＡＤ変換回路１８とを備える。抵抗Ｒ１には可変抵抗が用いられ、その抵抗値が制御部１１からの信号によって切替え可能に構成されている。

さらに、上記ＡＤ変換回路１８の前段には、前記オペアンプ１５または１７の出力電圧の一方を選択してＡＤ変換回路１８へ供給する切替えスイッＳＷが設けられており、ＡＤ変換された値は制御部１１へ供給され、制御部１１はデバイス電源供給部１０から被測定デバイス２０へ供給される電流ＩＤＵＴおよび被測定デバイス２０へ印加される電圧ＶＤＵＴの大きさを知ることができるように構成されている。

この実施形態では、上記オペアンプ１３として電流供給能力は低いが低オフセット電圧のアンプが、また上記オペアンプ１４としてオフセット電圧は大きいが電流供給能力の高いアンプが使用され、アンプ１３と１４とからＤＡ変換回路１２で生成された電圧を低インピーダンスで出力するバッファアンプが構成されている。

このように、２つのアンプを組み合わせた複号アンプとすることで、電源アンプに適した低オフセット電圧で電流供給能力の高いアンプを実現している。そして、これにより出力電圧ＶＤＵＴの精度を高くすることができる。さらに、上記オペアンプ１４には、出力電流を制限可能な電流クランプ機能付きの回路が使用されており、制御部１１からの制御信号に応じて、通常のアンプまたは比較的小さな所定の電流を出力するアンプとして動作するように構成されている。

デバイス電源供給部１０の出力端には、被測定デバイス２０の電源ピン（電源端子）が接続されるとともに、被測定デバイス２０と並列にコンデンサＣＬが接続されている。このコンデンサＣＬは、被測定デバイス２０の電源ピンに電源ノイズ低減のために接続されるバイパスコンデンサであり、バイパスコンデンサを接続した状態で被測定デバイス２０の電源ピンの直流電圧特性を測定できるようにされている。

なお、バイパスコンデンサＣＬとして接続できるコンデンサの容量値は、被測定デバイス２０の設計者（半導体メーカ）が任意に選択することができるものであるが、本実施形態の半導体試験装置においては、コンデンサＣＬの容量値として例えば最大１００μＦを保証できるようにするとともに、コンデンサＣＬの容量値を測定できるようにしている。また、コンデンサＣＬの容量値に応じて位相補償用の抵抗Ｒ１の抵抗値を変えるようにしている。

そこで先ず、バイパスコンデンサＣＬの容量値の測定およびそれに基づく被測定デバイスの電源ピンの電圧印加電流測定タイミングの調整について説明する。

被測定デバイスの電源ピンの電圧印加電流測定においては、被測定デバイスの電源ピンの電圧ＶＤＵＴが規定の電圧に達した後でないと正確な電流測定が行なえない。従来の試験装置においては、実際に接続されるＣＬの容量値が分からないため、被測定デバイス２０の電源ピンに接続されるコンデンサＣＬとしてどのような容量値のものが接続されたとしても正確な試験が行なえるように、最大値のＣＬが接続された場合を想定して測定タイミングが図３（Ｂ）のｔ２に決定されていた。

これに対し、本実施例の半導体試験装置の電源供給部においては、制御部１１はＡＤ変換回路１８から出力に基づいてコンデンサＣＬの容量値を予め測定して、被測定デバイスの電源ピンの規定電圧への到達時間が短い場合には、電流測定開始タイミングを図３（Ｂ）のｔ２’のように早めるようにしている。これによって、ウェイト時間が短くなり、測定に要する時間を短縮することができるという利点がある。

コンデンサＣＬの容量値を測定するには、先ず、制御部１１からＤＡ変換回路１２へ被測定デバイス２０の電源ピンに印加する電圧として、デバイスが破壊されないように充分に小さな電圧（例えば１００ｍＶ程度）を印加するように電圧設定値を出力する。これとともに、制御部１１からオペアンプ１４へ制御信号を送って、該アンプの電流クランプ機能によって、通常動作時より充分に小さな電流（例えば数ｍＡ程度）ＩＣＬＰを出力するように制限する。また、制御部１１からスイッチＳＷへ制御信号を送って、出力電圧ＶＤＵＴをフィードバックするアンプ１５の出力をＡＤ変換回路１８へ入力させるように切り替えておく。

図２に、オペアンプ１４の出力電流ＩCLPによってコンデンサＣＬが充電され、出力電圧ＶＤＵＴが変化する際の特性が示されている。図２に示されているように、出力電圧ＶＤＵＴは電流出力開始後コンデンサＣＬが完全に充電されるタイミングｔ３まで直線的に増加する。制御部１１は、出力電圧ＶＤＵＴが増加している図２のタイミングｔ１，ｔ２でＡＤ変換回路１８の出力を取り込んでその間に変化した電圧差ΔＶ（＝Ｖ２−Ｖ１）を検出する。タイミングｔ１とｔ２との時間差をΔｔとおくと、ＩＣＬＰ×Δｔ＝ＣＬ×ΔＶであるので、ＣＬ＝ＩＣＬＰ×（Δｔ／ΔＶ）より、ＣＬの値を算出することができる。

次に、図１のデバイス電源供給部１０における位相補償用の抵抗Ｒ１の抵抗値の設定の仕方および回路の動作を説明する。

抵抗Ｒ１の抵抗値を決定するには、コンデンサＣＬの容量値を知る必要があるが、本実施形態のデバイス電源供給部１０においては、前述したように、容量値を測定する機能を有しており、その測定機能を利用して測定した容量値を利用することができる。

一方、オペアンプ１３と１４からなる複合アンプのオープンループゲインが１００ｄＢとなるように各アンプのゲインが設計されているとする。また、位相補償回路１６の抵抗Ｒ１と容量Ｃ１によって生じるオープンループゲインのボード線図におけるファーストポールをｆp1（≒１／〔２π・Ｒ１・Ｃ１〕）、コンデンサＣＬによって生じるセカンドポールをｆp2（≒１／〔２π・(Ｒ２＋Ｒ３)・ＣＬ〕）、ゲイン＝１（０ｄＢ）となる周波数をｆｔとする。

先ず、コンデンサＣＬが最小値（例えば０．１μＦ）であると仮定して、ｆｔ＝ｆp2となるように、Ｒ１，Ｃ１の値を決定する。ここで、前記複合アンプのオープンループゲインは１００ｄＢであるので、ｆp1＝ｆｔ／１０⁵となる。図４（Ａ）に図１の電源供給部のオープンループゲインの周波数特性、図４（Ｂ）に位相の周波数特性を示す。

図４（Ａ）において、実線ＡはバイパスコンデンサＣＬが例えば最小値の場合の周波数特性を表わしており、１００Ｈｚにファーストポールｆp1_1を有し、セカンドポールｆp2_2（＝ｆｔ）は１０ＭＨｚである。このとき、図４（Ｂ）より、セカンドポールがｆp2_2（１０ＭＨｚ）の場合には、ゲイン＝１の周波数ｆｔにおける位相は−１３５°（位相余裕＝４５°）であって回路は安定動作することが分かる。

図４（Ａ）の破線Ｂは、Ｒ１，Ｃ１の値を変えない状態でバイパスコンデンサＣＬとして上記最小値よりも大きなものを接続した場合の周波数特性を表わしており、ファーストポールｆp1_1は１００Ｈｚで変わらないが、セカンドポールはｆp2_1（１００ｋＨｚ）に移動し、ｆｔも１ＭＨｚに移動する。この場合、図４（Ｂ）より、ゲイン＝１の周波数における位相は−１８０°（位相余裕＝０°）であって回路は不安定動作となることが分かる。

そこで、この実施形態の電源供給部においては、コンデンサＣＬの容量値を測定し、ＣＬ値に応じて位相補償回路１６の抵抗Ｒ１の値を変えて、ファーストポールをｆp1_1pからｆ1_2へ移動させ、それによってｆｔ＝ｆp2となるように制御している。具体的には、コンデンサＣＬの容量値が大きくなって、セカンドポールｆp2がｆp2_2（１０ＭＨｚ）から例えばｆp2_1（１００ｋＨｚ）に移動した場合には、抵抗Ｒ１の値を変えて、ｆｔが１００ｋＨｚになるようにｆp1を移動させる。上述したような条件の下では、図４（Ａ）に一点鎖線Ｃで示すように、ファーストポールｆp1は、ｆp1_1（１００Ｈｚ）からｆp1-2（１Ｈｚ）へ移動することとなる。そして、このような設定を行なった場合には、図４（Ｂ）より、ゲイン＝１の周波数ｆｔにおける位相は−１３５°（位相余裕＝４５°）となり、回路の動作は安定することが分かる。

なお、抵抗Ｒ１は、制御電圧で抵抗値を変化させるようにしても良いし、複数の抵抗素子を並列に設けるとともに各抵抗素子と直列にスイッチ素子を設けて、制御部１１からのディジタルコードでこれらのスイッチ素子のオン、オフ状態を制御して抵抗値を段階的に切り替えるように構成しても良い。
（変形例）
被測定デバイスのテストを行なう図１に示すような半導体試験装置においては、被測定デバイス２０の電源ピンに対して、バイパスコンデンサＣＬをリレー（スイッチ素子）等により接続／切断可能な構成にする場合がある。このような試験装置に前記実施例のデバイス電源供給部を適用した場合には、コンデンサＣＬの容量値を測定する機能を利用して、リレーが正常に動作するか否かの診断を制御部１１が行なうように構成する。これにより、試験装置の信頼性を向上させることができる。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば上記実施形態においては、被測定デバイス２０の電源ピンに接続されるコンデンサＣＬの容量値に応じて位相補償回路１６の抵抗Ｒ１の抵抗値を変えるようにしたものを説明したが、抵抗値を変える代わりに容量Ｃ１の値を変えるように構成しても良い。また、測定したＣＬの容量値に応じて、抵抗Ｒ１の値および容量Ｃ１の値の両方を変えるように構成しても良い。

１０ デバイス電源供給部（電源供給手段）
１１ 制御部
１２ ＤＡ変換回路
１３ 第１のオペアンプ
１４ 第２のオペアンプ
１５ オペアンプ（ボルテージフォロワ）
１６ 位相補償回路
１７ 電流検出用のオペアンプ
１８ ＡＤ変換回路
２０ 被測定デバイス
ＣＬ バイパスコンデンサ

Claims (5)

1. 電源供給手段を備え被測定半導体装置の電源端子に所定の電圧を印加して被測定半導体装置に流れる電流を測定する機能を備えた半導体試験装置であって、
   前記電源供給手段は、
   前記電源端子に印加する電圧を設定する設定手段と、
   該設定手段より出力された設定値に応じた電圧を生成する電圧生成手段と、
   位相補償回路を備え前記電圧生成手段により生成された電圧に応じた電圧を出力するバッファアンプと、
   該バッファアンプより前記被測定半導体装置へ出力される電流を検出する出力電流検出手段と、
   前記電源端子の電圧を前記バッファアンプの入力側へフィードバックするアンプと、を備え、
   前記被測定半導体装置に流れる電流の測定開始前に、前記バッファアンプより所定の電流を出力させて前記電源端子に接続されているコンデンサを充電させ、電圧の変化から該コンデンサの容量値を測定し、測定した前記コンデンサの容量値に応じて前記出力電流を測定するタイミングを調整することを特徴とする半導体試験装置。
2. 電源供給手段を備え被測定半導体装置の電源端子に所定の電圧を印加して被測定半導体装置に流れる電流を測定する機能を備えた半導体試験装置であって、
   前記電源供給手段は、
   前記電源端子に印加する電圧を設定する設定手段と、
   該設定手段より出力された設定値に応じた電圧を生成する電圧生成手段と、
   位相補償回路を備え前記電圧生成手段により生成された電圧に応じた電圧を出力するバッファアンプと、
   該バッファアンプより前記被測定半導体装置へ出力される電流を検出する出力電流検出手段と、
   前記電源端子の電圧を前記バッファアンプの入力側へフィードバックするアンプと、を備え、
   前記被測定半導体装置に流れる電流の測定開始前に、前記バッファアンプより所定の電流を出力させて前記電源端子に接続されているコンデンサを充電させ、電圧の変化から該コンデンサの容量値を測定し、測定した容量値に応じて前記位相補償回路の抵抗値もしくは容量値を、前記電源供給手段が所定以上の位相余裕を有するように変化させた後に電流の測定を開始するように構成されていることを特徴とする半導体試験装置。
3. 前記出力電流検出手段は、前記バッファアンプより前記被測定半導体装置へ出力される電流を電圧に変換する抵抗と、該抵抗の端子間電圧を増幅するオペアンプと、該オペアンプの出力をディジタル信号に変換するＡＤ変換回路とを備え、
   前記ＡＤ変換回路は前記オペアンプの出力または前記フィードバック用のアンプの出力を選択的にディジタル信号に変換可能に構成されていることを特徴とする請求項２に記載の半導体試験装置。
4. 前記バッファアンプは、低オフセット電圧の第１のオペアンプと、電流供給能力が前記第１のオペアンプよりも高い第２のオペアンプとを備え、前記第１のオペアンプと第２のオペアンプとの間に前記位相補償回路が設けられていることを特徴とする請求項２または３に記載の半導体試験装置。
5. 測定された前記コンデンサの容量値に応じて前記出力電流を測定するタイミングを調整する制御手段を備えることを特徴とする請求項２〜４のいずれかに記載の半導体試験装置。

Images