JP4629112B2 - 電流制限付き電圧発生器および半導体試験装置 - Google Patents
電流制限付き電圧発生器および半導体試験装置 Download PDFInfo
- Publication number
- JP4629112B2 JP4629112B2 JP2007550622A JP2007550622A JP4629112B2 JP 4629112 B2 JP4629112 B2 JP 4629112B2 JP 2007550622 A JP2007550622 A JP 2007550622A JP 2007550622 A JP2007550622 A JP 2007550622A JP 4629112 B2 JP4629112 B2 JP 4629112B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- load
- constant voltage
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
- Tests Of Electronic Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
本発明は、負荷に供給する電圧を生成するとともに、その負荷電流が制限される電圧発生器に関し、特に、電子計測器や半導体試験装置に使用される電流制限付き電圧発生器に関する。
また、本発明は、その電流制限付き電圧発生器を適用した半導体試験装置に関する。
また、本発明は、その電流制限付き電圧発生器を適用した半導体試験装置に関する。
電流制限付き電圧発生器は、電子計測器や半導体試験装置に使用される。負荷は、電子部品や被試験デバイスの入力端子、ＩＯ端子、電源端子などであり、規定電流以下に制限することで、無用なストレスを防止するために使用している。
図６は、特許文献１に開示される従来からの電流制限機能付き電圧発生器の構成例を示す。
この電圧発生器は、図６に示すように、電流バッファ用のオペアンプ１と、入力抵抗２と、電流制限用の出力抵抗３と、帰還抵抗４と、電流制限用のクランパ５と、クランパ６とを備え、入力端子７にはその値が任意に可変できる正または負の入力電圧Ｖｉｎを印加する。負荷接続端子８には、負荷９が接続される。
図６は、特許文献１に開示される従来からの電流制限機能付き電圧発生器の構成例を示す。
この電圧発生器は、図６に示すように、電流バッファ用のオペアンプ１と、入力抵抗２と、電流制限用の出力抵抗３と、帰還抵抗４と、電流制限用のクランパ５と、クランパ６とを備え、入力端子７にはその値が任意に可変できる正または負の入力電圧Ｖｉｎを印加する。負荷接続端子８には、負荷９が接続される。
クランパ５は、複数のダイオードが直列接続された２つの回路からなり、これらが逆並列に接続されている。クランパ６は、２つのダイオードが逆並列に接続されている。
次に、このように構成される電流制限機能付き電圧発生器の動作例について、図６を参照して説明する。
正電圧を発生して負荷９に負荷電流Ｉｏｕｔが流れ込む場合（ソース電流の場合）の電流制限動作について説明する。
次に、このように構成される電流制限機能付き電圧発生器の動作例について、図６を参照して説明する。
正電圧を発生して負荷９に負荷電流Ｉｏｕｔが流れ込む場合（ソース電流の場合）の電流制限動作について説明する。
いま、負荷９に所定の負荷電圧Ｖｏｕｔを供給して負荷電流Ｉｏｕｔを与えるとする。このとき、入力端子７に供給される入力電圧Ｖｉｎが正電圧Ｖｏｕｔであるとする。負荷電流Ｉｏｕｔが電流制限範囲内であれば、帰還抵抗４により入力電圧Ｖｉｎはそのままオペアンプ１に伝送され、Ｖｉｎ＝Ｖ２＝Ｖｏｕｔとなる。負荷電流Ｉｏｕｔがオペアンプ１から出力抵抗３を介して負荷９に流れ出すと、出力抵抗３の両端に電圧降下が生じ、Ｖ３＞Ｖｏｕｔとなる。電流制限範囲内であれば、オペアンプ１の出力電圧Ｖ３が上昇するが、帰還抵抗４により、Ｖｉｎ＝Ｖｏｕｔである。
負荷電流Ｉｏｕｔが電流制限値になってくると、Ｖ３−Ｖｏｕｔ＞ｎ×ＶＦとなる。ここで、ＶＦはダイオードの電流が流れ始める電圧（順方向電圧）であり、シリコン・ダイオードの場合は約０．６Ｖ前後である。ｎはクランパ５に直列接続されるダイオードの個数である。例えば、ダイオードの個数が２つの場合には２×ＶＦとなり、約１．２Ｖとなる。このように、負荷電流Ｉｏｕｔが電流制限値になってくると、クランパ５の順方向のダイオードがオン状態になり、図６の矢印方向に電流ｉ１が流れ始め、帰還抵抗４を通して出力端子８に流れ、オペアンプ１の負入力端電圧Ｖ１が上昇する。
この結果、オペアンプ１の出力電圧Ｖ３が下降することで電流制限がされる。これに伴い負荷電圧Ｖｏｕｔが下降するため、Ｖｉｎ＞Ｖｏｕｔとなって、クランパ６のダイオードにも矢印の方向に電流ｉ２が流れる。入力端子７から入力抵抗２を通して流れる電流ｉ２により電圧降下が発生し、オペアンプ１の正入力端電圧Ｖ２は下降する。正入力端電圧Ｖ２が下降することにより負荷電圧Ｖｏｕｔが下降し、負荷電流Ｉｏｕｔは電流制限される。
次に、負荷電流Ｉｏｕｔが負荷接続端子８に流れ込む場合（シンク電流の場合）の動作は、入力端子７の入力電圧Ｖｉｎが負電圧の場合であり、電流方向等は上記の説明と逆方向であり、同様の動作となる。
特開２００２−１２３３２０号公報 ところで、特許文献１に開示される電流制限機能付き電圧発生器では、以下のような不具合が挙げられる。（１）クランパ５は、図７（ａ）に示すようにダイオードを多段接続したものである。このため、その電流−電圧特性（以下、Ｉ／Ｖ特性という）は、図７（ｂ）に示すように、ある電圧で電流が急激に変化することがなく、なだらかな曲線となる。
従って、従来の電圧発生器は、電流値が所定値になったときに、その所定値に電流が急峻に制限されないので、的確な電流制限が必要な用途には好ましくない。
（２）クランパ５を構成するダイオードの順方向電圧は、温度依存性が大きい。一般的なシリコンダイオードの場合には、温度が１℃あたり順方向電圧が数ｍＶ程度減少する。このため、従来の電圧発生器では、制限される電流値が大きな温度依存性を持つという不具合がある。
（３）従来の電圧発生器では、クランパ５のＩ／Ｖ特性は図７（ｂ）に示すようになり、そのＩ／Ｖ特性はダイオードの接続段数によって決まってしまう。換言すると、電流制限値が回路の設計値によって決まる固定の値になるので、所望の電流制限値を設定できないという不具合がある。
（２）クランパ５を構成するダイオードの順方向電圧は、温度依存性が大きい。一般的なシリコンダイオードの場合には、温度が１℃あたり順方向電圧が数ｍＶ程度減少する。このため、従来の電圧発生器では、制限される電流値が大きな温度依存性を持つという不具合がある。
（３）従来の電圧発生器では、クランパ５のＩ／Ｖ特性は図７（ｂ）に示すようになり、そのＩ／Ｖ特性はダイオードの接続段数によって決まってしまう。換言すると、電流制限値が回路の設計値によって決まる固定の値になるので、所望の電流制限値を設定できないという不具合がある。
そこで、本発明の目的は、上記の点に鑑み、電流制限値が任意に設定可能であり、電流制限特性が良好で、かつ、その電流制限の温度依存性が小さな電流制限機能付き電圧発生器、およびこれを適用した半導体試験装置を提供することにある。
本発明の電流制限機能付き電圧発生器は、負荷に供給する電圧を生成するとともに、その負荷電流が制限される電圧発生器であって、オペアンプと、前記オペアンプの出力端子と負荷接続端子との間に接続される出力抵抗と、前記負荷接続端子と前記オペアンプの反転入力端子との間に接続される帰還抵抗と、前記オペアンプの出力端子と反転入力端子との間に接続される第１のクランパと、前記負荷接続端子と前記オペアンプの非反転入力端子との間に接続され、ダイオードで構成される第２のクランパと、を備え、前記第１のクランパは、所定の定電圧を生成するとともに、前記出力抵抗に流れる電流を制限するための定電圧発生手段と、前記定電圧発生手段で生成する定電圧を可変する可変抵抗手段と、を含み、かつ、前記定電圧発生手段は、所定の急峻な電流／電圧特性を持っている。
これによれば、回路規模が小さくても、使用時に電流制限値を任意に設定可能であり、その制限の際の応答性も向上できる。
その本発明の実施態様として、前記定電圧発生手段は、その電流／電圧特性の温度依存性が小さくなるように構成した。これによれば、さらに、電流制限の温度依存性が小さくできる。
その本明の実施態様として、前記定電圧発生手段は、正の定電圧を生成する第１の定電圧発生手段と、負の定電圧を生成する第２の定電圧発生手段と、からなり、前記可変抵抗手段は、前記第１の定電圧発生手段が生成する正の定電圧を外部から可変し、任意の値に設定する第１の可変抵抗手段と、前記第２の定電圧発生手段が生成する負の定電圧を外部から可変し、任意の値に設定する第２の可変抵抗手段と、からなる。これによれば、使用時に、上下の電流制限値を任意に設定できる。
その本発明の実施態様として、前記定電圧発生手段は、その電流／電圧特性の温度依存性が小さくなるように構成した。これによれば、さらに、電流制限の温度依存性が小さくできる。
その本明の実施態様として、前記定電圧発生手段は、正の定電圧を生成する第１の定電圧発生手段と、負の定電圧を生成する第２の定電圧発生手段と、からなり、前記可変抵抗手段は、前記第１の定電圧発生手段が生成する正の定電圧を外部から可変し、任意の値に設定する第１の可変抵抗手段と、前記第２の定電圧発生手段が生成する負の定電圧を外部から可変し、任意の値に設定する第２の可変抵抗手段と、からなる。これによれば、使用時に、上下の電流制限値を任意に設定できる。
その本発明の実施態様として、前記定電圧発生手段は所定の電圧標準ＩＣからなり、前記電圧標準ＩＣは、動作電流を前記帰還抵抗に流し、その動作電流が電流制限動作に影響を与えない範囲になっている。これによれば、市販されている電圧基準ＩＣを活用でき、しかもそれを低価格で取得できて便宜である。さらに、市販されている電圧基準ＩＣを使用しても、電流制限動作に影響を与えることがない。
その本発明の実施態様として、前記可変抵抗手段は、機械的な可変抵抗器、電子ボリューム、および固定抵抗とスイッチの組み合わせ回路のうちの１つからなる。これによれば、可変抵抗手段として各種の電子部品を、必要に応じて使用できる。
その本発明の実施態様として、前記可変抵抗手段は、機械的な可変抵抗器、電子ボリューム、および固定抵抗とスイッチの組み合わせ回路のうちの１つからなる。これによれば、可変抵抗手段として各種の電子部品を、必要に応じて使用できる。
その本発明の実施態様として、前記出力抵抗は、可変抵抗手段から構成した。これによれば、使用時に、上下の電流制限値を任意かつきめ細かに設定できる。
その本発明の実施態様として、前記可変抵抗手段を固定抵抗に置き換え、かつ前記出力抵抗を可変抵抗手段に置き換えるようにした。これによれば、上記と同様に、回路規模が小さくても、使用時に電流制限値を任意に設定可能であり、その制限の際の応答性も向上できる。
その本発明の実施態様として、前記可変抵抗手段を固定抵抗に置き換え、かつ前記出力抵抗を可変抵抗手段に置き換えるようにした。これによれば、上記と同様に、回路規模が小さくても、使用時に電流制限値を任意に設定可能であり、その制限の際の応答性も向上できる。
さらに、本発明の半導体試験装置は、被試験デバイスに印加する所望の電圧を発生する電圧発生器を含んでいる半導体試験装置において、その電圧発生器として、上記の本発明の電流制限付き電圧発生器のうちの１つを適用するようにした。
これによれば、上記の電流制限付き電圧発生器を半導体試験装置に有効に活用できる。
また、本発明の半導体試験装置は、負荷である被試験デバイスに所定の負荷電圧を供給し、かつ、負荷電流を所定以下に制限する電流制限付き電圧発生器を備える半導体試験装置であって、前記電流制限付き電圧発生器は、前記負荷電圧に対応する電圧信号を入力抵抗を介して非反転入力端子で受け、負荷に所定の負荷電圧を供給するオペアンプと、前記オペアンプの出力端子と負荷の一端との間に接続され、抵抗値が固定または外部から可変とする出力抵抗と、負荷の一端と前記オペアンプの反転入力端子との間に接続される帰還抵抗と、前記オペアンプの出力端子と前記オペアンプの反転入力端子との間に接続され、クランプ電圧が半固定または外部から可変とする第１クランパと、前記負荷の一端と前記オペアンプの非反転入力端子との間に接続される第２クランパと、を備えている。
これによれば、上記の電流制限付き電圧発生器を半導体試験装置に有効に活用できる。
また、本発明の半導体試験装置は、負荷である被試験デバイスに所定の負荷電圧を供給し、かつ、負荷電流を所定以下に制限する電流制限付き電圧発生器を備える半導体試験装置であって、前記電流制限付き電圧発生器は、前記負荷電圧に対応する電圧信号を入力抵抗を介して非反転入力端子で受け、負荷に所定の負荷電圧を供給するオペアンプと、前記オペアンプの出力端子と負荷の一端との間に接続され、抵抗値が固定または外部から可変とする出力抵抗と、負荷の一端と前記オペアンプの反転入力端子との間に接続される帰還抵抗と、前記オペアンプの出力端子と前記オペアンプの反転入力端子との間に接続され、クランプ電圧が半固定または外部から可変とする第１クランパと、前記負荷の一端と前記オペアンプの非反転入力端子との間に接続される第２クランパと、を備えている。
以下、本発明の実施の形態を、図面を参照して説明する。
（電圧発生器の第１実施形態）
図１は、本発明の電流制限機能付き電圧発生器の第１実施形態の構成を示す回路図である。
この第１実施形態は、図１に示すように、オペアンプ１と、入力抵抗２と、出力抵抗３と、帰還抵抗４と、クランパ１０と、クランパ６とを備え、入力端子７に入力電圧Ｖｉｎを印加するとともに、負荷接続端子８に負荷９が接続されるようになっている。
（電圧発生器の第１実施形態）
図１は、本発明の電流制限機能付き電圧発生器の第１実施形態の構成を示す回路図である。
この第１実施形態は、図１に示すように、オペアンプ１と、入力抵抗２と、出力抵抗３と、帰還抵抗４と、クランパ１０と、クランパ６とを備え、入力端子７に入力電圧Ｖｉｎを印加するとともに、負荷接続端子８に負荷９が接続されるようになっている。
オペアンプ１の非反転入力端子（＋入力端子）には、入力抵抗２を介して入力端子７に印加される入力電圧Ｖｉｎが供給されるようになっている。オペアンプ１の出力端子と負荷接続端子８との間には、出力抵抗３が接続されている。
帰還抵抗４は、負荷接続端子８から出力される出力電圧Ｖｏｕｔをオペアンプ１の反転入力端子（−入力端子）に負帰還するために、負荷接続端子８とその反転入力端子との間に接続されている。
帰還抵抗４は、負荷接続端子８から出力される出力電圧Ｖｏｕｔをオペアンプ１の反転入力端子（−入力端子）に負帰還するために、負荷接続端子８とその反転入力端子との間に接続されている。
クランパ１０は、負荷接続端子８に接続される負荷９に流れる電流Ｉｏｕｔを制限するためのものであり、オペアンプ１の出力端子と反転入力端子との間に接続されている。このクランパ１０は、図１に示すように、定電圧発生可変回路１２と定電圧発生可変回路１４とからなり、オペアンプ１の出力端子と反転入力端子との間に、その両回路１２、１４が逆並列に接続されている。
定電圧発生可変回路１２は、発生電圧が可変可能な電圧クランプ回路であり、正の定電圧（基準電圧）Ｖｚ１を生成するとともに、その電圧値を外部から可変でき、または使用時に外部から任意の値に設定できるようになっている。また、定電圧発生可変回路１４は、負の定電圧（基準電圧）Ｖｚ２を生成するとともに、その電圧値を定電圧Ｖｚ１の電圧値とは独立に外部から可変でき、または使用時に外部から任意の値に設定できるようになっている。
定電圧発生可変回路１２は、発生電圧が可変可能な電圧クランプ回路であり、正の定電圧（基準電圧）Ｖｚ１を生成するとともに、その電圧値を外部から可変でき、または使用時に外部から任意の値に設定できるようになっている。また、定電圧発生可変回路１４は、負の定電圧（基準電圧）Ｖｚ２を生成するとともに、その電圧値を定電圧Ｖｚ１の電圧値とは独立に外部から可変でき、または使用時に外部から任意の値に設定できるようになっている。
より具体的には、定電圧発生可変回路１２は、正の定電圧Ｖｚ１を生成する定電圧発生回路１２１と、保護用ダイオード１２３と、その定電圧Ｖｚ１の電圧値を外部から可変でき、任意の値に設定できる可変抵抗器１２２と、を備えている。
定電圧発生回路１２１は、例えば図２（ｂ）の右側に示すように、所定の定電圧Ｖｚ１で電流が急激に変化する急峻な電流／電圧特性を持つＩＣである。この定電圧発生回路１２１は、電圧制御端子を有し、これにより定電圧Ｖｚ１を可変にできる。また、定電圧発生回路１２１は、電流／電圧特性における温度依存性が小さくなるように構成されている。
定電圧発生回路１２１は、例えば図２（ｂ）の右側に示すように、所定の定電圧Ｖｚ１で電流が急激に変化する急峻な電流／電圧特性を持つＩＣである。この定電圧発生回路１２１は、電圧制御端子を有し、これにより定電圧Ｖｚ１を可変にできる。また、定電圧発生回路１２１は、電流／電圧特性における温度依存性が小さくなるように構成されている。
可変抵抗器１２２は、抵抗値を可変させることで、定電圧Ｖｚ１の値を例えば１．２〜８．０〔Ｖ〕の範囲で設定できる。可変抵抗器１２２としては、機械的な可変抵抗器、または外部からの制御により抵抗値を制御できる電子ボリュームなどを使用して良い。保護用ダイオード１２３は、定電圧発生回路１２１を逆電圧から保護するものであり、省略可能な場合は省略しても良い。
同様に、定電圧発生可変回路１４は、負の定電圧Ｖｚ２を生成する定電圧発生回路１４１と、保護用ダイオード１４３と、その定電圧Ｖｚ２の電圧値を外部から可変でき、任意の値に設定できる可変抵抗器１４２と、を備えている。
同様に、定電圧発生可変回路１４は、負の定電圧Ｖｚ２を生成する定電圧発生回路１４１と、保護用ダイオード１４３と、その定電圧Ｖｚ２の電圧値を外部から可変でき、任意の値に設定できる可変抵抗器１４２と、を備えている。
定電圧発生回路１４１は、例えば図２（ｂ）の左側に示すように、所定の定電圧Ｖｚ２で電流が急激に変化する急峻な電流／電圧特性を持つＩＣである。この定電圧発生回路１４１は、電圧制御端子を有し、これにより定電圧Ｖｚ２を可変にできる。また、定電圧発生回路１４１は、電流／電圧特性における温度依存性が小さなものとして構成されている。さらに、可変抵抗器１４２は、上記の可変抵抗器１２２と同様に、機械的な可変抵抗器、または電子ボリュームなどを使用して良い。保護用ダイオード１４３は、定電圧発生回路１４１を逆電圧から保護するものであり、省略可能な場合は省略しても良い。
定電圧発生回路１２１、１４１としては、市販されている電圧基準ＩＣ、例えばナショナルセミコンダクターの品番がＬＭ４０４１（高精度マイクロパワー・シャント型基準電圧）を使用できる。その電圧基準ＩＣは、所定の電源電圧で動作し、所定の定電圧を生成するとともに、可変抵抗器を外付けして使用することにより、生成電圧を可変できるようになっている。
ここで、定電圧発生可変回路１２、１４の定電圧発生回路１２１、１４１として、上記の電圧基準ＩＣを使用する場合には、そのＩＣを保護するために、図１に示すようにダイオード１２３、１４３が使用される。
ここで、定電圧発生可変回路１２、１４の定電圧発生回路１２１、１４１として、上記の電圧基準ＩＣを使用する場合には、そのＩＣを保護するために、図１に示すようにダイオード１２３、１４３が使用される。
また、定電圧発生回路１２１、１４１として、上記の電圧基準ＩＣを使用する場合には、動作電流（アイドリング電流）が帰還抵抗４に流れるが、その動作電流は本来の電流制限動作に影響を与えない抵抗値を適用する。
クランパ６は、負荷接続端子８に接続される負荷９に流れる電流Ｉｏｕｔを制限するためのものであり、負荷接続端子８とオペアンプ１の非反転入力端子との間に接続されている。このクランパ６は、図示のように、２つのダイオード６１を互いに逆並列に接続したものである。
クランパ６は、負荷接続端子８に接続される負荷９に流れる電流Ｉｏｕｔを制限するためのものであり、負荷接続端子８とオペアンプ１の非反転入力端子との間に接続されている。このクランパ６は、図示のように、２つのダイオード６１を互いに逆並列に接続したものである。
負荷９は、その一端側が負荷接続端子８に接続され、その他端側が接地されている。負荷９は、半導体試験装置の試験対象となる被試験デバイスなどである。
図３は、図１に示すクランパ１０の可変抵抗器１２２、１４２を、可変抵抗器１２２ａ、１４２ａに置き換えた構成例である。
可変抵抗器１２２ａは、複数の固定抵抗器１２２１と、複数のスイッチ１２２２とを組み合わせたものである。すなわち、複数の固定抵抗器１２２１は直列に接続され、そのうちの１つを除く固定抵抗器１２２１のそれぞれにスイッチ１２２２が並列に接続され、そのスイッチ１２２２を外部からオンオフ制御することにより抵抗値を可変できるようになっている。複数の固定抵抗器１２２１の各抵抗値は、所望の複数の定電圧Ｖｚ１、Ｖｚ２となる抵抗値を適用する。
図３は、図１に示すクランパ１０の可変抵抗器１２２、１４２を、可変抵抗器１２２ａ、１４２ａに置き換えた構成例である。
可変抵抗器１２２ａは、複数の固定抵抗器１２２１と、複数のスイッチ１２２２とを組み合わせたものである。すなわち、複数の固定抵抗器１２２１は直列に接続され、そのうちの１つを除く固定抵抗器１２２１のそれぞれにスイッチ１２２２が並列に接続され、そのスイッチ１２２２を外部からオンオフ制御することにより抵抗値を可変できるようになっている。複数の固定抵抗器１２２１の各抵抗値は、所望の複数の定電圧Ｖｚ１、Ｖｚ２となる抵抗値を適用する。
可変抵抗器１４２ａは、複数の固定抵抗器１４２１と、複数のスイッチ１４２２とを組み合わせたものであり、可変抵抗器１２２ａと同様に構成されている。
なお、スイッチ１２２２、１４２２は、機械式、電子式、光ＭＯＳリレー式などの各種のスイッチが使用可能である。
次に、このような構成からなる第１実施形態の動作例について、図１および図２を参照して説明する。
（ａ）無負荷の場合の動作
負荷接続端子８に負荷９が接続されておらず、負荷電流Ｉｏｕｔがゼロ場合には、負荷接続端子８の出力電圧Ｖｏｕｔ、オペアンプ１の反転入力端子の電圧Ｖ１、その非反転入力端子の電圧Ｖ２、および入力電圧Ｖｉｎの間には、以下の関係が成り立つ。
なお、スイッチ１２２２、１４２２は、機械式、電子式、光ＭＯＳリレー式などの各種のスイッチが使用可能である。
次に、このような構成からなる第１実施形態の動作例について、図１および図２を参照して説明する。
（ａ）無負荷の場合の動作
負荷接続端子８に負荷９が接続されておらず、負荷電流Ｉｏｕｔがゼロ場合には、負荷接続端子８の出力電圧Ｖｏｕｔ、オペアンプ１の反転入力端子の電圧Ｖ１、その非反転入力端子の電圧Ｖ２、および入力電圧Ｖｉｎの間には、以下の関係が成り立つ。
Ｖｏｕｔ＝Ｖ１＝Ｖ２＝Ｖｉｎ・・・（１）
このため、この回路はボルテージホロワとして動作する。このとき、クランパ６、１０の両端には電位差がなく電流が流れないので、これらのクランパ６、１０は回路の動作に何ら影響を与えることがない。
（ｂ）負荷電流が少ない場合（電流制限がかかっていない場合）
いま、負荷接続端子８に負荷９が接続され、入力電圧Ｖｉｎと負荷９の負荷電圧ＶＬＬが、瞬間的にＶｉｎ＞ＶＬＬの場合について説明する。
このため、この回路はボルテージホロワとして動作する。このとき、クランパ６、１０の両端には電位差がなく電流が流れないので、これらのクランパ６、１０は回路の動作に何ら影響を与えることがない。
（ｂ）負荷電流が少ない場合（電流制限がかかっていない場合）
いま、負荷接続端子８に負荷９が接続され、入力電圧Ｖｉｎと負荷９の負荷電圧ＶＬＬが、瞬間的にＶｉｎ＞ＶＬＬの場合について説明する。
負荷電圧ＶＬＬは、帰還抵抗４を介してオペアンプ１の反転入力端子に負帰還されるので、負荷電圧ＶＬＬ、オペアンプ１の反転入力端子の入力電圧Ｖ１、およびその非反転入力端子の入力電圧Ｖ２は、Ｖ２＞Ｖ１となり、オペアンプ１は出力電圧Ｖ３を瞬時に上昇させる。
この結果、出力抵抗３を介して負荷９に流れる電流が増加し、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎまで瞬時に上昇する。その後は、オペアンプ１は定常状態になる。このとき、クランパ６とクランパ１０は、定電圧Ｖｚ１、Ｖｚ２未満であるので、非動作の状態のままである。このときにも、（１）式の関係が成り立ち、ボルテージホロワとして動作し、負荷９には入力電圧Ｖｉｎと同じ電圧が供給される。
この結果、出力抵抗３を介して負荷９に流れる電流が増加し、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎまで瞬時に上昇する。その後は、オペアンプ１は定常状態になる。このとき、クランパ６とクランパ１０は、定電圧Ｖｚ１、Ｖｚ２未満であるので、非動作の状態のままである。このときにも、（１）式の関係が成り立ち、ボルテージホロワとして動作し、負荷９には入力電圧Ｖｉｎと同じ電圧が供給される。
なお、以上の説明は瞬間的にＶｉｎ＞ＶＬＬの場合であるが、Ｖｉｎ＜ＶＬＬの場合には出力電流Ｉｏｕｔの向きが逆になるだけで、上記と同様の動作をする。
（ｃ）負荷電流が大きい場合（電流制限がかかる場合）
この場合には、負荷９が瞬間的に過電流となった場合について、説明する。
この場合には、オペアンプ１の出力電圧Ｖ３が上昇または下降しても出力電圧Ｖｏｕｔは上昇または下降せず、出力電圧Ｖｏｕｔと負荷９の電圧ＶＬＬの関係は、次の（２）式のままである。
（ｃ）負荷電流が大きい場合（電流制限がかかる場合）
この場合には、負荷９が瞬間的に過電流となった場合について、説明する。
この場合には、オペアンプ１の出力電圧Ｖ３が上昇または下降しても出力電圧Ｖｏｕｔは上昇または下降せず、出力電圧Ｖｏｕｔと負荷９の電圧ＶＬＬの関係は、次の（２）式のままである。
Ｖｏｕｔ＝ＶＬＬ・・・（２）
ここで、オペアンプ１の非反転入力端子と負荷接続端子８との間には、図１に示すように、クランパ６が設けられている。また、入力抵抗２の抵抗値がある程度大きな値（例えば数１００ｋΩ〜数ｋΩ）とすれば、オペアンプ１の非反転入力端子の入力電圧Ｖ２は、次の（３）式のようになる。
Ｖｏｕｔ−ＶＦｓ≦Ｖ２≦Ｖｏｕｔ＋ＶＦｓ・・・（３）
ここで、ＶＦｓは、クランプ６を構成するダイオードの順方向電圧である。
ここで、オペアンプ１の非反転入力端子と負荷接続端子８との間には、図１に示すように、クランパ６が設けられている。また、入力抵抗２の抵抗値がある程度大きな値（例えば数１００ｋΩ〜数ｋΩ）とすれば、オペアンプ１の非反転入力端子の入力電圧Ｖ２は、次の（３）式のようになる。
Ｖｏｕｔ−ＶＦｓ≦Ｖ２≦Ｖｏｕｔ＋ＶＦｓ・・・（３）
ここで、ＶＦｓは、クランプ６を構成するダイオードの順方向電圧である。
一方、オペアンプ１の反転入力端子と出力端子との間には、図１に示すように、クランパ１０が設けられている。また、帰還抵抗４の抵抗値がある程度大きな値（例えば数１００ｋΩ〜数ｋΩ）とすれば、オペアンプ１の反転入力端子の入力電圧Ｖ１は、次の（４）式のようになる。
Ｖ３−Ｖｚ１≦Ｖ１≦Ｖ３＋Ｖｚ２・・・（４）
ここで、Ｖｚ１は定電圧発生可変回路１２が生成する定電圧であり、Ｖｚ２は定電圧発生可変回路１４が生成する定電圧である（図２参照）。
Ｖ３−Ｖｚ１≦Ｖ１≦Ｖ３＋Ｖｚ２・・・（４）
ここで、Ｖｚ１は定電圧発生可変回路１２が生成する定電圧であり、Ｖｚ２は定電圧発生可変回路１４が生成する定電圧である（図２参照）。
出力電流Ｉｏｕｔは、出力抵抗３の抵抗値をＲｏｕｔとすると、次の（５）式で表すことができる。
Ｉｏｕｔ＝（Ｖ３−Ｖｏｕｔ）／Ｒｏｕｔ・・・（５）
ここで、オペアンプ１の出力が飽和していないと仮定すると、イマージナリショートによって、次の（６）式が成立する。
Ｖ１＝Ｖ２・・・（６）
次に、（２）式〜（６）式を用いて、出力電流Ｉｏｕｔの最大値および最小値をそれぞれ求める。
Ｉｏｕｔ＝（Ｖ３−Ｖｏｕｔ）／Ｒｏｕｔ・・・（５）
ここで、オペアンプ１の出力が飽和していないと仮定すると、イマージナリショートによって、次の（６）式が成立する。
Ｖ１＝Ｖ２・・・（６）
次に、（２）式〜（６）式を用いて、出力電流Ｉｏｕｔの最大値および最小値をそれぞれ求める。
（３）、（４）、および（６）式により、以下の（７）および（８）式を導くことができる。
Ｖ３−Ｖｚ１≦Ｖｏｕｔ＋ＶＦｓ・・・（７）
Ｖｏｕｔ−ＶＦｓ≦Ｖ３＋Ｖｚ２・・・（８）
これらを変形すると、以下の（９）および（１０）式が得られる。
Ｖ３−Ｖｏｕｔ≦Ｖｚ１＋ＶＦｓ・・・（９）
Ｖ３−Ｖｏｕｔ≧−Ｖｚ２−ＶＦｓ・・・（１０）
これらの両辺をＲｏｕｔで割って、（５）式を適用すれば、出力電流Ｉｏｕｔは次の（１１）式のようになる。
Ｖ３−Ｖｚ１≦Ｖｏｕｔ＋ＶＦｓ・・・（７）
Ｖｏｕｔ−ＶＦｓ≦Ｖ３＋Ｖｚ２・・・（８）
これらを変形すると、以下の（９）および（１０）式が得られる。
Ｖ３−Ｖｏｕｔ≦Ｖｚ１＋ＶＦｓ・・・（９）
Ｖ３−Ｖｏｕｔ≧−Ｖｚ２−ＶＦｓ・・・（１０）
これらの両辺をＲｏｕｔで割って、（５）式を適用すれば、出力電流Ｉｏｕｔは次の（１１）式のようになる。
−（Ｖｚ２＋ＶＦｓ）／Ｒｏｕｔ≦Ｉｏｕｔ≦（Ｖｚ１＋ＶＦｓ）／Ｒｏｕｔ・・・（１１）
（１１）式からわかるように、出力電流Ｉｏｕｔの下限値は、（Ｖｚ２＋ＶＦｓ）／Ｒｏｕｔで決まり、その上限値は（Ｖｚ１＋ＶＦｓ）／Ｒｏｕｔで決まる。換言すると、この第１実施形態では、出力電流Ｉｏｕｔの下限値および上限値は、クランパ６、クランパ１０、および出力抵抗３によって決まるので、これらは電流制限回路として機能することになる。
（１１）式からわかるように、出力電流Ｉｏｕｔの下限値は、（Ｖｚ２＋ＶＦｓ）／Ｒｏｕｔで決まり、その上限値は（Ｖｚ１＋ＶＦｓ）／Ｒｏｕｔで決まる。換言すると、この第１実施形態では、出力電流Ｉｏｕｔの下限値および上限値は、クランパ６、クランパ１０、および出力抵抗３によって決まるので、これらは電流制限回路として機能することになる。
以上説明したように、この第１実施形態によれば、クランパ１０の電流／電圧特性が図２（ｂ）示すように急峻であるので、クランパ１０が電流制限を行う場合に、その制限値になったときに直ちに電流制限でき、従来に比べて電流制限の際の応答性が向上する。
また、この第１実施形態によれば、クランパ１０の温度依存性を小さくなるようにしたので、電流制限値に対する温度依存性を従来に比べて小さくすることができる。
さらに、この第１実施形態によれば、その使用時に、その用途に応じて任意に電流制限値を設定することができ、使い勝手が向上する。
（電圧発生器の第２実施形態）
図４は、本発明の電流制限機能付き電圧発生器の第２実施形態の構成を示す回路図である。
また、この第１実施形態によれば、クランパ１０の温度依存性を小さくなるようにしたので、電流制限値に対する温度依存性を従来に比べて小さくすることができる。
さらに、この第１実施形態によれば、その使用時に、その用途に応じて任意に電流制限値を設定することができ、使い勝手が向上する。
（電圧発生器の第２実施形態）
図４は、本発明の電流制限機能付き電圧発生器の第２実施形態の構成を示す回路図である。
この第２実施形態は、図４に示すように、オペアンプ１と、入力抵抗２と、可変型の出力抵抗３ａと、帰還抵抗４と、クランパ１０ａと、クランパ６とを備え、入力端子７に入力電圧Ｖｉｎを印加するとともに、負荷接続端子８に負荷を接続するようにした。
すなわち、この第２実施形態は、図１に示す第１実施形態の構成を基本とし、図１に示すクランパ１０をクランパ１０ａに置き換えるとともに、図１に示す固定型の出力抵抗３を可変型の出力抵抗３ａに置き換えたものである。
すなわち、この第２実施形態は、図１に示す第１実施形態の構成を基本とし、図１に示すクランパ１０をクランパ１０ａに置き換えるとともに、図１に示す固定型の出力抵抗３を可変型の出力抵抗３ａに置き換えたものである。
クランパ１０ａは、図４に示すように、図１に示す定電圧発生可変回路１２の可変抵抗器１２２を２つの固定抵抗器１２４、１２５に置き換えるとともに、図１に示す定電圧発生可変回路１４の可変抵抗器１４２を２つの固定抵抗器１４４、１４５に置き換えるようにしたものである。
従って、クランパ１０ａでは、定電圧発生可変回路１２、１４がそれぞれ発生する定電圧Ｖｚ１、Ｖｚ２は固定値となり、図１に示すクランパ１０のように可変したり、任意の値に設定できない。
従って、クランパ１０ａでは、定電圧発生可変回路１２、１４がそれぞれ発生する定電圧Ｖｚ１、Ｖｚ２は固定値となり、図１に示すクランパ１０のように可変したり、任意の値に設定できない。
そこで、この第２実施形態では、図１に示す固定型の出力抵抗３を可変型の出力抵抗３ａに置き換えるようにした。このため、第２実施形態では、可変型の出力抵抗３ａを使用することによって、第１実施形態と同様に、出力電流Ｉｏｕｔに流れる電流制限値を可変したり、任意の値に設定できる（（１１）式参照）。
可変型の出力抵抗３ａは、可変抵抗器からなる。この可変抵抗器は、図１における可変抵抗器１２２と同様に、機械的な可変抵抗器、または電子ボリュームなどを使用する。
可変型の出力抵抗３ａは、可変抵抗器からなる。この可変抵抗器は、図１における可変抵抗器１２２と同様に、機械的な可変抵抗器、または電子ボリュームなどを使用する。
以上のように、この第２実施形態によれば、第１実施形態と同様の作用、効果を実現できる。
（電圧発生器の第３実施形態）
図５は、本発明の電流制限機能付き電圧発生器の第３実施形態の構成を示す回路図である。
この第３実施形態は、図５に示すように、オペアンプ１と、入力抵抗２と、選択型の出力抵抗３ｂと、帰還抵抗４と、クランパ１０と、クランパ６とを備え、入力端子７に入力電圧Ｖｉｎを印加するとともに、負荷接続端子８に負荷を接続するようにした。なお、クランパ１０は、図３の回路構成を適用しても良い。
（電圧発生器の第３実施形態）
図５は、本発明の電流制限機能付き電圧発生器の第３実施形態の構成を示す回路図である。
この第３実施形態は、図５に示すように、オペアンプ１と、入力抵抗２と、選択型の出力抵抗３ｂと、帰還抵抗４と、クランパ１０と、クランパ６とを備え、入力端子７に入力電圧Ｖｉｎを印加するとともに、負荷接続端子８に負荷を接続するようにした。なお、クランパ１０は、図３の回路構成を適用しても良い。
すなわち、この第３実施形態は、図１に示す第１実施形態の構成を基本とし、図１に示す固定型の出力抵抗３を選択型の出力抵抗３ｂに置き換えたものである。
この選択型の出力抵抗３ｂは、図５に示すように、複数の固定型の出力抵抗３１と、これらのうちの１つを選択する選択スイッチ３２と、を備えている。そして、使用時には、その負荷９の大きさなどによって、選択スイッチ３２を外部から制御し、複数の出力抵抗３１のうちの１つを選択するようにした。ここで、複数の出力抵抗３１は、その各抵抗値が同じ値、あるいは異なる値のいずれであっても良い。また、その各抵抗値に重み付けを持たせるようにしても良い。
この選択型の出力抵抗３ｂは、図５に示すように、複数の固定型の出力抵抗３１と、これらのうちの１つを選択する選択スイッチ３２と、を備えている。そして、使用時には、その負荷９の大きさなどによって、選択スイッチ３２を外部から制御し、複数の出力抵抗３１のうちの１つを選択するようにした。ここで、複数の出力抵抗３１は、その各抵抗値が同じ値、あるいは異なる値のいずれであっても良い。また、その各抵抗値に重み付けを持たせるようにしても良い。
このように、第３実施形態では、クランパ１０の生成する定電圧Ｖｚ１、Ｖｚ２を可変できる上に、複数の出力抵抗３１のうちの一つを選択的に使用できるようにしたので、用途に応じてきめ細かに出力電流Ｉｏｕｔの電流制限値を可変したり、任意の値に設定できる（（１１）式参照）。
さらに、第３実施形態によれば、第１実施形態と同様の作用、効果を実現できる。
（半導体試験装置の実施形態）
上記の各実施形態に係る電流制限機能付き電圧発生器に接続される負荷は、電子計測器や半導体試験装置の試験対象である被試験デバイスなどが好適である。このため、本発明に係る電流制限機能付き電圧発生器は、半導体試験装置などに適用できる。
さらに、第３実施形態によれば、第１実施形態と同様の作用、効果を実現できる。
（半導体試験装置の実施形態）
上記の各実施形態に係る電流制限機能付き電圧発生器に接続される負荷は、電子計測器や半導体試験装置の試験対象である被試験デバイスなどが好適である。このため、本発明に係る電流制限機能付き電圧発生器は、半導体試験装置などに適用できる。
このため、本発明の半導体試験装置に適用した場合には、半導体試験装置は上記の各実施形態に係る電流制限機能付き電圧発生器を備えることになる。この場合には、半導体装置の試験の際に、その電流制限機能付き電圧発生器が、被試験デバイスに所望の電圧を供給することになる。そして、その供給時に、被試験デバイスに大きな電流が流れるようなときには、その電流を制限でき、被試験デバイスを保護できる。
（その他の実施形態）
なお、図１に示す回路構成において、負荷接続端子８に、スイッチを介して電流測定器（図示せず）を接続する構成としても良い。この場合には、可変抵抗器１２２、１４２や電子ボリュームの電流制限値を調整できる。
（その他の実施形態）
なお、図１に示す回路構成において、負荷接続端子８に、スイッチを介して電流測定器（図示せず）を接続する構成としても良い。この場合には、可変抵抗器１２２、１４２や電子ボリュームの電流制限値を調整できる。
本発明によれば、電流制限値を任意に設定可能な上に、その電流制限特性が良好にできる。
また、本発明によれば、電流制限値に対する温度依存性を従来に比べて小さくすることができる。
さらに、本発明によれば、使用時に、任意に電流制限値が設定可能であり、自由度のある電流制限が可能となる。
また、本発明によれば、電流制限値に対する温度依存性を従来に比べて小さくすることができる。
さらに、本発明によれば、使用時に、任意に電流制限値が設定可能であり、自由度のある電流制限が可能となる。
Claims (9)
- 負荷に供給する電圧を生成するとともに、その負荷電流が制限される電圧発生器であって、
オペアンプと、
前記オペアンプの出力端子と負荷接続端子との間に接続される出力抵抗と、
前記負荷接続端子と前記オペアンプの反転入力端子との間に接続される帰還抵抗と、
前記オペアンプの出力端子と反転入力端子との間に接続される第１のクランパと、
前記負荷接続端子と前記オペアンプの非反転入力端子との間に接続され、ダイオードで構成される第２のクランパと、を備え、
前記第１のクランパは、
所定の定電圧を生成するとともに、前記出力抵抗に流れる電流を制限するための定電圧発生手段と、
前記定電圧発生手段で生成する定電圧を可変する可変抵抗手段と、を含み、
かつ、前記定電圧発生手段は、所定の急峻な電流／電圧特性を持っていることを特徴とする電流制限付き電圧発生器。 - 前記定電圧発生手段は、その電流／電圧特性の温度依存性が小さくなるように構成したことを特徴とする請求項１に記載の電流制限付き電圧発生器。
- 前記定電圧発生手段は、
正の定電圧を生成する第１の定電圧発生手段と、
負の定電圧を生成する第２の定電圧発生手段と、からなり、
前記可変抵抗手段は、
前記第１の定電圧発生手段が生成する正の定電圧を外部から可変し、任意の値に設定する第１の可変抵抗手段と、
前記第２の定電圧発生手段が生成する負の定電圧を外部から可変し、任意の値に設定する第２の可変抵抗手段と、
からなることを特徴とする請求項１又は請求項２に記載の電流制限付き電圧発生器。 - 前記定電圧発生手段は所定の電圧標準ＩＣからなり、前記電圧標準ＩＣは、動作電流を前記帰還抵抗に流し、その動作電流が電流制限動作に影響を与えない範囲になっていることを特徴とする請求項１乃至請求項３のうちのいずれかに記載の電流制限付き電圧発生器。
- 前記可変抵抗手段は、機械的な可変抵抗器、電子ボリューム、および固定抵抗とスイッチの組み合わせ回路のうちの１つからなることを特徴とする請求項１乃至請求項４のうちのいずれかに記載の電流制限付き電圧発生器。
- 前記出力抵抗は、可変抵抗手段から構成したことを特徴とする請求項１乃至請求項５のうちのいずれかに記載の電流制限付き電圧発生器。
- 前記可変抵抗手段を固定抵抗に置き換え、かつ前記出力抵抗を可変抵抗手段に置き換えるようにしたことを特徴とする請求項１に記載の電流制限付き電圧発生器。
- 被試験デバイスに印加する所望の電圧を発生する電圧発生器を含んでいる半導体試験装置において、
前記電圧発生器が、請求項１乃至請求項７のうちのいずれかに記載の電流制限付き電圧発生器であることを特徴とする半導体試験装置。 - 負荷である被試験デバイスに所定の負荷電圧を供給し、かつ、負荷電流を所定以下に制限する電流制限付き電圧発生器を備える半導体試験装置であって、
前記電流制限付き電圧発生器は、
前記負荷電圧に対応する電圧信号を入力抵抗を介して非反転入力端子で受け、負荷に所定の負荷電圧を供給するオペアンプと、
前記オペアンプの出力端子と負荷の一端との間に接続され、抵抗値が固定または外部から可変とする出力抵抗と、
負荷の一端と前記オペアンプの反転入力端子との間に接続される帰還抵抗と、
前記オペアンプの出力端子と前記オペアンプの反転入力端子との間に接続され、クランプ電圧が半固定または外部から可変とする第１クランパと、
前記負荷の一端と前記オペアンプの非反転入力端子との間に接続される第２クランパと、
を備えることを特徴とする半導体試験装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2007/051295 WO2008090627A1 (ja) | 2007-01-26 | 2007-01-26 | 電流制限付き電圧発生器および半導体試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008090627A1 JPWO2008090627A1 (ja) | 2010-05-13 |
| JP4629112B2 true JP4629112B2 (ja) | 2011-02-09 |
Family
ID=39644208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007550622A Expired - Fee Related JP4629112B2 (ja) | 2007-01-26 | 2007-01-26 | 電流制限付き電圧発生器および半導体試験装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7834607B2 (ja) |
| JP (1) | JP4629112B2 (ja) |
| KR (1) | KR100929605B1 (ja) |
| TW (1) | TW200836036A (ja) |
| WO (1) | WO2008090627A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2475497B (en) * | 2009-11-19 | 2012-03-28 | Perpetuum Ltd | Vibration energy harvester for converting mechanical vibrational energy into electrical energy |
| KR101528253B1 (ko) * | 2014-06-25 | 2015-06-11 | 한국기계전기전자시험연구원 | 스마트 카드의 접촉식 부채널 검사장치 및 방법 |
| KR101528251B1 (ko) * | 2014-06-25 | 2015-06-11 | 한국기계전기전자시험연구원 | 콤비형 스마트카드의 부채널 검사 장치 및 방법 |
| US9448571B2 (en) * | 2014-12-12 | 2016-09-20 | Filipower Integrated Technology, Inc. | Voltage converting circuit having voltage feedback terminal |
| US9886047B2 (en) * | 2015-05-01 | 2018-02-06 | Rohm Co., Ltd. | Reference voltage generation circuit including resistor arrangements |
| EP3619545A4 (en) * | 2017-05-03 | 2021-01-20 | Qualitau Inc. | SIGNAL DISTRIBUTION DEVICE |
| KR20240098732A (ko) | 2022-12-21 | 2024-06-28 | 세메스 주식회사 | 비례제어 밸브 구동 회로 및 이를 갖는 비례제어 밸브 구동 시스템 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5422552A (en) * | 1977-07-21 | 1979-02-20 | Seiko Epson Corp | Reference voltage source circuit |
| JP2002182755A (ja) * | 2000-12-08 | 2002-06-26 | Advantest Corp | 電圧印加装置及び電流印加装置 |
| JP2005293423A (ja) * | 2004-04-02 | 2005-10-20 | Syswave Corp | 双方向電源回路 |
| JP2006133109A (ja) * | 2004-11-08 | 2006-05-25 | Fujitsu Ltd | 半導体試験装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264781A (en) * | 1992-03-05 | 1993-11-23 | Ford Motor Company | Current control/power limiter circuit |
| JP3457091B2 (ja) * | 1995-03-17 | 2003-10-14 | アジレント・テクノロジー株式会社 | 電圧電流特性測定装置 |
| US5739678A (en) * | 1996-12-18 | 1998-04-14 | Lucent Technologies Inc. | Voltage-to-current converter with rail-to-rail input range |
| JP2002123320A (ja) | 2000-10-12 | 2002-04-26 | Advantest Corp | 電流制限機能付電圧発生器 |
| JP3871659B2 (ja) * | 2003-06-25 | 2007-01-24 | ローム株式会社 | 電源回路 |
| US7602161B2 (en) * | 2006-05-05 | 2009-10-13 | Standard Microsystems Corporation | Voltage regulator with inherent voltage clamping |
| JP4707608B2 (ja) * | 2006-05-19 | 2011-06-22 | 株式会社アドバンテスト | 測定回路及び試験装置 |
| US7579813B2 (en) * | 2007-01-29 | 2009-08-25 | Inventec Corporation | Power regulator having a voltage regulator module and having a voltage buffer module to provide a constant voltage output |
| TW201013355A (en) * | 2008-09-25 | 2010-04-01 | Advanced Analog Technology Inc | Low drop out regulator with fast current limit |
-
2007
- 2007-01-26 WO PCT/JP2007/051295 patent/WO2008090627A1/ja active Application Filing
- 2007-01-26 JP JP2007550622A patent/JP4629112B2/ja not_active Expired - Fee Related
- 2007-01-26 US US12/090,614 patent/US7834607B2/en not_active Expired - Fee Related
- 2007-01-26 KR KR1020077027335A patent/KR100929605B1/ko not_active IP Right Cessation
- 2007-11-15 TW TW096143247A patent/TW200836036A/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5422552A (en) * | 1977-07-21 | 1979-02-20 | Seiko Epson Corp | Reference voltage source circuit |
| JP2002182755A (ja) * | 2000-12-08 | 2002-06-26 | Advantest Corp | 電圧印加装置及び電流印加装置 |
| JP2005293423A (ja) * | 2004-04-02 | 2005-10-20 | Syswave Corp | 双方向電源回路 |
| JP2006133109A (ja) * | 2004-11-08 | 2006-05-25 | Fujitsu Ltd | 半導体試験装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200836036A (en) | 2008-09-01 |
| TWI352267B (ja) | 2011-11-11 |
| US20100164463A1 (en) | 2010-07-01 |
| KR20080073636A (ko) | 2008-08-11 |
| KR100929605B1 (ko) | 2009-12-03 |
| JPWO2008090627A1 (ja) | 2010-05-13 |
| US7834607B2 (en) | 2010-11-16 |
| WO2008090627A1 (ja) | 2008-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4629112B2 (ja) | 電流制限付き電圧発生器および半導体試験装置 | |
| CN108885474B (zh) | 调节器电路 | |
| JP6205142B2 (ja) | 定電圧回路 | |
| KR101243473B1 (ko) | 분압 회로 및 자기 센서 회로 | |
| KR101995697B1 (ko) | 기준 전압 회로 | |
| KR20070051319A (ko) | 회로의 보호 방법, 보호 회로 및 그것을 이용한 전원 장치 | |
| JP4745734B2 (ja) | システム電源装置及びその動作制御方法 | |
| KR101466857B1 (ko) | 안정도 보상 회로 및 이를 포함하는 ｄｃ-ｄｃ 컨버터 | |
| JP6785705B2 (ja) | 過電流保護回路及びボルテージレギュレータ | |
| CN107666311B (zh) | 一种用于高压应用的电平移位电路 | |
| JP5717282B2 (ja) | 電圧検出装置及び暗電流バラツキ低減方法 | |
| JP5057950B2 (ja) | 絶縁抵抗計 | |
| JP4435597B2 (ja) | 電源供給装置 | |
| US20150028935A1 (en) | Circuit breaker and method of controlling a power transistor with a circuit breaker | |
| JP2008210078A (ja) | 定電圧電源回路とそのテスト方法およびそれを用いた電子機器 | |
| JP2007303986A (ja) | 直流試験装置 | |
| JP4263107B2 (ja) | 調整可能な出力特性曲線を生成するためのスイッチング回路 | |
| JP5976565B2 (ja) | 電子部品検査装置 | |
| US6977510B1 (en) | Very precise resistance measurement | |
| JP2002123320A (ja) | 電流制限機能付電圧発生器 | |
| CN114326913B (zh) | 一种输入电压范围可选择性输出的电路 | |
| US20030072119A1 (en) | Solid state switch with temperature compensated current limit | |
| EP3101806A1 (en) | Variable gain amplifier circuit, controller of main amplifier and associated control method | |
| JP2010096634A (ja) | 電圧検出装置 | |
| JP3751822B2 (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |