JP2002182755A - 電圧印加装置及び電流印加装置 - Google Patents
電圧印加装置及び電流印加装置Info
- Publication number
- JP2002182755A JP2002182755A JP2000379781A JP2000379781A JP2002182755A JP 2002182755 A JP2002182755 A JP 2002182755A JP 2000379781 A JP2000379781 A JP 2000379781A JP 2000379781 A JP2000379781 A JP 2000379781A JP 2002182755 A JP2002182755 A JP 2002182755A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- load
- diode
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【課題】 本発明は、制限電流を越える電流が負荷に印
加されるのを抑制した電圧印加装置、及び制限電圧を超
える負荷電圧が印加されるのを抑制した電流印加装置を
提供する。 【解決手段】 入力電圧を抵抗を介してオペアンプの正
入力端に受けて、負荷に印加する電圧を負入力端にフィ
ードバックする非反転増幅器と、前記負荷に流れる電流
を電圧に変換出力する電流検出部と、該電流検出部の出
力電圧と制限電圧とを比較し、前記入力電圧をベースに
受けたトランジスタと、該トランジスタのエミッタと前
記非反転増幅器の正入力端とに接続したダイオードとに
より、制限電圧を越えないとき該ダイオードをＯＦＦ
し、制限電圧を越えたとき該ダイオードをＯＮして前記
抵抗に電流を流して入力電圧を降下させる電流制限回路
とを設けた電圧印加装置。
加されるのを抑制した電圧印加装置、及び制限電圧を超
える負荷電圧が印加されるのを抑制した電流印加装置を
提供する。 【解決手段】 入力電圧を抵抗を介してオペアンプの正
入力端に受けて、負荷に印加する電圧を負入力端にフィ
ードバックする非反転増幅器と、前記負荷に流れる電流
を電圧に変換出力する電流検出部と、該電流検出部の出
力電圧と制限電圧とを比較し、前記入力電圧をベースに
受けたトランジスタと、該トランジスタのエミッタと前
記非反転増幅器の正入力端とに接続したダイオードとに
より、制限電圧を越えないとき該ダイオードをＯＦＦ
し、制限電圧を越えたとき該ダイオードをＯＮして前記
抵抗に電流を流して入力電圧を降下させる電流制限回路
とを設けた電圧印加装置。
Description
【０００１】
【発明の属する技術分野】本発明は、電流制限した電圧
印加ができる非反転増幅方式の電圧印加装置及び電圧制
限した電流印加ができる非反転増幅方式の電流印加装置
に関する。
印加ができる非反転増幅方式の電圧印加装置及び電圧制
限した電流印加ができる非反転増幅方式の電流印加装置
に関する。
【０００２】
【従来の技術】従来技術の電流制限した電圧印加ができ
る非反転増幅方式の電圧印加装置について、図５〜図７
を参照して構成と動作について説明する。
る非反転増幅方式の電圧印加装置について、図５〜図７
を参照して構成と動作について説明する。
【０００３】図５に示すように、従来の電圧印加装置の
一例は、入力電圧Ｖｉと、抵抗Ｒ１と、オペアンプＡ１
とで電圧印加回路部を構成し、抵抗Ｒｍと、アンプ部Ａ
２とで電流検出部を構成し、負電圧Ｖｎと、抵抗Ｒ２
と、ダイオードＤ６と、ツェナーダイオードＤ３と、オ
ペアンプＡ３と、ダイオードＤ１とで負荷へ出力する電
流制限回路を構成し、電流制限電圧の正電圧Ｖｐと、抵
抗Ｒ３と、ダイオードＤ７と、ツェナーダイオードＤ４
と、オペアンプＡ４と、ダイオードＤ２とで負荷から入
力する電流制限回路を構成している。そして、電圧印加
装置は、電流制限された負荷電圧Ｖｏを負荷ＲＬに印加
する。
一例は、入力電圧Ｖｉと、抵抗Ｒ１と、オペアンプＡ１
とで電圧印加回路部を構成し、抵抗Ｒｍと、アンプ部Ａ
２とで電流検出部を構成し、負電圧Ｖｎと、抵抗Ｒ２
と、ダイオードＤ６と、ツェナーダイオードＤ３と、オ
ペアンプＡ３と、ダイオードＤ１とで負荷へ出力する電
流制限回路を構成し、電流制限電圧の正電圧Ｖｐと、抵
抗Ｒ３と、ダイオードＤ７と、ツェナーダイオードＤ４
と、オペアンプＡ４と、ダイオードＤ２とで負荷から入
力する電流制限回路を構成している。そして、電圧印加
装置は、電流制限された負荷電圧Ｖｏを負荷ＲＬに印加
する。
【０００４】負荷ＲＬへ出力する電流制限回路と負荷Ｒ
Ｌから入力する電流制限回路とは同様の構成と動作なの
で、入力電圧Ｖｉが正電圧の場合として、負荷から入力
する電流制限回路を省略した図６により、具体的数値例
で動作の説明をする。
Ｌから入力する電流制限回路とは同様の構成と動作なの
で、入力電圧Ｖｉが正電圧の場合として、負荷から入力
する電流制限回路を省略した図６により、具体的数値例
で動作の説明をする。
【０００５】図６に示すように、入力電圧Ｖｉ＝２Ｖ、
オペアンプＡ１、Ａ３の電源電圧Ｖｄを±１５Ｖ、オペ
アンプＡ１の正入力端の電圧をＶ３、アンプ部Ａ２の出
力電圧をＶ４、オペアンプＡ３の出力電圧をＶ１、抵抗
Ｒ１＝Ｒ２＝Ｒ４＝１０ｋΩ、電流制限電圧の負電圧Ｖ
ｎ＝−５Ｖ、抵抗Ｒｍ＝１００Ω、負荷ＲＬ＝１００
Ω、負荷電圧をＶｏ、負荷電流をｉＬとする。
オペアンプＡ１、Ａ３の電源電圧Ｖｄを±１５Ｖ、オペ
アンプＡ１の正入力端の電圧をＶ３、アンプ部Ａ２の出
力電圧をＶ４、オペアンプＡ３の出力電圧をＶ１、抵抗
Ｒ１＝Ｒ２＝Ｒ４＝１０ｋΩ、電流制限電圧の負電圧Ｖ
ｎ＝−５Ｖ、抵抗Ｒｍ＝１００Ω、負荷ＲＬ＝１００
Ω、負荷電圧をＶｏ、負荷電流をｉＬとする。
【０００６】電圧印加回路部において、入力電圧Ｖｉを
抵抗Ｒ１を介してオペアンプＡ１の正入力端に接続し、
出力の負荷電圧Ｖｏを負入力端へフィードバックする非
反転増幅器を構成する。電流検出部において、オペアン
プＡ１出力と負荷ＲＬ間に接続された抵抗Ｒｍにより負
荷ＲＬに流れる電流ｉＬを電圧に変換し、その変換電圧
をアンプ部Ａ２により電圧Ｖ４として出力する。
抵抗Ｒ１を介してオペアンプＡ１の正入力端に接続し、
出力の負荷電圧Ｖｏを負入力端へフィードバックする非
反転増幅器を構成する。電流検出部において、オペアン
プＡ１出力と負荷ＲＬ間に接続された抵抗Ｒｍにより負
荷ＲＬに流れる電流ｉＬを電圧に変換し、その変換電圧
をアンプ部Ａ２により電圧Ｖ４として出力する。
【０００７】図７に示すオペアンプＡ１の正入力端の電
圧Ｖ３は、負荷電圧Ｖｏと同様に変化するので、ダイオ
ードＤ１をＯＦＦにして電流制限をかけないためには、
オペアンプＡ３の出力電圧Ｖ１を入力電圧Ｖｉの電圧以
上とする必要がある。
圧Ｖ３は、負荷電圧Ｖｏと同様に変化するので、ダイオ
ードＤ１をＯＦＦにして電流制限をかけないためには、
オペアンプＡ３の出力電圧Ｖ１を入力電圧Ｖｉの電圧以
上とする必要がある。
【０００８】そのため、入力電圧ＶｉをＶｉ＝±１０Ｖ
の範囲に許容するとした場合、オペアンプＡ３の出力電
圧Ｖ１の電圧は、余裕を見てＶ１＝１２Ｖとなるよう
に、ツェナーダイオードＤ４のツェナー電圧を設定す
る。例えば、ダイオードＤ６の順方向電圧Ｖｆ＝０．６
Ｖとして、ツェナーダイオードＤ４のツェナー電圧を１
１．４Ｖとする。
の範囲に許容するとした場合、オペアンプＡ３の出力電
圧Ｖ１の電圧は、余裕を見てＶ１＝１２Ｖとなるよう
に、ツェナーダイオードＤ４のツェナー電圧を設定す
る。例えば、ダイオードＤ６の順方向電圧Ｖｆ＝０．６
Ｖとして、ツェナーダイオードＤ４のツェナー電圧を１
１．４Ｖとする。
【０００９】また、本実施例の電圧印加装置の電流制限
値を５０ｍＡとする。そして、負荷ＲＬがショートして
電流制限がかかった状態では、アンプ部Ａ２のゲインを
１とすると、アンプ部Ａ２の出力電圧Ｖ４は下記式
（１）の電圧に収束する。 Ｖ４＝１００Ω×５０ｍＡ＝５Ｖ ・・・・・（１）
値を５０ｍＡとする。そして、負荷ＲＬがショートして
電流制限がかかった状態では、アンプ部Ａ２のゲインを
１とすると、アンプ部Ａ２の出力電圧Ｖ４は下記式
（１）の電圧に収束する。 Ｖ４＝１００Ω×５０ｍＡ＝５Ｖ ・・・・・（１）
【００１０】図６に示す具体例において、負荷ＲＬがオ
ープンの場合とショートの場合の特性について、図７の
電圧波形を参照して説明する。最初に、負荷ＲＬがオー
プンの場合について説明する。
ープンの場合とショートの場合の特性について、図７の
電圧波形を参照して説明する。最初に、負荷ＲＬがオー
プンの場合について説明する。
【００１１】負荷ＲＬがオープンの場合、アンプ部Ａ２
の出力電圧Ｖ４＝０Ｖで、オペアンプＡ３の出力からツ
ェナーダイオードＤ４とダイオードＤ６と抵抗Ｒ２とを
介して電流制限電圧の負電圧Ｖｎにフィードバック電流
が流れて、図７の（ｂ）に示すように、ダイオードＤ６
とツェナーダイオードＤ４とにより、オペアンプＡ３の
出力電圧Ｖ１は１２Ｖに保持され、ダイオードＤ１はＯ
ＦＦさせている。また、負荷ＲＬがオープンの場合、図
７の（ｃ）に示すように、負荷電流ｉＬは０ｍＡとな
る。
の出力電圧Ｖ４＝０Ｖで、オペアンプＡ３の出力からツ
ェナーダイオードＤ４とダイオードＤ６と抵抗Ｒ２とを
介して電流制限電圧の負電圧Ｖｎにフィードバック電流
が流れて、図７の（ｂ）に示すように、ダイオードＤ６
とツェナーダイオードＤ４とにより、オペアンプＡ３の
出力電圧Ｖ１は１２Ｖに保持され、ダイオードＤ１はＯ
ＦＦさせている。また、負荷ＲＬがオープンの場合、図
７の（ｃ）に示すように、負荷電流ｉＬは０ｍＡとな
る。
【００１２】次に、負荷ＲＬがオープンからショートし
た場合について説明する。負荷ＲＬがショートすると、
アンプ部Ａ２の出力電圧Ｖ４は、０Ｖから電流制限のか
かった電圧５Ｖへ上昇する。
た場合について説明する。負荷ＲＬがショートすると、
アンプ部Ａ２の出力電圧Ｖ４は、０Ｖから電流制限のか
かった電圧５Ｖへ上昇する。
【００１３】入力電圧Ｖｉ＝Ｖｏ＝２Ｖなので、負荷Ｒ
Ｌがショートした瞬間の負荷電流ｉＬは下記式（２）と
なる。 ｉＬ＝Ｖｏ／Ｒｍ＝２Ｖ／１００Ω＝２０ｍＡ ・・・・・・（２）
Ｌがショートした瞬間の負荷電流ｉＬは下記式（２）と
なる。 ｉＬ＝Ｖｏ／Ｒｍ＝２Ｖ／１００Ω＝２０ｍＡ ・・・・・・（２）
【００１４】負荷電流ｉＬの最大値は、負荷ＲＬがショ
ートの場合で、電源電圧Ｖｄ＝１５Ｖに対して、下記式
（３）となる。 ｉＬ＝Ｖｄ／Ｒｍ＝１５０ｍＡ ・・・・・・（３） 従って、負荷ＲＬがオープンからショートした場合の負
荷電流ｉＬは、図７の（ｃ）に示すように、負荷ＲＬが
ショートした瞬間の２０ｍＡから最大値の１５０ｍＡま
でほぼリニアーに変化し、１５０ｍＡで一定となる。
ートの場合で、電源電圧Ｖｄ＝１５Ｖに対して、下記式
（３）となる。 ｉＬ＝Ｖｄ／Ｒｍ＝１５０ｍＡ ・・・・・・（３） 従って、負荷ＲＬがオープンからショートした場合の負
荷電流ｉＬは、図７の（ｃ）に示すように、負荷ＲＬが
ショートした瞬間の２０ｍＡから最大値の１５０ｍＡま
でほぼリニアーに変化し、１５０ｍＡで一定となる。
【００１５】一方、アンプ部Ａ２の出力電圧Ｖ４が０Ｖ
から５Ｖまで上昇すると、図７の（ｂ）に示すように、
オペアンプＡ３の出力電圧Ｖ１はオペアンプＡ３の応答
速度で１２Ｖから電圧低下し、オペアンプＡ３の出力電
圧Ｖ１が下記式（４）の電圧以下となったときダイオー
ドＤ１はＯＮする。 Ｖ１＝Ｖｉ−Ｖｆ＝１．４Ｖ ・・・・・・（４） 但し、ダイオードＤ１の順方向電圧Ｖｆ＝０．６Ｖとす
る。
から５Ｖまで上昇すると、図７の（ｂ）に示すように、
オペアンプＡ３の出力電圧Ｖ１はオペアンプＡ３の応答
速度で１２Ｖから電圧低下し、オペアンプＡ３の出力電
圧Ｖ１が下記式（４）の電圧以下となったときダイオー
ドＤ１はＯＮする。 Ｖ１＝Ｖｉ−Ｖｆ＝１．４Ｖ ・・・・・・（４） 但し、ダイオードＤ１の順方向電圧Ｖｆ＝０．６Ｖとす
る。
【００１６】そして、電流制限回路がスタンバイ状態と
なっているダイオードＤ１がＯＦＦの状態から、オペア
ンプＡ３の出力電圧Ｖ１が低下してダイオードがＯＮす
ると電流制限回路が動作状態となり、入力電圧Ｖｉから
ダイオードＤ１へ電流が流れ、抵抗Ｒ１の電圧降下のた
め、オペアンプＡ１の入力Ｖ３電圧が低下して負荷電圧
Ｖｏも低下し、負荷ＲＬに流れる負荷電流ｉＬが電流制
限される。
なっているダイオードＤ１がＯＦＦの状態から、オペア
ンプＡ３の出力電圧Ｖ１が低下してダイオードがＯＮす
ると電流制限回路が動作状態となり、入力電圧Ｖｉから
ダイオードＤ１へ電流が流れ、抵抗Ｒ１の電圧降下のた
め、オペアンプＡ１の入力Ｖ３電圧が低下して負荷電圧
Ｖｏも低下し、負荷ＲＬに流れる負荷電流ｉＬが電流制
限される。
【００１７】しかし、図７の（ｃ）に示すように、電流
制限回路のオペアンプＡ３の応答速度により出力電圧Ｖ
１が低下してダイオードＤ１がＯＮする電圧１．４Ｖを
通過し、オペアンプＡ１の正入力端子が負入力端子を越
える−０．６Ｖとなるまでの期間に、最大電流１５０ｍ
Ａの負荷電流ｉＬが負荷ＲＬに流れる。
制限回路のオペアンプＡ３の応答速度により出力電圧Ｖ
１が低下してダイオードＤ１がＯＮする電圧１．４Ｖを
通過し、オペアンプＡ１の正入力端子が負入力端子を越
える−０．６Ｖとなるまでの期間に、最大電流１５０ｍ
Ａの負荷電流ｉＬが負荷ＲＬに流れる。
【００１８】同様に、図５に示す電流制限回路のオペア
ンプＡ４についても、入力電圧Ｖｉが負電圧とした場
合、電流制限がかかるまでの期間においても最大電流の
負荷電流ｉＬが負荷ＲＬから入力する。
ンプＡ４についても、入力電圧Ｖｉが負電圧とした場
合、電流制限がかかるまでの期間においても最大電流の
負荷電流ｉＬが負荷ＲＬから入力する。
【００１９】次に、従来技術の電圧制限した電流印加が
できる非反転増幅方式の電流印加装置例について、図８
を参照して構成と動作について説明する。図８に示すよ
うに、従来の電流印加装置の一例は、入力電圧Ｖｉと、
抵抗Ｒ１と、オペアンプＡ１と、抵抗Ｒｍと、アンプ部
Ａ６とで電流印加回路部を構成し、オペアンプＡ５で電
圧検出部を構成し、電流制限電圧の負電圧Ｖｎと、抵抗
Ｒ２と、ダイオードＤ６と、ツェナーダイオードＤ３
と、オペアンプＡ３と、ダイオードＤ１とで負荷へ出力
する電圧制限回路を構成し、電流制限電圧の正電圧Ｖｐ
と、抵抗Ｒ３と、ダイオードＤ７と、ツェナーダイオー
ドＤ４と、オペアンプＡ４と、ダイオードＤ２とで負荷
から入力する電圧制限回路を構成している。そして、電
流印加装置は、電圧制限された負荷電流ｉＬを負荷ＲＬ
に印加する。
できる非反転増幅方式の電流印加装置例について、図８
を参照して構成と動作について説明する。図８に示すよ
うに、従来の電流印加装置の一例は、入力電圧Ｖｉと、
抵抗Ｒ１と、オペアンプＡ１と、抵抗Ｒｍと、アンプ部
Ａ６とで電流印加回路部を構成し、オペアンプＡ５で電
圧検出部を構成し、電流制限電圧の負電圧Ｖｎと、抵抗
Ｒ２と、ダイオードＤ６と、ツェナーダイオードＤ３
と、オペアンプＡ３と、ダイオードＤ１とで負荷へ出力
する電圧制限回路を構成し、電流制限電圧の正電圧Ｖｐ
と、抵抗Ｒ３と、ダイオードＤ７と、ツェナーダイオー
ドＤ４と、オペアンプＡ４と、ダイオードＤ２とで負荷
から入力する電圧制限回路を構成している。そして、電
流印加装置は、電圧制限された負荷電流ｉＬを負荷ＲＬ
に印加する。
【００２０】つまり、電圧制限した電流印加ができる非
反転増幅方式の電流印加装置は、前記電流制限した電圧
印加ができる非反転増幅方式の電圧印加装置とは下記の
構成が異なる。
反転増幅方式の電流印加装置は、前記電流制限した電圧
印加ができる非反転増幅方式の電圧印加装置とは下記の
構成が異なる。
【００２１】図５に示す電圧印加装置は、負荷ＲＬの電
圧ＶｏをオペアンプＡ１の負端子へフィードバックして
いるが、図８に示す電流印加装置は、抵抗Ｒｍにより負
荷電流ｉＬを電圧に変換し、ゲイン１の高入力低出力イ
ンピーダンスのアンプ部Ａ６で受けて、出力をオペアン
プＡ１の負端子へフィードバックしている。
圧ＶｏをオペアンプＡ１の負端子へフィードバックして
いるが、図８に示す電流印加装置は、抵抗Ｒｍにより負
荷電流ｉＬを電圧に変換し、ゲイン１の高入力低出力イ
ンピーダンスのアンプ部Ａ６で受けて、出力をオペアン
プＡ１の負端子へフィードバックしている。
【００２２】また、図５に示す電圧印加装置は、負荷電
流ｉＬを抵抗Ｒｍで電圧変換し、ゲイン１の高入力低出
力インピーダンスのアンプ部Ａ２で受けて、出力を電流
制限回路へフィードバックしているが、図８に示す電流
印加装置は、オペアンプＡ５のボルテージフォロワで電
圧制限回路へフィードバックしている。
流ｉＬを抵抗Ｒｍで電圧変換し、ゲイン１の高入力低出
力インピーダンスのアンプ部Ａ２で受けて、出力を電流
制限回路へフィードバックしているが、図８に示す電流
印加装置は、オペアンプＡ５のボルテージフォロワで電
圧制限回路へフィードバックしている。
【００２３】そして、図５に示す電流制限回路と、図８
に示す電圧制限回路とは同じであるので動作説明は省略
するが、図８に示す電圧制限回路おいても同様にオペア
ンプＡ３とオペアンプＡ４との応答速度のため電圧制限
されるまでの期間に制限電圧を越えた負荷電圧Ｖｏが発
生する。
に示す電圧制限回路とは同じであるので動作説明は省略
するが、図８に示す電圧制限回路おいても同様にオペア
ンプＡ３とオペアンプＡ４との応答速度のため電圧制限
されるまでの期間に制限電圧を越えた負荷電圧Ｖｏが発
生する。
【００２４】
【発明が解決しようとする課題】上記説明のように、電
流制限した電圧印加ができる非反転増幅方式の電圧印加
装置において、電流制限回路が働くまでの期間に制限電
流を越える電流が負荷に流れ、また電圧制限した電流印
加ができる非反転増幅方式の電流印加装置において、制
限電圧を超える負荷電圧が印加される場合があり実用上
の問題があった。そこで、本発明は、こうした問題に鑑
みなされたもので、その目的は、制限電流を越える電流
が負荷に印加されるのを抑制した電圧印加装置、及び制
限電圧を超える電圧が負荷に印加されるのを抑制した電
流印加装置を提供することにある。
流制限した電圧印加ができる非反転増幅方式の電圧印加
装置において、電流制限回路が働くまでの期間に制限電
流を越える電流が負荷に流れ、また電圧制限した電流印
加ができる非反転増幅方式の電流印加装置において、制
限電圧を超える負荷電圧が印加される場合があり実用上
の問題があった。そこで、本発明は、こうした問題に鑑
みなされたもので、その目的は、制限電流を越える電流
が負荷に印加されるのを抑制した電圧印加装置、及び制
限電圧を超える電圧が負荷に印加されるのを抑制した電
流印加装置を提供することにある。
【００２５】
【課題を解決するための手段】即ち、上記目的を達成す
るためになされた本発明の第１は、入力電圧を抵抗を介
してオペアンプの正入力端に受けて、負荷に印加する電
圧を負入力端にフィードバックする非反転増幅器と、前
記負荷に流れる電流を電圧に変換出力する電流検出部
と、該電流検出部の出力電圧と制限電圧とを比較し、前
記入力電圧をベースに受けたトランジスタと、該トラン
ジスタのエミッタと前記非反転増幅器の正入力端とに接
続したダイオードとにより、制限電流を越えないとき該
ダイオードをＯＦＦし、制限電流を越えたとき該ダイオ
ードをＯＮして前記抵抗に電流を流して入力電圧を降下
させる電流制限回路と、を設けたことを特徴とする電流
制限した電圧印加ができる電圧印加装置を要旨としてい
る。
るためになされた本発明の第１は、入力電圧を抵抗を介
してオペアンプの正入力端に受けて、負荷に印加する電
圧を負入力端にフィードバックする非反転増幅器と、前
記負荷に流れる電流を電圧に変換出力する電流検出部
と、該電流検出部の出力電圧と制限電圧とを比較し、前
記入力電圧をベースに受けたトランジスタと、該トラン
ジスタのエミッタと前記非反転増幅器の正入力端とに接
続したダイオードとにより、制限電流を越えないとき該
ダイオードをＯＦＦし、制限電流を越えたとき該ダイオ
ードをＯＮして前記抵抗に電流を流して入力電圧を降下
させる電流制限回路と、を設けたことを特徴とする電流
制限した電圧印加ができる電圧印加装置を要旨としてい
る。
【００２６】また、上記目的を達成するためになされた
本発明の第２は、入力電圧を抵抗を介してオペアンプの
正入力端に受けて、負荷に印加する電流を電圧変換して
負入力端にフィードバックする非反転増幅器と、前記負
荷の印加電圧を検出する電圧検出部と、該電流検出部の
出力電圧と制限電圧とを比較し、前記入力電圧をベース
に受けたトランジスタと、該トランジスタのエミッタと
前記非反転増幅器の正入力端とに接続したダイオードと
により、制限電圧を越えないとき該ダイオードをＯＦＦ
し、制限電圧を越えたとき該ダイオードをＯＮして前記
抵抗に電流を流して入力電圧を降下させる電圧制限回路
と、を設けたことを特徴とする電圧制限した電流印加が
できる電流印加装置を要旨としている。
本発明の第２は、入力電圧を抵抗を介してオペアンプの
正入力端に受けて、負荷に印加する電流を電圧変換して
負入力端にフィードバックする非反転増幅器と、前記負
荷の印加電圧を検出する電圧検出部と、該電流検出部の
出力電圧と制限電圧とを比較し、前記入力電圧をベース
に受けたトランジスタと、該トランジスタのエミッタと
前記非反転増幅器の正入力端とに接続したダイオードと
により、制限電圧を越えないとき該ダイオードをＯＦＦ
し、制限電圧を越えたとき該ダイオードをＯＮして前記
抵抗に電流を流して入力電圧を降下させる電圧制限回路
と、を設けたことを特徴とする電圧制限した電流印加が
できる電流印加装置を要旨としている。
【００２７】
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。
施例において説明する。
【００２８】
【実施例】（実施例１）本発明の実施例の電流制限した
電圧印加ができる非反転増幅方式の電圧印加装置につい
て、図１〜図３を参照して構成と動作について説明す
る。
電圧印加ができる非反転増幅方式の電圧印加装置につい
て、図１〜図３を参照して構成と動作について説明す
る。
【００２９】図１に示すように、本発明の電圧印加装置
の一例は、入力電圧Ｖｉと、抵抗Ｒ１と、オペアンプＡ
１とで電圧印加回路部を構成し、抵抗Ｒｍと、アンプ部
Ａ２とで電流検出部を構成し、電流制限電圧の負電圧Ｖ
ｎと、抵抗Ｒ２と、トランジスタＴｒ１と、オペアンプ
Ａ３と、ダイオードＤ１とで負荷へ出力する電流制限回
路を構成し、電流制限電圧の正電圧Ｖｐと、抵抗Ｒ３
と、トランジスタＴｒ２と、オペアンプＡ４と、ダイオ
ードＤ２とで負荷から入力する電流制限回路を構成して
いる。そして、電圧印加装置は、電流制限された負荷電
圧Ｖｏを負荷ＲＬに印加する。
の一例は、入力電圧Ｖｉと、抵抗Ｒ１と、オペアンプＡ
１とで電圧印加回路部を構成し、抵抗Ｒｍと、アンプ部
Ａ２とで電流検出部を構成し、電流制限電圧の負電圧Ｖ
ｎと、抵抗Ｒ２と、トランジスタＴｒ１と、オペアンプ
Ａ３と、ダイオードＤ１とで負荷へ出力する電流制限回
路を構成し、電流制限電圧の正電圧Ｖｐと、抵抗Ｒ３
と、トランジスタＴｒ２と、オペアンプＡ４と、ダイオ
ードＤ２とで負荷から入力する電流制限回路を構成して
いる。そして、電圧印加装置は、電流制限された負荷電
圧Ｖｏを負荷ＲＬに印加する。
【００３０】負荷へ出力する電流制限回路と負荷から入
力する電流制限回路とは同様の構成と動作なので、入力
電圧Ｖｉが正電圧の場合として、負荷から入力する電流
制限回路を省略した図２により、従来と同様の具体的数
値例で動作の説明をする。
力する電流制限回路とは同様の構成と動作なので、入力
電圧Ｖｉが正電圧の場合として、負荷から入力する電流
制限回路を省略した図２により、従来と同様の具体的数
値例で動作の説明をする。
【００３１】図２に示すように、入力電圧Ｖｉ＝２Ｖ、
オペアンプＡ１、Ａ３の電源電圧Ｖｄを±１５Ｖ、オペ
アンプＡ１の正入力端の電圧をＶ３、オペアンプＡ１の
出力電圧をＶ１、アンプ部Ａ２の出力電圧をＶ４、オペ
アンプＡ３の出力電圧をＶ１、抵抗Ｒ１＝Ｒ２＝Ｒ４＝
１０ｋΩ、電流制限電圧の負電圧Ｖｎ＝−５Ｖ、抵抗Ｒ
ｍ＝１００Ω、負荷ＲＬ＝１００Ω、負荷電圧をＶｏ、
負荷電流をｉＬとする。
オペアンプＡ１、Ａ３の電源電圧Ｖｄを±１５Ｖ、オペ
アンプＡ１の正入力端の電圧をＶ３、オペアンプＡ１の
出力電圧をＶ１、アンプ部Ａ２の出力電圧をＶ４、オペ
アンプＡ３の出力電圧をＶ１、抵抗Ｒ１＝Ｒ２＝Ｒ４＝
１０ｋΩ、電流制限電圧の負電圧Ｖｎ＝−５Ｖ、抵抗Ｒ
ｍ＝１００Ω、負荷ＲＬ＝１００Ω、負荷電圧をＶｏ、
負荷電流をｉＬとする。
【００３２】電圧印加回路部において、入力電圧Ｖｉを
抵抗Ｒ１を介してオペアンプＡ１の正入力端へ接続し、
出力の負荷電圧Ｖｏを負入力端へフィードバックする非
反転増幅器を構成する。電流検出部において、オペアン
プＡ１出力と負荷ＲＬ間に接続された抵抗Ｒｍにより負
荷ＲＬに流れる電流ｉＬを電圧に変換し、その変換電圧
をアンプ部Ａ２により電圧Ｖ４として出力する。
抵抗Ｒ１を介してオペアンプＡ１の正入力端へ接続し、
出力の負荷電圧Ｖｏを負入力端へフィードバックする非
反転増幅器を構成する。電流検出部において、オペアン
プＡ１出力と負荷ＲＬ間に接続された抵抗Ｒｍにより負
荷ＲＬに流れる電流ｉＬを電圧に変換し、その変換電圧
をアンプ部Ａ２により電圧Ｖ４として出力する。
【００３３】また、本実施例の電流印加装置の電流制限
値を５０ｍＡとする。従って、負荷ＲＬがショートして
電流制限５０ｍＡがかかった状態では、アンプ部Ａ２の
ゲインを１とすると、出力電圧Ｖ４は下記式（１）の電
圧に収束する。 Ｖ４＝１００Ω×５０ｍＡ＝５Ｖ ・・・・・（１）
値を５０ｍＡとする。従って、負荷ＲＬがショートして
電流制限５０ｍＡがかかった状態では、アンプ部Ａ２の
ゲインを１とすると、出力電圧Ｖ４は下記式（１）の電
圧に収束する。 Ｖ４＝１００Ω×５０ｍＡ＝５Ｖ ・・・・・（１）
【００３４】図１に示す具体例において、負荷ＲＬがオ
ープンの場合とショートの場合の特性について、図３の
電圧波形を参照して説明する。最初に、負荷ＲＬがオー
プンの場合について説明する。
ープンの場合とショートの場合の特性について、図３の
電圧波形を参照して説明する。最初に、負荷ＲＬがオー
プンの場合について説明する。
【００３５】負荷ＲＬがオープンの場合、負荷電流ｉＬ
は０ｍＡであり、図３の（ｃ）に示す。また、負荷ＲＬ
がオープンの場合、アンプ部Ａ２の出力電圧Ｖ４＝０Ｖ
で抵抗Ｒ４に電流が流れず、トランジスタＴｒ１は、入
力電圧Ｖｉと、抵抗Ｒ２と、電流制限電圧の負電圧Ｖｎ
とで順バイアスされてＯＮ状態となる。また、トランジ
スタＴｒ１のベース電圧が２Ｖなので、エミッタ側の電
圧Ｖ１は、下記式（２）となり、図３の（ｂ）に示す。 Ｖ１＝Ｖｉ＋Ｖbe＝２．６Ｖ ・・・・・・（２） 但し、トランジスタＴｒ１のベース・エミッタ電圧Ｖbe
＝０．６Ｖとする。
は０ｍＡであり、図３の（ｃ）に示す。また、負荷ＲＬ
がオープンの場合、アンプ部Ａ２の出力電圧Ｖ４＝０Ｖ
で抵抗Ｒ４に電流が流れず、トランジスタＴｒ１は、入
力電圧Ｖｉと、抵抗Ｒ２と、電流制限電圧の負電圧Ｖｎ
とで順バイアスされてＯＮ状態となる。また、トランジ
スタＴｒ１のベース電圧が２Ｖなので、エミッタ側の電
圧Ｖ１は、下記式（２）となり、図３の（ｂ）に示す。 Ｖ１＝Ｖｉ＋Ｖbe＝２．６Ｖ ・・・・・・（２） 但し、トランジスタＴｒ１のベース・エミッタ電圧Ｖbe
＝０．６Ｖとする。
【００３６】次に、負荷ＲＬがオープンからショートし
た場合について説明する。負荷ＲＬがショートすると、
負荷電流ｉＬが増加して電流検出部の電圧であるアンプ
部Ａ２の出力電圧Ｖ４は、０Ｖから５Ｖへ上昇する。そ
して、電流検出部の電圧と電流制限値の電圧Ｖｎとを比
較判定して下記式（３）となったとき、オペアンプＡ３
の出力電圧Ｖ１は低下し、トランジスタＴｒ１はＯＦＦ
し、ダイオードＤ１はＯＮする。 Ｖ４／Ｒ４＞Ｖｎ／Ｒ２ ・・・・・・（３） ここで、Ｒ４＝Ｒ２＝１０ｋΩなので、上記式（３）
は、下記式（４）となる。 Ｖ４＞Ｖｎ ・・・・・・（４）
た場合について説明する。負荷ＲＬがショートすると、
負荷電流ｉＬが増加して電流検出部の電圧であるアンプ
部Ａ２の出力電圧Ｖ４は、０Ｖから５Ｖへ上昇する。そ
して、電流検出部の電圧と電流制限値の電圧Ｖｎとを比
較判定して下記式（３）となったとき、オペアンプＡ３
の出力電圧Ｖ１は低下し、トランジスタＴｒ１はＯＦＦ
し、ダイオードＤ１はＯＮする。 Ｖ４／Ｒ４＞Ｖｎ／Ｒ２ ・・・・・・（３） ここで、Ｒ４＝Ｒ２＝１０ｋΩなので、上記式（３）
は、下記式（４）となる。 Ｖ４＞Ｖｎ ・・・・・・（４）
【００３７】入力電圧Ｖｉ＝Ｖｏ＝２Ｖなので、負荷Ｒ
Ｌがショートした瞬間の負荷電流ｉＬは下記式（５）と
なる。 ｉＬ＝Ｖｏ／Ｒｍ＝２Ｖ／１００Ω＝２０ｍＡ ・・・・・・（５）
Ｌがショートした瞬間の負荷電流ｉＬは下記式（５）と
なる。 ｉＬ＝Ｖｏ／Ｒｍ＝２Ｖ／１００Ω＝２０ｍＡ ・・・・・・（５）
【００３８】負荷電流ｉＬの最大値は、負荷ＲＬがショ
ートの場合で、電源電圧Ｖｄ＝１５Ｖに対して、電流制
限がかかっていなければ下記式（６）となる。 ｉＬ＝１５Ｖ／１００Ω＝１５０ｍＡ ・・・・・・（６） 従って、負荷ＲＬがオープンからショートした場合の負
荷電流ｉＬは、図３の（ｃ）に示すように、負荷ＲＬが
ショートした瞬間の２０ｍＡから最大値の１５０ｍＡに
向かってほぼリニアーに変化する。
ートの場合で、電源電圧Ｖｄ＝１５Ｖに対して、電流制
限がかかっていなければ下記式（６）となる。 ｉＬ＝１５Ｖ／１００Ω＝１５０ｍＡ ・・・・・・（６） 従って、負荷ＲＬがオープンからショートした場合の負
荷電流ｉＬは、図３の（ｃ）に示すように、負荷ＲＬが
ショートした瞬間の２０ｍＡから最大値の１５０ｍＡに
向かってほぼリニアーに変化する。
【００３９】一方、アンプ部Ａ２の出力電圧Ｖ４が０Ｖ
から５Ｖまで上昇すると、図３の（ｂ）に示すように、
オペアンプＡ３の出力電圧Ｖ１はオペアンプＡ３の応答
速度で２．６Ｖから電圧低下し、オペアンプＡ３の出力
電圧Ｖ１が下記式（７）の電圧以下となったときダイオ
ードＤ１はＯＮする。 Ｖ１＝Ｖｉ−Ｖｆ＝１．４Ｖ ・・・・・・（７） 但し、ダイオードＤ１の順方向電圧Ｖｆ＝０．６Ｖとす
る。
から５Ｖまで上昇すると、図３の（ｂ）に示すように、
オペアンプＡ３の出力電圧Ｖ１はオペアンプＡ３の応答
速度で２．６Ｖから電圧低下し、オペアンプＡ３の出力
電圧Ｖ１が下記式（７）の電圧以下となったときダイオ
ードＤ１はＯＮする。 Ｖ１＝Ｖｉ−Ｖｆ＝１．４Ｖ ・・・・・・（７） 但し、ダイオードＤ１の順方向電圧Ｖｆ＝０．６Ｖとす
る。
【００４０】そして、電流制限回路がスタンバイ状態と
なっているダイオードＤ１がＯＦＦの状態から、ダイオ
ードＤ１がＯＮすると、入力電圧ＶｉからダイオードＤ
１へ電流が流れ、抵抗Ｒ１の電圧降下のため、オペアン
プＡ１の入力電圧が低下し、負荷電圧Ｖｏも低下し、負
荷ＲＬに流れる負荷電流ｉＬが電流制限される。
なっているダイオードＤ１がＯＦＦの状態から、ダイオ
ードＤ１がＯＮすると、入力電圧ＶｉからダイオードＤ
１へ電流が流れ、抵抗Ｒ１の電圧降下のため、オペアン
プＡ１の入力電圧が低下し、負荷電圧Ｖｏも低下し、負
荷ＲＬに流れる負荷電流ｉＬが電流制限される。
【００４１】例えば、図３の（ｂ）に示すように、電流
制限回路のオペアンプＡ３の応答速度により出力電圧Ｖ
１が低下するが、電流制限がかかっていない状態での電
圧Ｖ１が従来の１２Ｖに対して本発明では２．６Ｖと低
くなっている。従って、電流制限のかかる電圧１．４に
なるまでの時間を短くできるので、図３の（ｃ）に示す
ように、最大電流の１５０ｍＡに増加しようとしている
負荷電流ｉＬに対して急速に電流制限がかかる。
制限回路のオペアンプＡ３の応答速度により出力電圧Ｖ
１が低下するが、電流制限がかかっていない状態での電
圧Ｖ１が従来の１２Ｖに対して本発明では２．６Ｖと低
くなっている。従って、電流制限のかかる電圧１．４に
なるまでの時間を短くできるので、図３の（ｃ）に示す
ように、最大電流の１５０ｍＡに増加しようとしている
負荷電流ｉＬに対して急速に電流制限がかかる。
【００４２】同様に、図１に示す、負荷から入力する電
流制限回路のオペアンプＡ４についても、入力電圧Ｖｉ
が負電圧とした場合、最大電流−１５０ｍＡに増加しよ
うとしている負荷電流ｉＬに対して急速に電流制限がか
かる。
流制限回路のオペアンプＡ４についても、入力電圧Ｖｉ
が負電圧とした場合、最大電流−１５０ｍＡに増加しよ
うとしている負荷電流ｉＬに対して急速に電流制限がか
かる。
【００４３】（実施例２）次に、従来技術の電圧制限し
た電流印加ができる非反転増幅方式の電流印加装置例に
ついて、図４を参照して構成と動作について説明する。
図４に示すように、本発明の電流印加装置の一例は、入
力電圧Ｖｉと、抵抗Ｒ１と、オペアンプＡ１と、抵抗Ｒ
ｍと、アンプ部Ａ６とで電流印加回路部を構成し、オペ
アンプＡ５で電圧検出部を構成し、電流制限電圧の負電
圧Ｖｎと、抵抗Ｒ２と、ダイオードＤ６と、ツェナーダ
イオードＤ３と、オペアンプＡ３と、ダイオードＤ１と
で負荷へ出力する電圧制限回路を構成し、電流制限電圧
の正電圧Ｖｐと、抵抗Ｒ３と、ダイオードＤ７と、ツェ
ナーダイオードＤ４と、オペアンプＡ４と、ダイオード
Ｄ２とで負荷から入力する電圧制限回路を構成してい
る。そして、電流印加装置は、負電圧Ｖｎと正電圧Ｖｐ
とで比較して電圧制限された負荷電流ｉＬを負荷ＲＬに
印加する。
た電流印加ができる非反転増幅方式の電流印加装置例に
ついて、図４を参照して構成と動作について説明する。
図４に示すように、本発明の電流印加装置の一例は、入
力電圧Ｖｉと、抵抗Ｒ１と、オペアンプＡ１と、抵抗Ｒ
ｍと、アンプ部Ａ６とで電流印加回路部を構成し、オペ
アンプＡ５で電圧検出部を構成し、電流制限電圧の負電
圧Ｖｎと、抵抗Ｒ２と、ダイオードＤ６と、ツェナーダ
イオードＤ３と、オペアンプＡ３と、ダイオードＤ１と
で負荷へ出力する電圧制限回路を構成し、電流制限電圧
の正電圧Ｖｐと、抵抗Ｒ３と、ダイオードＤ７と、ツェ
ナーダイオードＤ４と、オペアンプＡ４と、ダイオード
Ｄ２とで負荷から入力する電圧制限回路を構成してい
る。そして、電流印加装置は、負電圧Ｖｎと正電圧Ｖｐ
とで比較して電圧制限された負荷電流ｉＬを負荷ＲＬに
印加する。
【００４４】つまり、電圧制限した電流印加ができる非
反転増幅方式の電流印加装置は、前記電流制限した電流
印加ができる非反転増幅方式の電流印加装置とは下記の
構成が異なる。
反転増幅方式の電流印加装置は、前記電流制限した電流
印加ができる非反転増幅方式の電流印加装置とは下記の
構成が異なる。
【００４５】図１に示す電流印加装置は、負荷ＲＬの電
圧ＶｏをオペアンプＡ１の負端子へフィードバックして
いるが、図４に示す電流印加装置は、抵抗Ｒｍにより負
荷電流ｉＬを電圧に変換し、ゲイン１の高入力低出力イ
ンピーダンスのアンプ部Ａ６で受けて、出力をオペアン
プＡ１の負端子へフィードバックしている。
圧ＶｏをオペアンプＡ１の負端子へフィードバックして
いるが、図４に示す電流印加装置は、抵抗Ｒｍにより負
荷電流ｉＬを電圧に変換し、ゲイン１の高入力低出力イ
ンピーダンスのアンプ部Ａ６で受けて、出力をオペアン
プＡ１の負端子へフィードバックしている。
【００４６】また、図１に示す電流印加装置は、負荷電
流ｉＬを抵抗Ｒｍで電圧変換し、ゲイン１の高入力低出
力インピーダンスのアンプ部Ａ２で受けて、出力を電流
制限回路へフィードバックしているが、図４に示す電流
印加装置は、オペアンプＡ５のボルテージフォロワで電
圧制限回路へフィードバックしている。
流ｉＬを抵抗Ｒｍで電圧変換し、ゲイン１の高入力低出
力インピーダンスのアンプ部Ａ２で受けて、出力を電流
制限回路へフィードバックしているが、図４に示す電流
印加装置は、オペアンプＡ５のボルテージフォロワで電
圧制限回路へフィードバックしている。
【００４７】そして、図１に示す電流制限回路と、図４
に示す電圧制限回路とは同じであるので詳細動作説明は
省略する。従って、図４に示す電流印加装置は、制限電
圧を超える負荷電圧が印加されるのを抑制した非反転増
幅方式の電流印加装置となる。
に示す電圧制限回路とは同じであるので詳細動作説明は
省略する。従って、図４に示す電流印加装置は、制限電
圧を超える負荷電圧が印加されるのを抑制した非反転増
幅方式の電流印加装置となる。
【００４８】ところで、本実施例では、負荷ＲＬを抵抗
として説明したが、抵抗以外の半導体などであっても同
様に実施できる。
として説明したが、抵抗以外の半導体などであっても同
様に実施できる。
【００４９】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。即ち、
電圧印加装置において、制限電流を越える電流が負荷に
印加されるのを抑制でき、また電流印加装置において、
制限電圧を超える電圧が負荷に印加されるのを抑制でき
る効果がある。
施され、以下に記載されるような効果を奏する。即ち、
電圧印加装置において、制限電流を越える電流が負荷に
印加されるのを抑制でき、また電流印加装置において、
制限電圧を超える電圧が負荷に印加されるのを抑制でき
る効果がある。
【図１】本発明の電圧印加装置の回路図である。
【図２】本発明の電圧印加装置の要部回路図である。
【図３】本発明の電圧印加装置の波形図である。
【図４】本発明の電流印加装置の回路図である。
【図５】従来の電圧印加装置の回路図である。
【図６】従来の電圧印加装置の要部回路図である。
【図７】従来の電圧印加装置の波形図である。
【図８】従来の電流印加装置の回路図である。
Ａ１、Ａ３、Ａ４、Ａ５ オペアンプ Ａ２、Ａ６ アンプ部 Ｖｉ 入力電圧 Ｖｎ 負電圧 Ｖｐ 正電圧 Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５ 抵抗 ＲＬ 負荷 Ｒｍ 抵抗 Ｄ１、Ｄ２、Ｄ６、Ｄ７ ダイオード Ｄ３、Ｄ４ ツェナーダイオード
Claims (2)
- 【請求項１】 入力電圧を抵抗を介してオペアンプの正
入力端に受けて、負荷に印加する電圧を負入力端にフィ
ードバックする非反転増幅器と、 前記負荷に流れる電流を電圧に変換出力する電流検出部
と、 該電流検出部の出力電圧と制限電圧とを比較し、前記入
力電圧をベースに受けたトランジスタと、該トランジス
タのエミッタと前記非反転増幅器の正入力端とに接続し
たダイオードとにより、制限電流を越えないとき該ダイ
オードをＯＦＦし、制限電流を越えたとき該ダイオード
をＯＮして前記抵抗に電流を流して入力電圧を降下させ
る電流制限回路と、 を設けたことを特徴とする電流制限した電圧印加ができ
る電圧印加装置。 - 【請求項２】 入力電圧を抵抗を介してオペアンプの正
入力端に受けて、負荷に印加する電流を電圧変換して負
入力端にフィードバックする非反転増幅器と、 前記負荷の印加電圧を検出する電圧検出部と、 該電流検出部の出力電圧と制限電圧とを比較し、前記入
力電圧をベースに受けたトランジスタと、該トランジス
タのエミッタと前記非反転増幅器の正入力端とに接続し
たダイオードとにより、制限電圧を越えないとき該ダイ
オードをＯＦＦし、制限電圧を越えたとき該ダイオード
をＯＮして前記抵抗に電流を流して入力電圧を降下させ
る電圧制限回路と、 を設けたことを特徴とする電圧制限した電流印加ができ
る電流印加装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000379781A JP2002182755A (ja) | 2000-12-08 | 2000-12-08 | 電圧印加装置及び電流印加装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000379781A JP2002182755A (ja) | 2000-12-08 | 2000-12-08 | 電圧印加装置及び電流印加装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002182755A true JP2002182755A (ja) | 2002-06-26 |
Family
ID=18848083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000379781A Ceased JP2002182755A (ja) | 2000-12-08 | 2000-12-08 | 電圧印加装置及び電流印加装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002182755A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008009968A (ja) * | 2006-06-27 | 2008-01-17 | Advantest Corp | 電圧発生装置、電流発生装置および試験装置 |
| WO2008090627A1 (ja) * | 2007-01-26 | 2008-07-31 | Advantest Corporation | 電流制限付き電圧発生器および半導体試験装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH026275U (ja) * | 1988-06-27 | 1990-01-16 |
-
2000
- 2000-12-08 JP JP2000379781A patent/JP2002182755A/ja not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH026275U (ja) * | 1988-06-27 | 1990-01-16 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008009968A (ja) * | 2006-06-27 | 2008-01-17 | Advantest Corp | 電圧発生装置、電流発生装置および試験装置 |
| WO2008090627A1 (ja) * | 2007-01-26 | 2008-07-31 | Advantest Corporation | 電流制限付き電圧発生器および半導体試験装置 |
| KR100929605B1 (ko) | 2007-01-26 | 2009-12-03 | 가부시키가이샤 어드밴티스트 | 전류 제한부 전압 발생기 및 반도체 시험 장치 |
| JPWO2008090627A1 (ja) * | 2007-01-26 | 2010-05-13 | 株式会社アドバンテスト | 電流制限付き電圧発生器および半導体試験装置 |
| US7834607B2 (en) | 2007-01-26 | 2010-11-16 | Advantest Corporation | Voltage generator with current limiting and semiconductor testing device |
| JP4629112B2 (ja) * | 2007-01-26 | 2011-02-09 | 株式会社アドバンテスト | 電流制限付き電圧発生器および半導体試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060152875A1 (en) | Overcurrent protection device | |
| KR101207254B1 (ko) | 스위칭 레귤레이터 | |
| JP3821717B2 (ja) | 直流安定化電源装置 | |
| JP2002182755A (ja) | 電圧印加装置及び電流印加装置 | |
| JP3881336B2 (ja) | 光受信装置及びそれを備えるデータ通信装置 | |
| JP2006129697A (ja) | 短絡保護回路を備えた回路装置 | |
| JP2000074977A (ja) | 電流検出装置 | |
| JP2003046347A (ja) | 高出力増幅器 | |
| JP3589032B2 (ja) | 起動回路 | |
| WO2007135139A1 (en) | Circuit for limiting the output swing of an amplifier | |
| JP2011155497A (ja) | レベルシフト回路 | |
| JP4375025B2 (ja) | 出力回路およびオペアンプ | |
| CN217606061U (zh) | 激光驱动开路检测电路 | |
| JP3418962B2 (ja) | 出力電流モニター回路 | |
| JP2566786Y2 (ja) | 電源装置の負荷回路 | |
| JPS6245486Y2 (ja) | ||
| JPH06309046A (ja) | 電流式出力回路 | |
| JP2005217613A (ja) | ポップノイズ防止回路 | |
| JP3943767B2 (ja) | 電圧比検出回路 | |
| US6512418B1 (en) | Amplifier | |
| JPH08292236A (ja) | 設定値電流供給回路 | |
| JPH07297957A (ja) | 電話回線インタフェース回路 | |
| JP2001052282A (ja) | ２線式伝送器 | |
| JP2607013Y2 (ja) | 過電流保護装置 | |
| JPH08204475A (ja) | 電圧−電流変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070920 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100607 |
|
| A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20101102 |