JP2005217613A - ポップノイズ防止回路 - Google Patents

ポップノイズ防止回路 Download PDF

Info

Publication number
JP2005217613A
JP2005217613A JP2004019890A JP2004019890A JP2005217613A JP 2005217613 A JP2005217613 A JP 2005217613A JP 2004019890 A JP2004019890 A JP 2004019890A JP 2004019890 A JP2004019890 A JP 2004019890A JP 2005217613 A JP2005217613 A JP 2005217613A
Authority
JP
Japan
Prior art keywords
voltage
current
reference voltage
pop noise
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004019890A
Other languages
English (en)
Inventor
Kunihiko Mitsuoka
久仁彦 密岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2004019890A priority Critical patent/JP2005217613A/ja
Publication of JP2005217613A publication Critical patent/JP2005217613A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】 ミューティング時間を長くすることなくポップノイズを防止することができるポップノイズ防止回路を提供する。
【解決手段】 ヘッドホンアンプの基準電圧(Vref)が0から上昇するに従って0から徐々に上昇し、基準電圧(Vref)が第2の電圧(v2)を越えた後、急速に増大し、基準電圧(Vref)が第1の電圧(v1)を越えた後、徐々に上昇する電流を出力する電流出力回路を設け、この電流出力回路の出力に基づいてヘッドホンアンプの基準電圧(Vref)を規定電圧まで立ち上げる。
【選択図】 図1

Description

この発明は、ヘッドホンアンプ等における電源投入時のポップノイズを防止するポップノイズ防止回路に関する。
図4は従来のヘッドホンアンプの構成を示す回路図である。この図において、符号1は入力端子、2は入力抵抗(30KΩ)、3はミューティング用スイッチ、4は演算増幅器、5はフィードバック抵抗(30KΩ)である。また、6は基準電圧端子、7は基準電圧端子および接地間に接続されたコンデンサ(33μF)、8、9は基準電圧Vrefを演算増幅器4の非反転入力端子へ出力する抵抗(各10KΩ)である。また、10はミューティング用スイッチ、11、12は抵抗(各10KΩ)、13は出力端子、14はDCカット用コンデンサ(330μF)、15はヘッドホンである。なお、ミューティング用スイッチ3が用いられる時は、ミューティング用スイッチ10および抵抗11、12は用いられず、ミューティング用スイッチ10および抵抗11、12が用いられる時はミューティング用スイッチ3は用いられない。
ミューティング用スイッチ3が用いられる場合、同スイッチ3は図5に示す時刻tmにおいてオンとなる。この場合において、時刻tonにおいて電源が投入されると、抵抗8,9およびコンデンサ7によって決まる時定数に従って電圧Vrefが立ち上がり、それに伴い出力端子13の電圧Vout(1)が立ち上がる(図5参照)。抵抗8,9およびコンデンサ7による時定数が小さいと、電圧Vrefが立ち上がった時点でヘッドホン15の端子電圧Vhp(1)が急に立ち上がり(図5参照)、その信号によりポップノイズが発生する。このポップノイズを無くすため、抵抗8、9およびコンデンサ7による時定数を大とすると、ミューティング終了までの時間が長くなってしまう。
一方、ミューティング用スイッチ10および抵抗11、12が用いられる場合、同スイッチ3が図5に示す時刻tmにおいてオンとなる。この場合、上記と同様に、時刻tonにおいて電源が投入されると、抵抗8,9およびコンデンサ7によって決まる時定数に従って出力端子13の電圧Vout(2)が立ち上がる(図5参照)。そして、電圧Vout(2)が安定した時点でスイッチ10がオンとなる。この場合において、演算増幅器4にオフセットがあると、あるいは、スイッチ10のオンタイミングが早く、演算増幅器4の出力が安定していないと、図5に示すように、時刻tmにおいて電圧Vhp(2)が急激に変動し、ヘッドホン15にポップノイズが発生する。この場合も、抵抗8、9およびコンデンサ7による時定数を大とすると、ノイズの発生を防ぐことができるが、ミューティング終了までの時間が長くなってしまう。
なお、この種のノイズを防止する回路が記載された従来の文献として、特許文献1および特許文献2が知られている。
特開昭61-242403号公報 実開平4-61921号公報
本発明は上記事情を考慮してなされたもので、その目的は、ミューティング時間を長くすることなくポップノイズを防止することができるポップノイズ防止回路を提供することにある。
この発明は上記の課題を解決するためになされたもので、請求項1に記載の発明は、増幅器の出力に接続された発音手段に電源投入時に発生するポップノイズを防止するポップノイズ防止回路において、前記増幅器の基準電圧が0から上昇するに従って0から徐々に上昇し、前記基準電圧が第2の電圧を越えた後、急速に増大し、前記基準電圧が第1の電圧を越えた後、徐々に上昇する電流を出力する電流出力回路を具備し、前記電流出力回路の出力に基づいて前記増幅器の基準電圧を規定電圧まで立ち上げることを特徴とするポップノイズ防止回路である。
請求項2に記載の発明は、増幅器の出力に接続された発音手段に電源投入時に発生するポップノイズを防止するポップノイズ防止回路において、一定電流を生成する定電流生成手段と、前記定電流生成手段の生成電流を増幅率xで増幅した電流を生成する第1の電流生成手段であって、前記増幅器の基準電圧が第1の電圧より小の場合に前記基準電圧と前記第1の電圧の差の増大と共に増幅率xを増大させ、前記基準電圧が前記第1の電圧より大の場合に前記基準電圧と前記第1の電圧の差の増大と共に増幅率xを減少させる第1の電流生成手段と、前記第1の電流生成手段の生成電流を増幅率yで増幅した電流を生成する第2の電流生成手段であって、前記増幅器の基準電圧が第2の電圧より小の場合に前記基準電圧と前記第2の電圧の差の増大と共に増幅率yを減少させ、前記基準電圧が前記第2の電圧より大の場合に前記基準電圧と前記第2の電圧の差の増大と共に増幅率yを増大させる第2の電流生成手段と、前記第2の電流生成手段によって生成された電流を増幅する増幅手段とを具備し、前記増幅手段の出力に基づいて前記増幅器の基準電圧を規定電圧まで立ち上げることを特徴とするポップノイズ防止回路である。
この発明によれば、ミューティング時間を長くすることなくポップノイズを防止することができる効果が得られる。
以下、図面を参照し、この発明の実施の形態について説明する。図1はこの発明の一実施の形態によるポップノイズ防止回路20の構成を示すブロック図であり、図2は同ポップノイズ防止回路20を適用したヘッドホンアンプの構成を示す回路図である。図2に示すヘッドホンアンプは、図4に示す回路において、スイッチ3、10、抵抗8、9、11、12を除き、代わりにポップノイズ防止回路20を設けたものである。
以下、ポップノイズ防止回路20について図3を参照して詳述する。図1において、21、22はp型FET(電界効果トランジスタ)、23は抵抗(80KΩ)、24はn型FETであり、FET21、22の各ソースが正電源に接続され、各ドレインが共通接続されて抵抗23の一端に接続され、FET22のゲートが同ドレインに接続され、抵抗23の他端がFET24を介して接地され、FET21、24のゲートに信号chgpが供給されている。これらによって定電流回路Aが構成されている。この回路Aは、信号chgpが“H”(ハイ)の時、抵抗23の値によって決まる一定電流i1が流れる。信号chgpは、図3に示すように、電源投入時に“H”となる信号である。
また、26はp型FET、27、28は抵抗(2KΩ)、29、30はp型FET、31、32はn型FETであり、FET26のソースが正電源に接続され、ゲートおよびドレインが抵抗27、28の共通接続点に接続され、抵抗27の他端がFET29のソースに接続され、FET29のドレインがFET31のドレインおよびゲートに接続され、FET31のソースが接地されている。また、抵抗28の他端がFET30のソースに接続され、FET30のドレインがFET32のドレインおよびゲートに接続され、FET32のソースが接地されている。そして、FET29のゲートに電圧v1(第1の電圧)が、FET30のゲートに電圧Vref(基準電圧)がそれぞれ供給されている。これらによって電圧依存型電流制限回路Bが構成されている。
この回路Bは、FET26のドレイン電流が、常時、2×i1となるようにFET22、26の内部抵抗が設定されている。この結果、FET30、32を流れる電流i2は電圧Vrefおよびv1に応じて次のようになる。
Vref<<v1 i2=2i1
Vref=v1 i2=i1
Vref>>v1 i2=0
ここで、電圧Vrefは端子6の電圧、v1は一定電圧(図3参照)である。また、電圧Vrefが中間の電圧においては、電流i2がなだらかに変化する。
また、35、36はp型FET、37、38はn型FET、39、40は抵抗(各500Ω)、41、42、43はn型FETであり、FET35のソースが正電源に接続され、ゲートおよびドレインがFET37のドレインに接続され、FET37のソースが抵抗39を介してFET41のドレインに接続され、FET41のソースがFET43のドレインに接続されている。同様に、FET36のソースが正電源に接続され、ゲートおよびドレインがFET38のドレインに接続され、FET38のソースが抵抗40を介してFET42のドレインに接続され、FET42のゲートが正電源に接続され、ソースがFET43のドレインに接続され、FET43のソースが接地されている。また、FET36ゲートがFET51のドレインに接続され、FET51のソースが正電源に接続されている。そして、FET37のゲートに電圧v2(第2の電圧)が、FET38のゲートに電圧Vrefが、FET51のゲートに信号chgpがそれぞれ供給されている。これらによって電圧依存型電流制限回路Cが構成されている。
この回路Cは、FET41のドレイン電流が、常時、4×i2となり、FET36を流れる電流i3は電圧Vrefおよびv2に応じて次のようになる。
Vref<<v2 i3=0
Vref=v2 i3=(4i2+ia)/2
Vref>>v2 i2=4i2+ia
ここで、v2は一定電圧(図3参照)である。また、iaはFET42を流れる電流である。また、電圧Vrefが中間の電圧においては、電流i3がなだらかに変化する。なお、FET51は、定電流源をカットするためのものである。
また、44はp型FET、45〜50は抵抗であり、FET44のソースが正電源に接続され、ドレインが抵抗45の一端に接続され、ゲートに信号chgpが供給されている。抵抗45〜49は直列接続され、抵抗49の他端が接地されている、また、抵抗50(80KΩ)の一端が抵抗46、47の接続点に、他端が抵抗53の他端に接続されている。これらによってバイアス回路Dが構成されている。このバイアス回路Dは、信号SLPが“L”の時、一定電圧v1、v2を発生する。信号SLPは、スタンバイ状態において“L”となる信号である。
また、p型FET52のソースは正電源に接続され、ゲートがFET36のゲートに接続され、ドレインが抵抗53の一端に接続され、抵抗53(100Ω)の他端が端子6に接続されている。これらによって、端子6へ電流を供給する電流供給回路Eが構成されている。また、p型FET55のソースは正電源に接続され、ゲートに信号chgnが供給され、ドレインが抵抗56の一端に接続され、抵抗56(40KΩ)の他端が端子6に接続されている。信号chgnは信号chgpを反転した信号である。
上述した電流供給回路Eは、FET52のドレイン電流が常時6×i3となり、したがって、端子6に流れ込む電流i4(図2のコンデンサ7を充電する電流)は次のようになる。
Vref<v2 i4=0
Vref=v2 i4=6×(4×2i1+ia)/2=24i1+3ia
v2<Vref<v1 i4=6×(4×2i1+ia)=48i1+6ia
Vref=v1 i4=6×(4×i1+ia)=24i1+6ia
Vref>v1 i4=6×(4×0+ia)=6ia
すなわち、図1に示すポップノイズ防止回路20によれば、コンデンサ7の充電電流i4が、図3に曲線L1で示すように、電源投入と共に0から順次ゆっくり増大し、これと共に電圧Vref(曲線L2)が徐々に増大する。そして、電圧Vrefが電圧v2に達する近辺から電流i4がさらに大きくなり、これに伴い、電圧Vrefも急勾配で増大する。そして、電圧Vrefが電圧v1に達する近辺から電流i4が減少し、これに伴い電圧Vrefの上昇カーブも緩くなって安定状態に達する。
このように、図4に示す抵抗8、9のみで、このポップノイズ防止回路20がない場合は、図3において破線L3に示すように、電源投入時において急速に立ち上がる充電電流i4が流れるが、このポップノイズ防止回路20によれば、電源投入時にゆっくり上昇を開始し、その後、急速に上昇し、安定状態前で再びゆっくり上昇する充電電流i4を流すことができる。これにより、電源投入時にヘッドホン15にかかる電圧Vhpが、従来回路における破線L4に示す急な立ち上がりがなくなり、曲線L5に示すように、ゆるやかに立ち上がり、この結果、電源投入時におけるポップノイズを防止することができる。しかも、充電電流i4が最後までゆっくり上昇するのではなく、途中から急速に上昇するので、ミューティング時間が長くならない利点がある。
この発明の第1の実施形態によるポップノイズ防止回路20の構成を示すブロック図である。 同ポップノイズ防止回路20を適用したヘッドホンアンプの構成を示す回路図である。 同ポップノイズ防止回路20の動作を説明するための波形図である。 従来のヘッドホンアンプの構成を示す回路図である。 同ヘッドホンアンプの動作を説明するための波形図である。
符号の説明
20…ポップノイズ防止回路、21、22、26、29、30、35、36、44、51、52、55…p型FET、24、31、32、37、38、41、42、43…n型FET、23、27、28、39、40、45〜50、53、56…抵抗、A…定電流回路、B、C…電圧依存型電流制限回路、D…バイアス回路、E…電流供給回路。

Claims (2)

  1. 増幅器の出力に接続された発音手段に電源投入時に発生するポップノイズを防止するポップノイズ防止回路において、
    前記増幅器の基準電圧が0から上昇するに従って0から徐々に上昇し、前記基準電圧が第2の電圧を越えた後、急速に増大し、前記基準電圧が第1の電圧を越えた後、徐々に上昇する電流を出力する電流出力回路を具備し、前記電流出力回路の出力に基づいて前記増幅器の基準電圧を規定電圧まで立ち上げることを特徴とするポップノイズ防止回路。
  2. 増幅器の出力に接続された発音手段に電源投入時に発生するポップノイズを防止するポップノイズ防止回路において、
    一定電流を生成する定電流生成手段と、
    前記定電流生成手段の生成電流を増幅率xで増幅した電流を生成する第1の電流生成手段であって、前記増幅器の基準電圧が第1の電圧より小の場合に前記基準電圧と前記第1の電圧の差の増大と共に増幅率xを増大させ、前記基準電圧が前記第1の電圧より大の場合に前記基準電圧と前記第1の電圧の差の増大と共に増幅率xを減少させる第1の電流生成手段と、
    前記第1の電流生成手段の生成電流を増幅率yで増幅した電流を生成する第2の電流生成手段であって、前記増幅器の基準電圧が第2の電圧より小の場合に前記基準電圧と前記第2の電圧の差の増大と共に増幅率yを減少させ、前記基準電圧が前記第2の電圧より大の場合に前記基準電圧と前記第2の電圧の差の増大と共に増幅率yを増大させる第2の電流生成手段と、
    前記第2の電流生成手段によって生成された電流を増幅する増幅手段と、
    を具備し、前記増幅手段の出力に基づいて前記増幅器の基準電圧を規定電圧まで立ち上げることを特徴とするポップノイズ防止回路。
JP2004019890A 2004-01-28 2004-01-28 ポップノイズ防止回路 Pending JP2005217613A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004019890A JP2005217613A (ja) 2004-01-28 2004-01-28 ポップノイズ防止回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004019890A JP2005217613A (ja) 2004-01-28 2004-01-28 ポップノイズ防止回路

Publications (1)

Publication Number Publication Date
JP2005217613A true JP2005217613A (ja) 2005-08-11

Family

ID=34903977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004019890A Pending JP2005217613A (ja) 2004-01-28 2004-01-28 ポップノイズ防止回路

Country Status (1)

Country Link
JP (1) JP2005217613A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010513A1 (en) * 2009-07-21 2011-01-27 Ricoh Company, Ltd. Pop sound reduction circuit and audio circuit having such pop sound reduction circuit for use in audio amplifier
CN102333268A (zh) * 2011-07-28 2012-01-25 四川和芯微电子股份有限公司 Pop噪声抑制电路及方法
US8432194B2 (en) 2009-10-22 2013-04-30 Oki Semiconductor Co., Ltd. Bias potential generating circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304441A (ja) * 2003-03-31 2004-10-28 Sony Ericsson Mobilecommunications Japan Inc 音声再生装置および基準電圧生成回路
JP2005109654A (ja) * 2003-09-29 2005-04-21 Ricoh Co Ltd ポップ音低減回路、ポップ音低減方式、定電圧回路、及び増幅回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304441A (ja) * 2003-03-31 2004-10-28 Sony Ericsson Mobilecommunications Japan Inc 音声再生装置および基準電圧生成回路
JP2005109654A (ja) * 2003-09-29 2005-04-21 Ricoh Co Ltd ポップ音低減回路、ポップ音低減方式、定電圧回路、及び増幅回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010513A1 (en) * 2009-07-21 2011-01-27 Ricoh Company, Ltd. Pop sound reduction circuit and audio circuit having such pop sound reduction circuit for use in audio amplifier
CN102474222A (zh) * 2009-07-21 2012-05-23 株式会社理光 爆裂声减少电路和音频放大器中使用的具有这种爆裂声减少电路的音频电路
KR101281337B1 (ko) 2009-07-21 2013-07-02 가부시키가이샤 리코 오디오 증폭기에 사용되는 팝음 저감 회로, 및 그 팝음 저감 회로를 구비한 오디오 회로
US8525589B2 (en) 2009-07-21 2013-09-03 Ricoh Company, Ltd. Pop sound reduction circuit and audio circuit having such pop reduction circuit for use in audio amplifier
CN102474222B (zh) * 2009-07-21 2014-11-05 株式会社理光 爆裂声减少电路和音频放大器中使用的具有这种爆裂声减少电路的音频电路
US8432194B2 (en) 2009-10-22 2013-04-30 Oki Semiconductor Co., Ltd. Bias potential generating circuit
CN102333268A (zh) * 2011-07-28 2012-01-25 四川和芯微电子股份有限公司 Pop噪声抑制电路及方法

Similar Documents

Publication Publication Date Title
JP4667883B2 (ja) 定電圧回路及びその定電圧回路を有する半導体装置
KR101586525B1 (ko) 전압 조정기
US7576524B2 (en) Constant voltage generating apparatus with simple overcurrent/short-circuit protection circuit
JP6257323B2 (ja) ボルテージレギュレータ
TW200609703A (en) Regulator circuit capable of detecting variations in voltage
JP2008217677A (ja) 定電圧回路及びその動作制御方法
EP2245735A2 (en) System and method of reducing click and pop noise in audio playback devices
JP5578062B2 (ja) D級増幅回路
JP2005109654A (ja) ポップ音低減回路、ポップ音低減方式、定電圧回路、及び増幅回路
JP2009134698A (ja) ボルテージレギュレータ
JP3822781B2 (ja) 安定化電源回路
TWI535196B (zh) 放大器及其操作方法
JP2005217613A (ja) ポップノイズ防止回路
JP4552569B2 (ja) 定電圧電源回路
JP2007255909A (ja) ピーク検波回路
JP5081376B2 (ja) 増幅回路
JP2006279101A (ja) パワーアンプ
JP2008085588A (ja) 受光回路
JP2003150255A (ja) 電源回路
JP2004274207A (ja) バイアス電圧発生回路および差動増幅器
JP2007318723A (ja) 電力増幅器
JP4465330B2 (ja) 安定化電源回路の動作制御方法
JP6108617B2 (ja) 電圧レギュレータ回路
JP4183957B2 (ja) ミュート回路および基準電圧発生回路
JP2011205180A (ja) 電流検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100525