JP2008085588A - 受光回路 - Google Patents

Abstract

【課題】広帯域特性及び低オフセット電圧ばらつきの両特性を実現できる受光回路を提供すること。
【解決手段】本発明にかかる受光回路は、フォトダイオードＰＤと、フォトダイオードＰＤに流れる電流を電圧に変換するアンプＡ１と、アンプＡ１のオフセット電圧を調整するアンプＡ２と、アンプＡ２のオフセット電圧調整機能のオン・オフを制御する制御部Ｃ１とを有する。制御部Ｃ１は、電源投入後の所定期間はアンプＡ２のオフセット電圧調整機能をオフするものである。
【選択図】図１

Description

本発明は、光信号を受信する受光回路に関するものであり、特に、フォトダイオードが受信した光信号を電気信号として出力する受光回路に関する。

光ピックアップは、ＣＤ、ＤＶＤ等の光ディスクのデータ読み取りやデータ書き込みを行なう装置である。その中には、光ディスクからの反射光を光信号としてフォトダイオードで受け、その光信号により発生する電流信号を増幅して出力する機能を備える受光回路が搭載される。前記受光回路に求められる特性は、フォトダイオードに発生する光電流信号を直流から数１００ＭＨｚにわたって広帯域で電圧に変換できること、変換した電圧の直流電圧誤差は例えば数ｍＶから１０数ｍＶ以下でなければならないこと及び電源投入直後から安定した信号を出力して受光回路の出力信号を入力とする次段回路の誤動作を回避することである。

以下、図２及び図７を用いて、従来の受光回路について説明する。最初に、従来の受光回路の構成について説明する。従来の受光回路は、図７に示されるように、フォトダイオードＰＤ、アンプＡ１及び帰還抵抗ｒを備えている。

フォトダイオードＰＤのアノードはグランドに接続され、フォトダイオードＰＤのカソードはアンプＡ１の反転入力端子及び帰還抵抗ｒの一端に接続されている。帰還抵抗ｒの他端は、アンプＡ１の出力端子に接続されている。アンプＡ１の非反転入力端子は基準電圧Ｖｃに接続されている。

次に、アンプＡ１の内部回路の構成について説明する。アンプＡ１内部は、図２に示されるように、差動増幅回路ａ及びバッファｂとで構成される。この差動増幅回路ａは、差動対を構成するＭＯＳＦＥＴ ＭＮ１、ＭＯＳＦＥＴ ＭＮ２と、差動対と電源電位ＶＣＣとの間に設けられ能動負荷を構成するＭＯＳＦＥＴ ＭＰ１、ＭＯＳＦＥＴ ＭＰ２と、差動対と接地電位ＧＮＤとの間に設けられる電流源ＣＳ１とを備えている。

続いて、従来の受光回路における動作について説明する。図７に示す従来の受光回路は、アンプＡ１の増幅作用と、帰還抵抗ｒを介しての受光回路全体での負帰還作用を用い、帰還抵抗ｒで電圧に変換する。このとき、アンプＡ１の非反転入力端子に供給している基準電圧をＶｃとすると、アンプＡ１の出力電圧Ｖｏｕｔは、下記で表される。
Ｖｏｕｔ＝Ｉｐ×ｒ＋Ｖｃ＋ΔＶ１
但し、電圧ΔＶ１は、正、０または負の値で、主としてアンプＡ１の入力部に用いられ、図２に示す差動増幅回路ａ入力部の増幅用Ｎｃｈ ＭＯＳＦＥＴ ＭＮ１とＭＮ２、負荷Ｐｃｈ ＭＯＳＦＥＴ ＭＰ１とＭＰ２のトランスコンダクタンスｇｍやしきい値ＶＴ等の相対ばらつきに起因する電圧ばらつき（以下、入力オフセット電圧ばらつきともいう。）である。

この従来の受光回路の出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝Ｉｐ×ｒ＋Ｖｃ＋ΔＶ１として表されるが、オフセット電圧ばらつきΔＶ１を減少させるためには、図２に示すアンプＡ１の差動増幅回路ａに用いるＭＯＳＦＥＴのゲート長またはゲート幅のいずれか、または両方を大きくする必要がある。図３に、ＭＯＳＦＥＴのゲート面積Ｌ×Ｗに対する隣接ＭＯＳＦＥＴのしきい値ばらつきについての関係を示す。但し、Ｌはゲート長、Ｗはゲート幅である。

図３に示されるように、ゲート面積が大きくなるにつれてしきい値ＶＴのばらつきσが小さくなっていることがわかる。受光回路に使用する図２に示す差動増幅回路ａのＭＯＳＦＥＴ ＭＮ１とＭＮ２及びＭＰ１とＭＰ２においても同様に、しきい値ＶＴのばらつきがゲート面積に依存し、ＭＮ１とＭＮ２及びＭＰ１とＭＰ２にゲート長Ｌまたはゲート幅Ｗのいずれか、または両方を小さくするとしきい値ばらつきは増加し、大きくするとしきい値ばらつきは減少する。

一方で、ＭＯＳＦＥＴのゲート長Ｌまたはゲート幅Ｗのいずれか、または両方を大きくすることにより、アンプＡ１内部の差動増幅回路ａのオープンループ特性（オープンループゲイン、カットオフ周波数、位相特性等）が劣化し、帰還抵抗ｒを用いた電流−電圧変換回路の広帯域特性も劣化する。

従って、図７に示す従来の受光回路においては、アンプ１個で電流−電圧変換回路を構成するため、隣接するＭＯＳＦＥＴのトランスコンダクタンスｇｍやしきい値ＶＴといった特性相対ばらつきのサイズ依存性とアンプ周波数特性とのトレードオフから、アンプＡ１の「広帯域特性」及び「低オフセットばらつき」の両立が難しく、その結果、フォトダイオード電流を電圧に変換する受光回路としての「広帯域特性」及び「低オフセット電圧ばらつき」の両特性を実現することが難しい。

これに対し、特許文献１に開示された受光回路は、「広帯域特性」及び「低オフセット電圧ばらつき」の両特性を有する。次に、図８及び図９を用いて、特許文献１に開示された受光回路について説明する。

最初に、この受光回路の構成について説明する。特許文献１に記載の受光回路は、図８に示されるように、フォトダイオードＰＤ、アンプＯＰ１、アンプＯＰ２、ＦＥＴ２、帰還抵抗Ｒ１及び帰還抵抗Ｒ２を備えている。

フォトダイオードＰＤのアノードは０Ｖに接続され、フォトダイオードＰＤのカソードは帰還抵抗Ｒ１の一端、帰還抵抗Ｒ２の一端及びＦＥＴ２のＧ（ゲート）に接続されている。帰還抵抗Ｒ１の他端はアンプＯＰ１の出力端子に、帰還抵抗Ｒ２の他端はアンプＯＰ２の反転入力端子にそれぞれ接続されている。ＦＥＴ２のＤ（ドレイン）は＋５Ｖに、ＦＥＴ２のＳ（ソース）は−５Ｖ及びアンプＯＰ１の反転入力端子にそれぞれ接続されている。アンプＯＰ２の非反転入力端子は０Ｖに、アンプＯＰ２の出力端子はアンプＯＰ１の非反転入力端子にそれぞれ接続されている。

この受光回路は、図７に示す従来の受光回路と同じように、電流−電圧変換用のアンプＯＰ１と帰還抵抗Ｒ１とにより、フォトダイオードＰＤの電流Ｉｐｄを電圧Ｉｐｄ×Ｒ１に変換することに加えて、フォトダイオードＰＤと帰還抵抗Ｒ１の一端に接続された抵抗Ｒ２を介して、アンプＯＰ１の非反転端子との間にそれぞれ反転入力端子と出力端子を接続し、非反転端子に基準電位０Ｖを入力しているアンプＯＰ２を設けている。出力電圧Ｖｏｕｔは、下記で表される。
Ｖｏｕｔ＝Ｉｐｄ＋ΔＶ３−５Ｖ
但し、図８に示す、電圧ΔＶ２及びΔＶ３は、正、ゼロまたは負の値で、アンプＯＰ１及びＯＰ２それぞれの入力オフセット電圧ばらつきである。

図８に示す受光回路においては、アンプＯＰ１及びＯＰ２に各々入力オフセット電圧ばらつきΔＶ２，ΔＶ３が発生するが、アンプＯＰ１及びＯＰ２の差動増幅作用と受光回路全体としての負帰還作用によって、出力電圧Ｖｏｕｔのオフセット電圧ばらつきとしては、アンプＯＰ２の入力オフセット電圧ばらつきΔＶ３のみが発生する。一方、アンプＯＰ１の入力オフセット電圧ばらつきΔＶ２は、アンプＯＰ２の追加による補正効果によって出力電圧Ｖｏｕｔには発生しない。

上述したように、通常、アンプの入力オフセット電圧と広帯域動作にはトレードオフの関係があり、１個のアンプでは低出力オフセット電圧ばらつきと広周波数帯域特性を両立することが困難であるが、図８に示す従来の受光回路では、アンプＯＰ１に広帯域アンプを、アンプＯＰ２に低入力オフセット電圧ばらつきのアンプを使用することにより、広帯域でオフセット電圧ばらつきが小さい電流−電圧変換回路を実現することができる。しかし、図８に示す従来の受光回路では電源投入後、アンプＯＰ２の出力電圧が安定な値
Ｖｏｕｔ＝Ｉｐｄ＋ΔＶ３−５Ｖ
に収束するまでに、出力Ｖｏｕｔが大きく変動する。従って、電源投入後に受光回路の出力信号を入力とする次段回路において誤動作が発生することがある。

また、「広帯域特性」及び「低オフセット電圧ばらつき」の両特性を実現することができる他の例として特許文献２に記載の受光回路がある。次に、図１０を用いて、特許文献２に開示された受光回路について説明する。

最初に、当該受光回路の構成について説明する。特許文献２に記載の受光回路は、図１０に示されるように、フォトダイオード１１、ダイオード１２、帰還抵抗１３、帰還抵抗１４、キャパシタ１５、アンプ２１及びアンプ２２を備えている。

フォトダイオード１１のカソードが電圧源Ｖ＋に、フォトダイオード１１のアノードが帰還抵抗１３の一端、帰還抵抗１４の一端、ダイオード１２のアノード及びアンプ２２の反転入力端子にそれぞれ接続されている。帰還抵抗１３の他端はキャパシタ１５の一端及びアンプ２１の反転入力端子に、帰還抵抗１４の他端はダイオード１２のカソード及びアンプ２２の出力端子に接続されている。キャパシタ１５の他端はアンプ２１の出力端子及びアンプ２２の非反転入力端子に接続されている。アンプ２１の非反転入力端子はグランドに接続されている。
特開２００２−１７６３２４号公報 特開２００４−１５３０１２号公報 特開２００５−２９４９４０号公報

上述の図８に示す特許文献１に開示された受光回路では、アンプＯＰ１に広帯域アンプを、アンプＯＰ２に低入力オフセット電圧ばらつきのアンプを使用することにより、広帯域でオフセット電圧ばらつきが小さい電流−電圧変換回路を実現することができる。この受光回路では、アンプＯＰ１の非反転入力電圧はアンプＯＰ１の反転入力電圧によって決まり、アンプＯＰ１の反転入力電圧はアンプＯＰ１の出力電圧によって決まり、アンプＯＰ１の出力電圧はアンプＯＰ１の非反転入力電圧及び反転入力電圧によって決まる。また、アンプＯＰ１の非反転入力電圧、即ちアンプＯＰ２の出力電圧は、アンプＯＰ２の反転入力電圧によって決まる。そのため、電源投入後、アンプＯＰ２の反転入力電圧と出力電圧が安定するまでは、受光回路の出力であるアンプＯＰ１の出力電圧Ｖｏｕｔが、図９に示されるように、安定な電圧値に収束するまでに、アンプＯＰ１の最大電圧ＶＤＤから最小電圧ＶＳＳの範囲内で大きく変動してしまう。

また、図１０に示す特許文献２に開示された受光回路においても、電流−電圧変換用アンプ２２の入力電圧Ｖ１２が安定するためには、アンプ２１の反転入力端子に抵抗１３を介して入力される電圧Ｖ１１が安定することが必要であるため、電源投入後、アンプ２１の反転入力電圧と出力電圧が安定するまでは、受光回路の出力であるアンプ２２の出力電圧Ｖｏが大きく変動してしまう。

従って、特許文献１、２に記載の受光回路においては、電流−電圧変換用アンプの入力電圧Ｖが安定するまでに、出力電圧が大きく変動するため、次段回路において誤動作が発生することがあるという問題点がある。

本発明にかかる受光回路は、フォトダイオードと、前記フォトダイオードに流れる電流を電圧に変換する第１のアンプと、前記第１のアンプのオフセット電圧を調整する第２のアンプと、前記第２のアンプのオフセット電圧調整機能のオン・オフを制御する制御部とを有し、前記制御部は、電源投入後の所定期間は前記第２のアンプのオフセット電圧調整機能をオフするものである。本発明においては、電源投入後の所定期間は第２のアンプのオフセット電圧調整機能をオフすることで、第１のアンプの出力を受光回路の出力とすることができる。

本発明によれば、安定した出力電圧を得ることができる受光回路を提供することができる。

発明の実施の形態１．
最初に、図１を用いて、本発明の実施の形態１にかかる受光回路の構成について説明する。この受光回路は、図１に示されるように、フォトダイオードＰＤ、フォトダイオードに流れる電流を電圧に変換するアンプＡ１、アンプＡ１のオフセット電圧を調整するアンプＡ２、アンプのオフセット電圧調整機能のオン・オフを制御する制御部とを有する。制御部は、基準電圧が供給されるアンプＡ２の非反転入力端子とアンプＡ１の非反転入力端子との間に接続された第１のトランジスタＭ１１と、アンプＡ２の出力とアンプＡ１の非反転入力端子との間に接続された第２のトランジスタＭ１２と、トランジスタＭ１１、Ｍ１２のオン・オフを制御する制御回路Ｃ１とを有する。さらに、アンプＡ１には帰還抵抗ｒが設けられている。

フォトダイオードＰＤのアノードはグランドに接続され、フォトダイオードＰＤのカソードはアンプＡ１の反転入力端子、アンプＡ２の反転入力端子及び帰還抵抗ｒの一端に接続されている。帰還抵抗ｒの他端は、アンプＡ１の出力端子に接続されている。トランジスタＭ１１は、アンプＡ１の非反転入力端子、アンプＡ２の非反転入力端子、基準電圧Ｖｃ及び制御回路Ｃ１に接続されている。アンプＡ２の非反転入力端子は、基準電圧Ｖｃに接続されている。トランジスタＭ１２は、アンプＡ１の非反転入力端子、アンプＡ２の出力端子及び制御回路Ｃ１に接続されている。以下の説明では、アンプＡ２の出力端子の電圧をｘ、アンプＡ１の非反転入力端子の電圧をｙとして説明する。

次に、図１〜図５を用いて、本発明の実施の形態１にかかる受光回路における動作について説明する。図１に示されるように、アンプＡ２の非反転入力端子に基準電圧として電圧Ｖｃが供給されている。アンプＡ２内部は、図２に示すような差動増幅回路ａとバッファｂとで構成される。差動増幅回路ａは、差動対を構成するＭＯＳＦＥＴ ＭＮ１、ＭＯＳＦＥＴ ＭＮ２と、差動対と電源電位ＶＣＣとの間に設けられ能動負荷を構成するＭＯＳＦＥＴ ＭＰ１、ＭＯＳＦＥＴ ＭＰ２と、差動対と接地電位ＧＮＤとの間に設けられる電流源ＣＳ１とを備えている。この差動回路ａの差動入力電圧に対する増幅率は例えば６０〜８０ｄＢと高く、かつ、アンプＡ２の出力は有限電圧（Ｖｃ付近）で安定するため、アンプＡ２の入力オフセット電圧ばらつきをΔＶ２とするとアンプＡ１及びＡ２の反転入力端子の電圧はＶｃ＋ΔＶ２となる。但し、入力オフセット電圧ばらつきΔＶ２はアンプＡ２を増幅率１倍の負帰還回路（ボルテージホロワ等）で構成したときに発生する入力オフセット電圧ばらつき相当の電圧である。

アンプＡ１内部についても、図２に示すような差動増幅回路ａとバッファｂとで構成され、アンプＡ１の入力端子間には、アンプＡ１を増幅率１倍の負帰還回路（ボルテージホロワ等）で構成したときに発生する入力オフセット電圧相当の電圧ばらつきΔＶ１が発生する。前記のように、アンプＡ１の反転入力端子の電圧はアンプＡ２の作用によりＶｃ＋ΔＶ２となっているため、アンプＡ１の非反転入力端子はアンプＡ１の入力オフセット電圧ばらつきΔＶ１分の電圧によって、Ｖｃ＋ΔＶ２−ΔＶ１となるよう動作する。従って、アンプＡ１に発生するオフセット電圧ばらつきΔＶ１は、前記アンプＡ１の非反転入力端子の電圧Ｖｃ＋ΔＶ２−ΔＶ１により補正されるため、出力電圧Ｖｏｕｔには発生しない。よって、フォトダイオード電流Ｉｐが発生しているときの出力電圧Ｖｏｕｔは、アンプＡ１の反転入力端子の電圧Ｖｃ＋ΔＶ２を基準にフォトダイオード電流Ｉｐと帰還抵抗ｒの積を加えて、下記で表される。
Ｖｏｕｔ＝Ｉｐ×ｒ＋Ｖｃ＋ΔＶ２

アンプＡ１においてはアンプＡ１内部に、図２に示すような差動増幅回路ａにＮｃｈ ＭＯＳＦＥＴ ＭＮ１とＭＮ２及びＰｃｈ ＭＯＳＦＥＴ ＭＰ１とＭＰ２として、ゲート長Ｌ、ゲート幅Ｗのいずれかまたは両方が小さいＭＯＳＦＥＴを用いる。これにより、前記の図３に示す関係から、差動増幅回路ａの広帯域特性を用いて、フォトダイオード電流Iｐを直流から数１００ＭＨｚまで広帯域に電流−電圧変換することができる。

一方、アンプＡ２は広帯域特性を必要とせず、低オフセット電圧ばらつき特性を必要とするため、図２に示すような差動増幅回路ａのＮｃｈ ＭＯＳＦＥＴ ＭＮ１とＭＮ２及びＰｃｈ ＭＯＳＦＥＴ ＭＰ１とＭＰ２に、アンプＡ１の差動増幅回路に使用するＭＯＳＦＥＴよりもゲート長Ｌ、ゲート幅Ｗのいずれかまたは両方が大きいＭＯＳＦＥＴを使用する。これにより、前記の図３に示す関係から、入力オフセット電圧ばらつきΔＶ２が最小となる差動増幅回路で構成することができる。

また、図１に示す受光回路は、図８に示す従来の受光回路に対し、電源投入後の短時間に出力電圧ＶｏｕｔがＩｐ×ｒ＋Ｖｃ＋ΔＶ２付近に安定するようアンプＡ１の非反転入力端子の電圧を制御するための切替用ＭＯＳＦＥＴ（トランジスタ）と、切替用トランジスタの状態制御するようそのゲート電圧を制御する制御回路Ｃ１とを追加した受光回路である。切替用トランジスタＭ１１、Ｍ１２及び制御回路Ｃ１により、アンプＡ２のオフセット調整機能のオン・オフを制御する。具体的には、図５に示されるように、電源投入直後の期間ｔ１には、制御回路Ｃ１によってトランジスタＭ１１をオン状態または低抵抗状態、トランジスタＭ１２をオフ状態または高抵抗状態として、アンプＡ１の非反転端子をＶｃ電圧にする。このことで、アンプＡ２のオフセット調整機能をオフする。このとき、アンプＡ１の出力電圧Ｖｏｕｔは、下記で表される。
Ｖｏｕｔ＝ｒ×Ｉｐ＋Ｖｃ＋ΔＶ１

ここで、ΔＶ１はアンプＡ１の入力オフセット電圧ばらつきであり、正、ゼロまたは負の値である。次に、Ｃ１回路によってトランジスタＭ１１をオフまたは高抵抗状態とすることで、アンプＡ１及びＡ２の増幅作用、回路全体としての負帰還作用により、図５に示されるように期間ｔ２の遷移期間を経て期間ｔ３にはアンプＡ１の非反転端子がＶｃからＶｃ＋ΔＶ２−ΔＶ１に変化する。このとき、アンプＡ１の出力電圧Ｖｏｕｔは、下記で表される。
Ｖｏｕｔ＝ｒ×Ｉｐ＋Ｖｃ＋ΔＶ２

但し、図５においては、電圧ΔＶ２≒０と簡略化して図示している。図１に示す本例の受光回路の特徴は、図５に示されるように、受光回路への電源投入後、アンプＡ１の非反転端子がＶｃからＶｃ＋ΔＶ２−ΔＶ１へと、ΔＶ２−ΔＶ１と微小な電圧変化で済むことにより、出力電圧ＶｏｕｔもΔＶ２−ΔＶ１と微小電圧の変化で済むため、Ｖｏｕｔが過大（電源電圧Ｖｃｃ付近）もしくは過小（ＧＮＤ付近）となる状態が発生しない。従って、受光回路の出力電圧Ｖｏｕｔを入力電圧信号とする次段回路の誤動作を防止することができる。

なお、図５に示す期間ｔ１における受光回路各端子の電位状態から、期間ｔ３の電位状態への電位変化、即ち期間ｔ２は、切替用トランジスタＭ１２のオン状態または低抵抗状態におけるトランジスタＭ１２の抵抗成分またはトランジスタＭ１２と直列に設けた抵抗素子の抵抗値と、アンプＡ１の非反転端子入力部ＭＯＳＦＥＴのゲート容量および対ＧＮＤとの間に設けた容量もしくは寄生容量によって生じるＣＲ時定数で決まる。

図４（ａ）に、図７に示す従来の受光回路の周波数特性を示す。また、図４（ｂ）に従来の受光回路においてパルス状に入力されたフォトダイオード電流に対する出力電圧波形を示す。但し、図４（ａ）、（ｂ）においては、図７に示す電流−電圧変換用アンプＡ１の入力オフセット電圧ばらつきΔＶ１を４０ｍＶとしている。

図４（ｃ）に本発明にかかる受光回路の周波数特性を示す。また、図４（ｄ）に本発明にかかる受光回路においてパルス状に入力されたフォトダイオード電流に対する出力電圧波形を示す。但し、図４（ｃ）、（ｄ）においては、図１に示す電流−電圧変換アンプＡ１の入力オフセット電圧ばらつきをΔＶ１を４０ｍＶとし、オフセット電圧調整アンプＡ２の入力オフセット電圧ばらつきΔＶ２を４ｍＶとしている。

図４（ａ）、（ｃ）に示されるように、本発明にかかる受光回路では、電流−電圧変換後の電圧値が−３ｄＢとなる周波数特性は従来の受光回路と同じである一方、図４（ｂ）、（ｄ）に示されるように、出力電圧のオフセット電圧ばらつきは従来に比べて１０分の１の４ｍＶに減少されている。前記オフセット電圧ばらつき４ｍＶは、図１及び図６に示すオフセット電圧調整アンプＡ２の入力オフセット電圧ばらつきに相当する。図４（ａ）、（ｂ）、（ｃ）、（ｄ）に示されるように、本発明にかかる受光回路は広帯域電流−電圧変換特性及び低オフセット電圧ばらつきの両特性を実現している。

このように、受光回路にアンプを２個使用し、一方のアンプを広帯域に電流−電圧変換する回路に、他方のアンプを前記、電流−電圧変換回路のオフセット電圧ばらつきを補正するための低オフセット電圧ばらつきの回路にすることにより、広帯域で低オフセット電圧ばらつきの受光回路を実現することができる。

具体的には、広帯域電流−電圧変換回路及びオフセット電圧補正回路それぞれに最適なＭＯＳＦＥＴのサイズを適用することにより、「広帯域特性」及び「低オフセット電圧ばらつき」の両特性を実現することができる。

また、受光回路への電源投入後、出力電圧Ｖｏｕｔが微小な電圧変化ΔＶ２−ΔＶ１で済むため、電圧ΔＶ１分の補正動作が安定するまでの途中期間においても出力電圧Ｖｏｕｔが過大（Ｖｃｃ付近）もしくは過小（ＧＮＤ付近）となる状態は発生せず、ピックアップ装置内の次段回路での誤動作を抑制することができる。

発明の実施の形態２．
続いて、図６を用いて、本発明の実施の形態２にかかる受光回路の構成について説明する。なお、本発明の実施の形態２にかかる受光回路の構成は、図１に示す制御回路Ｃ１を具体化したものであり、制御回路Ｃ１以外の構成は本発明の実施の形態１にかかる受光回路の構成と同様であるため、説明を省略する。

制御回路Ｃ１は、図６に示されるように、コンパレータＡ３、抵抗ＲＣ１、抵抗ＲＣ２、インバータ２段Ｉ１及びインバータ３段Ｉ２を備えている。

コンパレータＡ３の反転入力端子は、抵抗ＲＣ１及びＲＣ２の一端に接続されている。抵抗ＲＣ１の他端は電源電圧ＶＤＤに、抵抗ＲＣ２の他端はグランドにそれぞれ接続されている。コンパレータＡ３の非反転入力端子は基準電圧Ｖｃ２に、コンパレータＡ３の出力端子はインバータ２段Ｉ１及び３段Ｉ２の入力端子に接続されている。インバータ２段Ｉ１の出力端子はトランジスタＭ１１に、インバータ３段Ｉ２の出力端子はトランジスタＭ１２にそれぞれ接続されている。

次に、本発明の実施の形態２にかかる受光回路における動作について説明する。図６に示されるように、制御回路Ｃ１にある抵抗ＲＣ１，ＲＣ２は電源電圧ＶＤＤを分圧して生成した電圧ＶＡをコンパレータＡ３の反転端子に入力するものであり、コンパレータＡ３の非反転端子には受光回路のＩＣ内部で生成される基準電圧ＶＣ２を入力する。コンパレータＡ３の出力には、インバータ２段Ｉ１及び３段Ｉ２を接続し、それぞれのインバータ出力をトランジスタＭ１１，Ｍ１２のゲートに入力する。

コンパレータＡ３の反転入力端子に入力された電圧ＶＡが、基準電圧ＶＣ２よりも小さいときは、コンパレータＡ３の出力電圧はハイレベルとなり、トランジスタＭ１１がオン、トランジスタＭ１２がオフとなる。一方、電圧ＶＡが基準電圧ＶＣ２よりも大きいときは、コンパレータＡ３の出力電圧がローレベルとなり、トランジスタＭ１１がオフ、トランジスタＭ１２がオンとなる。

前記動作により、図６に示す電圧ＶＡが、ＶＡ＜ＶＣ２であるときを図５に示す期間ｔ１から期間ｔ２、ＶＡがVＡ≧ＶＣ２であるときを図５に示す期間ｔ３であるとすると、期間ｔ１から期間ｔ２では、トランジスタＭ１１がオン、トランジスタＭ１２がオフとなり、期間ｔ３では、トランジスタＭ１１がオフ、トランジスタＭ１２がオンとなる。そのため、図６に示す本例の受光回路は、実施の形態１と同様に、電源投入後、所定期間はアンプＡ２のオフセット調整機能がオフされ、所定期間経過後アンプＡ２のオフセット調整機能がオンされる。このことにより、本実施の形態にかかる受光回路は、安定した出力電圧Ｖｏｕｔを次段回路に供給することができる。

本発明の実施の形態１にかかる受光回路を示す回路図である。 受光回路のアンプ内部回路を示す回路図である。 隣接ＭＯＳＦＥＴのしきい値相対ばらつきのサイズ依存性を示すグラフである。 従来の受光回路及び本発明にかかる受光回路の周波数特性、パルス応答特性を示すグラフである。 本発明の実施の形態１にかかる受光回路における電源投入後から安定動作に至るまでの出力電圧波形を示すグラフである。 本発明の実施の形態２にかかる受光回路を示す回路図である。 従来の受光回路を示す回路図である。 特許文献１に開示された受光回路を示す回路図である。 特許文献１に開示された受光回路における電源投入後から安定動作に至るまでの出力電圧波形を示すグラフである。 特許文献２に開示された受光回路を示す回路図である。

符号の説明

Ａ１ アンプ
Ａ２ アンプ
Ｃ１ 制御回路
Ｍ１１ トランジスタ
Ｍ１２ トランジスタ
ＰＤ フォトダイオード
Ｖｃ 基準電圧

Claims (6)

1. フォトダイオードと、
   前記フォトダイオードに流れる電流を電圧に変換する第１のアンプと、
   前記第１のアンプのオフセット電圧を調整する第２のアンプと、
   前記第２のアンプのオフセット電圧調整機能のオン・オフを制御する制御部とを有し、
   前記制御部は、電源投入後の所定期間は前記第２のアンプのオフセット電圧調整機能をオフする、受光回路。
2. 前記制御部は、
   基準電圧が供給される前記第２のアンプの非反転入力端子と前記第１のアンプの非反転入力端子との間に接続された第１のトランジスタと、
   前記第２のアンプの出力と前記第１のアンプの非反転入力端子との間に接続された第２のトランジスタと、
   前記第１及び第２のトランジスタのオン・オフを制御する制御回路とを有する
   ことを特徴とする請求項１記載の受光回路。
3. 前記制御回路は、電源投入時は前記第１のトランジスタをオン、前記第２のトランジスタをオフし、所定期間経過後は前記第１のトランジスタをオフ、前記第２のトランジスタをオンする
   ことを特徴とする請求項２記載の受光回路。
4. 前記第１のアンプは、前記第２のアンプより広帯域特性を有する
   ことを特徴とする請求項１乃至３のいずれか１項記載の受光回路。
5. 前記第２のアンプは、前記第１のアンプより入力オフセット電圧が小さい
   ことを特徴とする請求項１乃至４のいずれか１項記載の受光回路。
6. 前記第１及び第２のアンプは、複数のトランジスタを有し、
   前記第１のアンプを構成するトランジスタのゲート長及び／又はゲート幅は、前記第２のアンプを構成するトランジスタのゲート長及び／又はゲート幅より小さい
   ことを特徴とする請求項１乃至５のいずれか１項記載の受光回路。

Images