JP6108617B2 - 電圧レギュレータ回路 - Google Patents

Description

本発明は、電源投入時にソフトスタートを実現する電圧レギュレータ回路に関する。

電圧レギュレータ回路は、電源挿入時において、出力側に接続されたコンデンサや負荷に突入電流が流れ、場合によっては電圧レギュレータ回路の出力部、特に出力トランジスタにダメージが与えられ、それが破壊する場合がある。これを防止するため、従来では電源投入時にソフトスタート機能を動作させる手法が採用されている（例えば、特許文献１）。

図３に特許文献１に記載の電圧レギュレータ回路を示す。１１は誤差増幅器であり、電流源Ｉ２〜Ｉ４、ＰＮＰトランジスタＱ１〜Ｑ４、ＮＰＮトランジスタＱ５，Ｑ６から構成されている。ＮＰＮトランジスタＱ７はドライブ用、ＰＮＰトランジスタＱ８は出力用である。出力コンデンサＣＯＵＴに出力する出力電圧ＶＯＵＴが、抵抗Ｒ１２，Ｒ１３で分圧された帰還電圧ＶＦＢとなってトランジスタＱ４のベースに帰還することで、それが基準電圧ＶＲＥＦと比較され、その誤差分に相当するトランジスタＱ６のコレクタ電圧によってトランジスタＱ７が制御され、トランジスタＱ８が制御されて、出力電圧ＶＯＵＴが基準電圧ＶＲＥＦに対応する一定電圧となるよう負帰還制御される。

このようにな通常動作を行う電圧レギュレータ回路に対して、ソフトスタート回路１２とスイッチＳＷ２が装備されている。このソフトスタート回路１２は、電流源Ｉ１、ＰＮＰトランジスタＱ９、コンデンサＣ２、放電回路２、クランプ回路３、スイッチＳＷ１で構成されている。

動作停止時は、スイッチＳＷ１，ＳＷ２が波線側に切り替わり、電源電圧ＶＣＣも遮断されているが、電源投入時は、電源電圧ＶＣＣが投入され、スイッチＳＷ１，ＳＷ２が実線の側に切り替わる。これによって、コンデンサＣ２に電流源Ｉ１から電流が流れ、そのコンデンサＣ２の電圧ＶＣ２が徐々に上昇してゆく。そうすると、トランジスタＱ９、Ｑ２のベース電圧が上昇し、トランジスタＱ３のコレクタ電流が増大して、トランジスタＱ７，Ｑ８のコレクタ電流が増大する。よって、出力電圧ＶＯＵＴがコンデンサＣ２の電圧ＶＣ２の上昇に比例して上昇してゆく。そして、コンデンサＣ２の電圧ＶＣ２が、基準電圧ＶＲＥＦよりも高くなると、トランジスタＱ９のエミッタ電流よりもトランジスタＱ１のエミッタ電流の方が大きくなり、トランジスタＱ２のベース電圧がトランジスタＱ１によって決定され、ソフトスタート動作が終了する。

このときの出力電圧ＶＯＵＴは図４（ａ）に示す通りであり、電圧ＶＣ２は図４（ｂ）に示す通りとなる。出力コンデンサＣＯＵＴには、出力電圧ＶＯＵＴが上昇してるとき電流Ｉａが流れ、図４（ｃ）に示す通りとなる。この電流Ｉａは、
Ｉａ＝ＣＯＵＴ×ＶＯＵＴｍａｘ／τ （１）
となる。ＶＯＵＴｍａｘは最大出力電圧、τ＝Ｃ２×ＶＲＥＦ／ｉである。ｉはコンデンサＣ２の充電電流である。

この結果、τを大きくする、つまりソフトスタート時間を長くすることで、コンデンサＣＯＵＴの充電電流Ｉａを小さくすることができるので、電源投入時の突入電流を制限することができる。

特開２００１−８４０４４号公報

ところが、図３で説明したソフトスタート回路１２による電源投入時の突入電流を軽減する方法は、出力に接続するコンデンサＣＯＵＴの充電突入電流を制限するには有効であるが、出力電圧ＶＯＵＴが上昇しているときに図示しない負荷に接続している回路が動作し始め、その負荷のインピーダンスが急激に下がった場合には、出力電流の急増を抑制できない恐れがある。

また、誤差増幅器１１の差動入力回路を構成するトランジスタＱ２，Ｑ３はＰＮＰ型であるので、基準電圧ＶＲＥＦの側の入力電圧が０Ｖから立上ったとき、出力電圧ＶＯＵＴも０Ｖから立上るが、誤差増幅器１１の差動入力回路を、図５に示すようにＮＰＮトランジスタＱ２Ｘ，Ｑ３Ｘで構成した場合（能動負荷トランジスタＱ４Ｘ，Ｑ５ＸはＰＮＰ型になる）には、その差動入力回路への最小入力電圧はＶＢＥ＋ＶＣＥsat（ＶＢＥはトランジスタＱ２Ｘのベース・エミッタ間電圧、ＶＣＥsatは電流源Ｉ３を構成するトランジスタのコレクタ・エミッタ間飽和電圧）となる。したがって、基準電圧ＶＲＥＦが入力する側の０Ｖは、当該差動入力回路の動作範囲外となるので、電源投入時に、場合によっては出力トランジスタがオン状態に近くなり、突入電流が流れる恐れがある。

本発明の目的は、電源投入時に負荷状況に関係なく確実に突入電流を制限できるようにし、また誤差増幅器の回路形態に依存せずに安全に電源投入できるようにした電圧レギュレータ回路を提供することである。

上記目的を達成するために、請求項１にかかる発明は、出力電圧を分圧した帰還電圧を第１の入力端子に入力するとともに基準電圧を第２の入力端子に入力して前記帰還電圧と前記基準電圧との差分を第１の誤差電圧として出力する第１の誤差増幅器と、前記基準電圧の電圧源と前記第１の誤差増幅器の前記第２の入力端子との間に接続された抵抗およびコンデンサからなるローパスフィルタと、前記抵抗に発生する電位差を検出して第２の誤差電圧を出力する第２の誤差増幅器と、前記第１の誤差増幅器から出力する前記第１の誤差電圧と前記第２の誤差増幅器から出力する前記第２の誤差電圧を入力して前記出力電圧を制御する出力トランジスタと、を備え、前記第２の誤差電圧によって電源投入時のソフトスタートを実現することを特徴とする。
請求項２にかかる発明は、出力電圧を分圧した帰還電圧を第１の入力端子に入力するとともに基準電圧を第２の入力端子に入力して前記帰還電圧と前記基準電圧との差分を第１の誤差電圧として出力する第１の誤差増幅器と、前記基準電圧の電圧源と前記第１の誤差増幅器の前記第２の入力端子との間に接続された抵抗およびコンデンサからなるローパスフィルタと、前記抵抗に発生する電位差が所定値以上のときに検出信号を出力する比較器と、該比較器から前記検出信号を出力しているとき電圧を出力する電流制限回路と、前記第１の誤差増幅器から出力する前記第１の誤差電圧と前記電流制限回路から出力する電圧を入力して前記出力電圧を制御する出力トランジスタと、を備え、前記電流制限回路によって電源投入時のソフトスタートを実現することを特徴とする。
請求項３にかかる発明は、請求項２に記載の電圧レギュレータ回路において、前記比較器の入力側又は内部にオフセットが設定されていることを特徴とする。

請求項１にかかる発明によれば、従来では基準電圧の電圧変動抑制として用いている抵抗とコンデンサで構成するフィルタの抵抗に発生する電圧を用いて電源投入時の電流制限機能を実現していることから、回路規模を大きくすることなく、また、第１の誤差増幅器の回路形態に依らず、つまり第１の誤差増幅器と独立して動作し、突入電流を低減できるようにした電圧レギュレータ回路を実現することができる。

さらに、請求項２、３にかかる発明では、電流制限回路の出力電圧の設定によって、突入電流が流れようとしたときの最大の出力電流を設定することができる。

本発明の実施例１の電圧レギュレータ回路の回路図である。 本発明の実施例２の電圧レギュレータ回路の回路図である。 従来の電圧レギュレータ回路の回路図である。 図３の電圧レギュレータ回路の動作波形図である。 図３の電圧レギュレータ回路の誤差増幅器１１の差動入力回路部分の変形例の回路図である。

＜実施例１＞
図１に本発明の実施例１の電圧レギュレータ回路を示す。この電圧レギュレータ回路は、第１の誤差増幅器ＡＭＰ１、その誤差増幅器ＡＭＰ１により駆動されるＰＭＯＳの出力トランジスタＭＰ１、その出力トランジスタＭＰ１のドレインと接地ＧＮＤ間に接続される出力コンデンサＣＯＵＴ、その出力コンデンサＣＯＵＴに現れる出力電圧ＶＯＵＴを分圧し帰還電圧ＶＦＢとして誤差増幅器ＡＭＰ１の非反転入力端子に帰還する抵抗Ｒ２，Ｒ３、誤差増幅器ＡＭＰ１の反転入力端子に入力する基準電圧ＶＲＥＦを生成する定電圧Ｖ１の電圧源によって、基本的な電圧レギュレータ回路が構成されている。

本実施例では、この基本的な電圧レギュレータ回路に対して、定電圧Ｖ１の電圧源と誤差増幅器ＡＭＰ１の反転入力端子との間に、抵抗Ｒ１とコンデンサＣ１からなるローパスフィルタを接続し、その抵抗Ｒ１の両端の電位差を第２の誤差増幅器ＡＭＰ２で検出して、この誤差増幅器ＡＭＰ２の出力電圧によっても、出力トランジスタＭＰ１を駆動するようにしたものである。

定常動作時は、抵抗Ｒ１に電流は流れず、ＶＲＥＦ＝Ｖ１であり、出力電圧ＶＯＵＴは、
ＶＯＵＴ＝ＶＲＥＦ×（Ｒ２＋Ｒ３）／Ｒ３ （２）
に制御される。このとき、誤差増幅器ＡＭＰ２は動作に関与しない。

ここで、負荷電流が小さいときは、出力電圧ＶＯＵＴが上昇しないように、誤差増幅器ＡＭＰ１は出力トランジスタＭＰ１のゲート・ソース間電圧を小さくするように制御する。負荷電流が大きくなると、出力電圧ＶＯＵＴが低下するので、帰還電圧ＶＦＢが低下し、誤差増幅器ＡＭＰ１の出力電圧が低下し、出力トランジスタＭＰ１の出力電流を増大させる。

以上の結果、負荷電流が大きくなっても、出力電圧ＶＯＵＴは基準電圧ＶＲＥＦに対応した一定値になるように制御される。ここで、定電圧Ｖ１の電圧源から抵抗Ｒ１とコンデンサＣ１のフィルタを経由して基準電圧ＶＲＥＦを生成しているので、入力電圧ＶＣＣの変動を受けて定電圧Ｖ１が変動したりノイズの影響を受けたような場合でも、基準電圧ＶＲＥＦを安定化できる。

電源電圧ＶＣＣの立ち上りなど電圧レギュレータ回路の電源投入時には、定電圧源Ｖ１によりコンデンサＣ１の充電が始まり、抵抗Ｒ１の両端に電圧差ＶＲ１が生じる。この電圧差ＶＲ１は以下のように表せる。
ＶＲ１＝Ｖ１×exp｛-ｔ／（Ｒ１×Ｃ１）｝ （３）

Ｖ１＞ＶＲＥＦのように電源投入直後は、電位差ＶＲ１が大きいので、第２の誤差増幅器ＡＭＰ２から出力する誤差電圧は高くなり、出力トランジスタＭＰ１のソース・ゲート間電圧は小さくなるので、その出力電流は小さくなる。そして、時間が経過すると、抵抗Ｒ１の両端間の電位差ＶＲ１は徐々に小さくなり、このため出力トランジスタＭＰ１のゲート電圧が低下するので、そのトランジスタＭＰ１のドレイン電流が増大する。最終的には、出力トランジスタＭＰ１のゲート電圧が誤差増幅器ＡＭＰ１による制御範囲に入ると、第２の誤差増幅器ＡＭＰ２による出力トランジスタＭＰ１の制御、つまりソフトスタート機能は終了する。

以上の動作により、電圧レギュレータ回路の電源投入時における出力電流は制限され、特にインピーダンスが低い負荷が接続されていても、電源投入時の突入電流を防ぐことができる。また、誤差増幅器ＡＭＰ２が電流制限動作を行い、誤差増幅器ＡＭＰ１が出力電圧制御を行い、両者は独立して動作するので、従来技術のように誤差増幅器の回路構成の違いによって、出力側に突入電流が発生することはない。

＜実施例２＞
図２に実施例２の電圧レギュレータ回路を示す。この電圧レギュレータ回路は、誤差増幅器ＡＭＰ２を比較器ＣＯＭＰ１に置き換え、その比較器ＣＯＭＰ１の反転入力端子にオフセット電圧Ｖ２を介して抵抗Ｒ１の一端に接続し、非反転入力端子を定電圧Ｖ１の電圧源に接続し、さらに、その比較器ＣＯＭＰ１の出力側と出力トランジスタＭＰ１のゲートとの間に、電流制限回路１を接続したものである。この電流制限回路１は、比較器ＣＯＭＰ１の出力が“Ｈ”になっている期間中動作し、その動作中は出力トランジスタＭＰ１のゲート電圧を高くして、その出力トランジスタＭＰ１のドレイン電流、つまり出力電流を制限する。その出力電流の制限値は、電流制限回路１の出力電圧の設定によって任意に設定できる。例えば、高くするほど、制限される電流は小さくなる。

なお、オフセット電圧Ｖ２は図２では理解し易いように電圧源の記号を用いているが、比較器ＣＯＭＰ１の内部でそのオフセット電圧Ｖ２を設定しても良く、また非反転入力端子側にオフセット電圧Ｖ２を設けても良い。

本実施例２の電圧レギュレータ回路では、電源投入時に、抵抗Ｒ１に発生する電位差ＶＲ１が、オフセット電圧Ｖ２以上になる場合に、比較器ＣＯＭＰ１の出力電圧が“Ｈ”となり、電流制限回路１を動作させる。出力トランジスタＭＰ１のドレイン電流が設定した値に達したとき、その出力トランジスタＭＰ１を制御して電流を制限することができる。このように、電流制限回路１を付加することで、電源投入時に電圧レギュレータ回路の出力に流れる電流を、任意の最大電流に制限をかけることができる。

１：電流制限回路、２：放電回路、３：クランプ回路、１１：誤差増幅器、１２：ソフトスタート回路。

Claims (3)

1. 出力電圧を分圧した帰還電圧を第１の入力端子に入力するとともに基準電圧を第２の入力端子に入力して前記帰還電圧と前記基準電圧との差分を第１の誤差電圧として出力する第１の誤差増幅器と、
   前記基準電圧の電圧源と前記第１の誤差増幅器の前記第２の入力端子との間に接続された抵抗およびコンデンサからなるローパスフィルタと、
   前記抵抗に発生する電位差を検出して第２の誤差電圧を出力する第２の誤差増幅器と、
   前記第１の誤差増幅器から出力する前記第１の誤差電圧と前記第２の誤差増幅器から出力する前記第２の誤差電圧を入力して前記出力電圧を制御する出力トランジスタと、
   を備え、
   前記第２の誤差電圧によって電源投入時のソフトスタートを実現することを特徴とする電圧レギュレータ回路。
2. 出力電圧を分圧した帰還電圧を第１の入力端子に入力するとともに基準電圧を第２の入力端子に入力して前記帰還電圧と前記基準電圧との差分を第１の誤差電圧として出力する第１の誤差増幅器と、
   前記基準電圧の電圧源と前記第１の誤差増幅器の前記第２の入力端子との間に接続された抵抗およびコンデンサからなるローパスフィルタと、
   前記抵抗に発生する電位差が所定値以上のときに検出信号を出力する比較器と、
   該比較器から前記検出信号を出力しているとき電圧を出力する電流制限回路と、
   前記第１の誤差増幅器から出力する前記第１の誤差電圧と前記電流制限回路から出力する電圧を入力して前記出力電圧を制御する出力トランジスタと、
   を備え、
   前記電流制限回路によって電源投入時のソフトスタートを実現することを特徴とする電圧レギュレータ回路。
3. 請求項２に記載の電圧レギュレータ回路において、
   前記比較器の入力側又は内部にオフセットが設定されていることを特徴とする電圧レギュレータ回路。

Images