JP5331515B2

JP5331515B2 - 安定化電源回路

Info

Publication number: JP5331515B2
Application number: JP2009047247A
Authority: JP
Inventors: 裕介松尾; 俊幸永井
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2009-02-27
Filing date: 2009-02-27
Publication date: 2013-10-30
Anticipated expiration: 2029-02-27
Also published as: JP2010204761A

Description

本発明は、逆電流防止機能を備えた降圧型の安定化電源回路に関するものである。

図３に従来の一般的な降圧型の安定化電源回路の構成を示す。図３において、１は電圧Ｖoutを出力する電圧出力端子、２は接地（ＧＮＤ）端子、３は電圧Ｖinを入力する電圧入力端子、４はエラーアンプ、Ｑ３は電圧入力端子３の電圧Ｖinを制御して電圧出力端子１に電圧Ｖoutとして出力するＰＮＰ型のパワートランジスタ、Ｑ２はＮＰＮ型のドライブトランジスタ、Ｑ７はＮＰＮ型の増幅トランジスタ、Ｒ２はパワートランジスタＱ３の動作を安定化させるための抵抗、Ｒ３，Ｒ４は分圧抵抗、Ｒ５は電流／電圧変換用抵抗、Ｃ１は出力安定化キャパシタである。

この回路は、電圧出力端子１と接地端子２との間に出力する電圧Ｖoutを、抵抗Ｒ３，Ｒ４で分圧し、その分圧して得た電圧Ｖ１と基準電圧Ｖrefとの誤差をエラーアンプ４で増幅し、その出力誤差電圧を増幅トランジスタＱ７で電流信号に変換し、抵抗Ｒ５において電圧信号に変換し、ドライブトランジスタＱ２に入力させ、このドライブトランジスタＱ２によってパワートランジスタＱ３のコレクタ電流を制御することで、電圧Ｖ１が基準電圧Ｖrefと一致するように制御し、電圧出力端子１に現れる電圧Ｖoutを所定の安定化電圧値に制御するものである。

この回路は、通常はＶin＞Ｖoutの状態で動作する。ところが、何らかの原因で、Ｖin＜Ｖoutになると、出力安定化キャパシタＣ１の電荷が、電圧出力端子１から内部回路に流れ込み、電圧入力端子３から流出する逆電流が発生する。このような逆電流が発生すると、電流の主経路となるパワートランジスタＱ３が損傷を受ける。

すなわち、Ｖin＜Ｖoutのとき、パワートランジスタＱ３のコレクタからベースを経由し、抵抗Ｒ２を通り電圧入力端子３へ電流１１が流れる。また、エラーアンプ４の最低動作電圧以上の電圧が電圧入力端子３に印加されていて、且つ電圧出力端子１の電圧Ｖoutが設定した電圧以下であるときは、ドライブトランジスタＱ２は出力電圧Ｖoutを上昇させるように制御されるため、そのドライブトランジスタＱ２にコレクタ電流Ｉ２が流れる。これらの電流「Ｉ１＋Ｉ２」によりパワートランジスタＱ３が逆方向に駆動され、電圧出力端子１から電圧入力端子３に向かって逆電流Ｉ３が流れ、そのパワートランジスタＱ３が破壊される。このため、実際の応用回路においては、電圧出力端子１と電圧入力端子３との間に、パワートランジスタＱ３に並列に、電圧出力端子１の側をアノード側とするダイオード（図示せず）を接続し、パワートランジスタＱ３に流れる逆電流を規制する必要がある。

逆電流を抑止する別の方法として、特許文献１の図１に記載の安定化電源回路がある。この回路は、電圧入力端子１が接地端子２と短絡したときに限り、上述の逆電流を防止する効果がある。以下、図４を用いてその原理を説明する。この安定化電源回路は、図３に示した安定化電源回路に対して、入力短絡保護回路５を設けたものである。入力短絡保護回路５は、コレクタが抵抗Ｒ２を介してパワートランジスタＱ３のベースに、エミッタが電圧入力端子３に接続されたスイッチトランジスタＱ４と、増幅トランジスタＱ７のコレクタと電圧入力端子３との間に接続された負荷抵抗Ｒ１と、ベースが電圧出力端子１に接続され、コレクタがスイッチトランジスタＱ４のベースに接続され、エミッタが抵抗Ｒ６を介して接地端子２に接続されたＮＰＮ型の異常検出トランジスタＱ５とを備える。

この安定化電源回路では、出力電圧Ｖoutが安定化された状態において、Ｖin＞Ｖoutのときは、異常検出トランジスタＱ５がオンしコレクタ電流を流すため、スイッチトランジスタＱ４がオンし、抵抗Ｒ２を介して電流がパワートランジスタＱ３のベースに供給されるため、図３の回路と同様に、パワートランジスタＱ３が、電圧Ｖ１が基準電圧Ｖrefと一致するように制御され、電圧出力端子１に現れる電圧Ｖoutが所定の安定化電圧値に制御される。

ところが、電圧入力端子３が接地端子２と短絡されたとき、キャパシタＣ１に充電された電荷がパワートランジスタＱ３のコレクタからエミッタに、すなわち電圧出力端子１から電圧入力端子３へ大きな電流が流れようとする。この状態において、前記異常検出トランジスタＱ５のコレクタ電圧はべース電圧より低くなるため、スイッチトランジスタＱ４のベースに電流を流入させようとする。よって、スイッチトランジスタＱ４がオフするため、パワートランジスタＱ３のべ−スから電圧入力端子３への電流経路が遮断される。これにより、逆電流は流れず、パワートランジスタＱ３の破壊を防止することができる。

図４で説明した回路は、電圧入力端子３の電圧Ｖinが接地電位ＧＮＤの場合は、逆電流は阻止され、パワートランジスタＱ３は破壊されない。しかし、電圧出力端子１の電圧Ｖoutが所定の電圧以下に保持され、且つ電圧入力端子３に基準電圧Ｖrefやエラーアンプ４の最低動作電圧以上の電圧が印加されていて、Ｖin≦Ｖoutとなったときは、逆電流を阻止できない。その理由は以下の通りである。

上記条件（Ｖin≦Ｖout）のとき、異常検出トランジスタＱ５のコレクタ電圧Ｖ_C(Q5)、エミッタ電圧Ｖ_E(Q5)は、

となる。ＰＮ接合の接合間電位はほぼ一定であり、

に近似できるので、これを(１)、(２)の式に代入すると、異常検出トランジスタＱ５のコレクタ・エミッタ間電圧Ｖ_CE（Q5)は、

であり、異常検出トランジスタＱ５は動作できず、オフする。よって、

となる。異常検出トランジスタＱ５のコレクタは、スイッチトランジスタＱ４のベースに接続されているため、

となり、スイッチトランジスタＱ４はオフとなり、パワートランジスタＱ３のベースから抵抗Ｒ２を通り電圧入力端子３への電流経路が遮断される。

しかし、電圧出力端子１の電圧Ｖoutが所定の安定化電圧以下であるときは、ドライブトランジスタＱ２はエラーアンプ４により駆動され続けるため、パワートランジスタＱ３は、次式に示す逆電流Ｉ_{C_reverse(Q3)}を流す。

ここで、hFE_（REVERSE)は、パワートランジスタＱ３の逆方向動作時の電流増幅率である。

すなわち、図４に示した安定化電源回路は、電圧入力端子３の電圧Ｖinが接地電位ないしはエラーアンプ４の最低動作電圧以下でなければ、パワートランジスタＱ３を流れる逆電流を阻止することができず、パワートランジスタＱ３が破壊されてしまう問題があった。

本発明の目的は、Ｖin≦Ｖoutになったときは、確実にパワートランジスタのベース電流を停止させ、逆電流を抑止できるようにした安定化電源回路を提供することである。

上記目的を達成するため、請求項１にかかる発明の安定化電源回路は、電圧入力端子と電圧出力端子の間に接続された第１の導電型のパワートランジスタと、前記電圧出力端子と接地端子の間の出力電圧を検出して基準電圧と比較するエラーアンプと、該エラーアンプの出力電圧によって前記パワートランジスタを制御する第２の導電型のドライブトランジスタと、コレクタが第２の抵抗を介して前記パワートランジスタのベースに、エミッタが前記電圧入力端子に接続された第１の導電型のスイッチトランジスタと、該スイッチトランジスタのベースにエミッタが共通接続された第１の導電型の第１のトランジスタおよび第２のトランジスタからなるカレントミラー回路と、ベースが前記電圧出力端子に第１のダイオードを介して接続され、コレクタが前記第１のトランジスタのコレクタとベースに接続された第２の導電型の異常検出トランジスタと、該異常検出トランジスタのエミッタに接続された第１の電流源と、前記第２のトランジスタのコレクタに接続された第２の電流源と、エミッタが前記エラーアンプの出力側に、コレクタが前記接地端子に、ベースが第２のトランジスタのコレクタに接続された第１の導電型の遮断トランジスタと、を備えることを特徴とする。

請求項２にかかる発明は、請求項１に記載の安定化電源回路において、前記第１のトランジスタと前記第２のトランジスタが同一サイズ比に設定され、前記第１の電流源と前記第２の電流源が同一電流値に設定されていることを特徴とする。

請求項３にかかる発明は、請求項１又は２に記載の安定化電源回路において、前記異常検出トランジスタは、前記電圧入力端子からベース電流を供給する起動回路を備えることを特徴とする。

請求項４にかかる発明は、請求項１、２又は３に記載の安定化電源回路において、前記起動回路は、前記電圧入力端子と前記異常検出トランジスタのベースとの間に接続された第１の抵抗又は該第１の抵抗と第２のダイオードの直列回路からなることを特徴とする。

本発明の安定化電源回路によれば、電圧出力端子の電圧が電圧入力端子の電圧と同じか又は高くなる（Ｖin≦Ｖout）と、異常検出トランジスタにコレクタ電流が流れなくなり、このとき、スイッチトランジスタが不動作となり、パワートランジスタのベースから電圧入力端子への電流経路が遮断されるとともに、ドライブトランジスタが不動作となる。よって、パワートランジスタは正常方向および逆方向のいずれにも駆動されることはなく、電圧出力端子から電圧入力端子に向けてパワートランジスタを経由して流れる逆電流が阻止され、そのパワートランジスタの破壊が防止される。

本発明の原理説明用の安定化電源回路の回路図である。本発明の１つの実施例の安定化電源回路の回路図である。従来の安定化電源回路の回路図である。従来の別の安定化電源回路の回路図である。

図１に本発明の原理説明用の安定化電源回路を示す。図３、図４で説明したものと同じもには同じ符号を付けた。６は逆電流防止回路であり、パワートランジスタＱ３の動作を安定化するための抵抗Ｒ２、ＰＮＰ型のスイッチトランジスタＱ４、ＮＰＮ型の異常検出トランジスタＱ５、電流源Ｉａ、および電流検出器７により構成されている。異常検出トランジスタＱ５は、ベースが電圧出力端子１に、エミッタが電流源Ｉａに、コレクタがスイッチトランジスタＱ４のベースに接続されている。また、スイッチトランジスタＱ４は、エミッタが電圧入力端子３に、ベースが異常検出トランジスタＱ５のコレクタに、コレクタが抵抗Ｒ２を介してパワートランジスタＱ３のベースに接続されている。そして、電流検出器７は、異常検出トランジスタＱ５のコレクタ電流を検出して、その電流がゼロのとき、増幅トランジスタＱ７とドライブトランジスタＱ２をオフさせるよう働く。

この回路では、出力電圧Ｖoutが安定化された状態において、Ｖin＞Ｖoutのときは、異常検出トランジスタＱ５がオンし、スイッチトランジスタＱ４がオンし、電流検出回路７は異常検出トランジスタＱ５のコレクタ電流を検出するので、エラーアンプ４の出力電圧はそのまま増幅トランジスタＱ７のベースに入力する。よって、図３の回路と同様に、パワートランジスタＱ３が、電圧Ｖ１が基準電圧Ｖrefと一致するように安定的に制御され、電圧出力端子１に現れる電圧Ｖoutが所定の安定化電圧値に制御される。

一方、Ｖin≦Ｖoutになったときは、異常検出トランジスタＱ５のコレクタ電流が停止し、スイッチトランジスタＱ４がオフするとともに、これが電流検出器７で検出され、増幅トランジスタＱ７がオフに制御される。このため、スイッチトランジスタＱ４のコレクタ電流停止に加えて、ドライブトランジスタＱ２のコレクタ電流も停止する。よって、パワートランジスタＱ３のコレクタからベースを経由して電圧入力端子３に流れる電流が停止し、そのコレクタからエミッタへ流れる逆電流が停止する。

図２に本発明の実施例の安定化電源回路を示す。逆電流防止回路６は、コレクタが抵抗Ｒ２を介してパワートランジスタＱ３のベースに、エミッタが電圧入力端子３に接続されたスイッチトランジスタＱ４と、そのスイッチトランジスタＱ４のベースにエミッタが接続されたＰＮＰ型のトランジスタＱ６，Ｑ８からなるカレントミラー回路と、ベースがダイオードＤ１を介して電圧出力端子１に接続されるとともに抵抗Ｒ１とダイオードＤ２の起動回路を介して電圧入力端子３に接続され、コレクタがトランジスタＱ６のコレクタとベースに接続されたＮＰＮ型の異常検出トランジスタＱ５と、異常検出トランジスタＱ５のエミッタに接続された電流源Ｉｂと、トランジスタＱ８のコレクタに接続された電流源Ｉｃと、エミッタが増幅トランジスタＱ７のベースに、コレクタが接地端子２に、ベースがトランジスタＱ８のコレクタに接続されたＰＮＰ型の遮断トランジスタＱ１と、からなる。ダイオードＤ１は、電圧入力端子３から起動回路（Ｄ２，Ｒ１）を経由して電圧出力端子１に流れる電流を阻止するためのものである。

この回路では、出力電圧Ｖoutが安定化された状態において、Ｖin＞Ｖoutのときは、ダイオードＤ２と抵抗Ｒ１を経由して電圧入力端子３から異常検出トランジスタＱ５にベース電流が流れてその異常検出トランジスタＱ５がオンし、これによりトランジスタＱ６，Ｑ８がオンすることで、スイッチトランジスタＱ４がオンする。また、トランジスタＱ６，Ｑ８のサイズ比を１：１にし、電流源Ｉｂ，Ｉｃの電流値Ｉｂ，Ｉｃを同じ値にしておけば、電流源ＩｃはトランジスタＱ８のコレクタ電流（＝Ｉｂ）を吸い込むので、遮断トランジスタＱ１のベース電流はゼロとなり、遮断トランジスタＱ１はオフする。よって、増幅トランジスタＱ７とドライブトランジスタＱ２が通常動作を行い、図３の回路と同様に、パワートランジスタＱ３が、電圧Ｖ１が基準電圧Ｖrefと一致するように制御され、電圧出力端子１に現れる電圧Ｖoutが所定の安定化電圧値に制御される。

一方、Ｖin≦Ｖoutになったときは、異常検出トランジスタＱ５のコレクタ電圧Ｖ_C(Q5)、エミッタ電圧Ｖ_E(Q5)は、

となる。ＰＮ接合の接合間電位はほぼ一定であり、

に近似できるので、これを(８)、(９)の式に代入すると、異常検出トランジスタＱ５のコレクタ・エミッタ間電圧Ｖ_CE（Q5)は、

であり、異常検出トランジスタＱ５は動作できない。

よって、異常検出トランジスタＱ５のコレクタ電流Ｉ_C(Q5)は、

となるので、トランジスタＱ６，Ｑ８のコレクタ電流がゼロとなる。したがって、スイッチトランジスタＱ４はベース電流が０となりオフとなって、パワートランジスタＱ３のバイアスが無くなる。また、電流源Ｉｃは、遮断トランジスタＱ１のベースから電流Ｉｃを吸い込むことになるので、その遮断トランジスタＱ１がオンして、増幅トランジスタＱ７のベースを接地端子２に接続し、増幅トランジスタＱ７とドライブトランジスタＱ２がオフとなる。このように、スイッチトランジスタＱ４とドライブトランジスタＱ２がオフとなるので、パワートランジスタＱ３はベース電流が遮断されて、駆動されなくなり、Ｖin＝ＧＮＤ以外のＶin≦Ｖoutになったときであっても、逆電流が抑制される。

なお、異常検出トランジスタＱ５のベースと電圧入力端子３の間に接続された抵抗Ｒ１とダイオードＤ２からなる起動回路は、起動不良を防止するためである。これらの素子がない場合、電圧入力端子３に電圧Ｖinが印加され、電圧出力端子１の電圧Ｖoutが上昇する初期の過程において、ダイオードＤ１、異常検出トランジスタＱ５、電流源Ｉｂが活性化できない状態、すなわち、電圧出力端子１の電圧Ｖoutが、

で示されるとき、異常検出トランジスタＱ５は動作できず、電流源Ｉｃにより、遮断トランジスタＱ１が駆動され、増幅トランジスタＱ７のベース電流を奪うため、ドライブトランジスタＱ２およびパワートランジスタＱ３は動作を開始することができない。そこで、ダイオードＤ２と抵抗Ｒ１を通じて、異常検出トランジスタＱ５にベース電流を常時供給し、起動時における上記問題を解消する。

本発明では、ダイオードＤ２を挿入しない場合でも、目的を達成することは可能である。しかし、ダイオードＤ２を挿入することにより、異常検出トランジスタＱ５を確実に動作させ、抵抗Ｒ１の抵抗値に自由度を持たせることが可能となる。トランジスタＱ４，Ｑ６，Ｑ５が動作するためには、電圧入力端子３の電圧Ｖinと異常検出トランジスタＱ５のエミッタ電圧Ｖ_E(Q5)には、次式で示される電位差が必要である。

ダイオードＤ２がない状態においては、異常検出トランジスタＱ５のエミッタ電圧Ｖ_E(Q5)は次式で示される。

式（１４）、（１５）をまとめて、

となる。ＰＮ接合の接合間電位はほぼ一定であり、

と近似できるので、これを式（１６）に代入し、

となる。よって、ダイオードＤ２がない状態では、抵抗Ｒ１は式（１８）を満たす抵抗値に設定しなければならない。

一方、ダイオードＤ２が挿入されていれば、式（１８）は次のようになる。

となる。ＰＮ接合の接合間電位はほぼ一定であり、

と近似すると、

となり、抵抗Ｒ１での電圧降下Ｖ_(R1)は、異常検出トランジスタＱ５のコレクタ・エミッタ間電圧Ｖ_CE(Q5)以上あればよい。一般的に、Ｖ_{CE_SAT(Q5)}は非常に小さいため、抵抗Ｒ１の抵抗値は任意に設定可能となる。

本発明は、逆バイアス状態（Ｖin≦Ｖout）のあらゆる状況下において、逆電流を完全に抑制できるため、パワートランジスタが損傷することを防止され、入出力端子間の逆電流バイパス用のダイオードを削減することができ、安定化電源回路に有用である。

１：電圧出力端子、２：接地端子、３：電圧入力端子、４：エラーアンプ、５：入力短絡保護回路、６：逆電流防止回路、７：電流検出器
Ｑ１：遮断トランジスタ、Ｑ２：ドライブトランジスタ、Ｑ３：パワートランジスタ、Ｑ４：スイッチトランジスタ、Ｑ５：異常検出トランジスタ、Ｑ６：カレントミラー回路のトランジスタ、Ｑ７：増幅トランジスタ、Ｑ８：カレントミラー回路のトランジスタ

特開平５−２９２６５５号公報

Claims

電圧入力端子と電圧出力端子の間に接続された第１の導電型のパワートランジスタと、
前記電圧出力端子と接地端子の間の出力電圧を検出して基準電圧と比較するエラーアンプと、
該エラーアンプの出力電圧によって前記パワートランジスタを制御する第２の導電型のドライブトランジスタと、
コレクタが第２の抵抗を介して前記パワートランジスタのベースに、エミッタが前記電圧入力端子に接続された第１の導電型のスイッチトランジスタと、
該スイッチトランジスタのベースにエミッタが共通接続された第１の導電型の第１のトランジスタおよび第２のトランジスタからなるカレントミラー回路と、
ベースが前記電圧出力端子に第１のダイオードを介して接続され、コレクタが前記第１のトランジスタのコレクタとベースに接続された第２の導電型の異常検出トランジスタと、
該異常検出トランジスタのエミッタに接続された第１の電流源と、
前記第２のトランジスタのコレクタに接続された第２の電流源と、
エミッタが前記エラーアンプの出力側に、コレクタが前記接地端子に、ベースが第２のトランジスタのコレクタに接続された第１の導電型の遮断トランジスタと、
を備えることを特徴とする安定化電源回路。
請求項１に記載の安定化電源回路において、
前記第１のトランジスタと前記第２のトランジスタが同一サイズ比に設定され、前記第１の電流源と前記第２の電流源が同一電流値に設定されていることを特徴とする安定化電源回路。
請求項１又は２に記載の安定化電源回路において、
前記異常検出トランジスタは、前記電圧入力端子からベース電流を供給する起動回路を備えることを特徴とする安定化電源回路。
請求項１、２又は３に記載の安定化電源回路において、
前記起動回路は、前記電圧入力端子と前記異常検出トランジスタのベースとの間に接続された第１の抵抗又は該第１の抵抗と第２のダイオードの直列回路からなることを特徴とする電圧安定化回路。