KR101017733B1 - 부하를 구동하는 파워 앰프 - Google Patents

부하를 구동하는 파워 앰프 Download PDF

Info

Publication number
KR101017733B1
KR101017733B1 KR1020070086069A KR20070086069A KR101017733B1 KR 101017733 B1 KR101017733 B1 KR 101017733B1 KR 1020070086069 A KR1020070086069 A KR 1020070086069A KR 20070086069 A KR20070086069 A KR 20070086069A KR 101017733 B1 KR101017733 B1 KR 101017733B1
Authority
KR
South Korea
Prior art keywords
output
terminal
current
voltage
transistor
Prior art date
Application number
KR1020070086069A
Other languages
English (en)
Other versions
KR20090021506A (ko
Inventor
하지메 다까하시
히로시 이께다
Original Assignee
산요 세미컨덕터 컴퍼니 리미티드
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요 세미컨덕터 컴퍼니 리미티드, 산요덴키가부시키가이샤 filed Critical 산요 세미컨덕터 컴퍼니 리미티드
Priority to KR1020070086069A priority Critical patent/KR101017733B1/ko
Publication of KR20090021506A publication Critical patent/KR20090021506A/ko
Application granted granted Critical
Publication of KR101017733B1 publication Critical patent/KR101017733B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/007—Protection circuits for transducers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/231—Indexing scheme relating to amplifiers the input of an amplifier can be switched on or off by a switch to amplify or not an input signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

제1 및 제2 출력 단자에 BTL 접속된 부하를 구동하는 파워 앰프로서, 제1 출력 단자로부터, 부하에 소정의 신호를 출력하는 제1 출력 앰프부와, 제2 출력 단자로부터, 상기 제1 출력 앰프부로부터의 신호와 역상인 신호를 상기 부하에 출력하는 제2 출력 앰프부와, 이 제1 및 제2 출력 앰프부의 동작을 제어하는 출력 앰프 제어부, 제1 및 제2 출력 앰프부 중 어느 하나에 흐르는 전류가 과전류인 것을 검출하는 전류 검출부, 제1 및 제2 출력 단자의 단자 전압이 과전압인 것을 검출하는 전압 검출부, 제1 및 제2 출력 단자 간의 전압이 소정 값 이상인 것을 검출하는 단자 간 전압 검출부를 갖는다. 전류 검출부에서, 과전류의 발생이 검출되면, 출력 앰프 제어부를 제어하여 출력 앰프부의 동작을 정지시키고, 전압 검출부에서 설정 값 이상의 전압이 검출되면, 전류 검출부에서의 과전류의 발생이 비검출로 되어도 출력 앰프부의 동작의 정지를 유지시킨다. 단자 간 전압 검출부가 소정 값 이상의 단자 간 전압을 검출하면, 전류 검출부에서의 과전류를 억제한다.
Figure R1020070086069
과전류 검출부, 검출부, 전류 검출부, 트랜지스터, 제어부, 출력 앰프 제어부

Description

부하를 구동하는 파워 앰프{POWER AMPLIFIER FOR DRIVING LOAD}
부하를 BTL 구동하는 파워 앰프에서의 과전류의 억제에 관한 것이다.
BTL 동작하는 음향용 파워 앰프에서는，2개의 출력 단자(+OUT, -OUT) 사이에 스피커 등의 부하를 브릿지 접속하고, 각 출력 단자에 각각 접속된 출력 앰프부로부터, 부하에 대해 서로 역상인 신호를 출력하여 그 부하를 구동한다. 이와 같은 파워 앰프에서, 2개의 출력 단자 +OUT, -OUT가, 파워 앰프의 고압 측 전원 Vcc나, 저압 측 전원(그라운드 : GND)에 접속되게 되는 등의 오접속(단락)이 발생한 경우, 파워 앰프 내, 특히 출력 앰프부의 파워 트랜지스터에 대전류가 흘러, 고장의 원인으로 된다. 따라서, 종래부터 단락 등에 의해 소정 이상의 전류가 파워 앰프 내에 흐른 것을 검출하여 앰프의 동작을 제어하는 것이 행해지고 있다.
도 1은, BTL형의 음향용 파워 앰프에서의 관련되는 기술에 따른 과전류 방지의 구성을 도시하고 있다. 부하 L을 BTL 구동하는 파워 앰프의 2개의 출력 앰프부의 한쪽은, 전원 Vcc와 그라운드 GND 사이에 설치된 제1 소스 측 출력 트랜지스터(상측 파워 트랜지스터) PQ1 및 제3 싱크 측 출력 트랜지스터(하측 파워 트랜지스터) PQ3을 구비한다. 다른 쪽의 출력 앰프부도 마찬가지로, Vcc와 GND 사이에 설 치된 제2 소스 측 출력 트랜지스터 PQ2 및 제4 싱크 측 출력 트랜지스터 PQ4를 구비한다. 그리고，2개의 출력 앰프부에 각각 접속된 출력 단자 +OUT, -OUT 사이에, 부하 L이 BTL 접속되어 있다.
소스 측 출력 트랜지스터 PQ1의 베이스와 전류 검출부(500) 사이에는, 출력 트랜지스터 PQ1이 흘리는 전류에 따른 검출 전류를 전류 검출부(500)에 공급하는 제1 과전류 검출부(10)가 설치되고, 싱크 측 출력 트랜지스터 PQ3과 전류 검출부(500) 사이에는, 마찬가지로, 출력 트랜지스터 PQ3이 흘리는 전류에 따른 검출 전류를 전류 검출부(500)에 공급하는 제1 과전류 검출부(10)가 설치되어 있다. 제2 과전류 검출부(20)는, 도 1에 도시한 제3 과전류 검출부(30)와 동일한 구성으로 출력 트랜지스터 PQ2가 흘리는 전류에 따른 검출 전류를 전류 검출부(500)에 공급하고, 제4 과전류 검출부(40)는, 도 1에 도시한 제3 과전류 검출부(30)와 동일한 구성으로 출력 트랜지스터 PQ4가 흘리는 전류에 따른 검출 전류를 전류 검출부(500)에 공급한다.
예를 들면, 출력 트랜지스터 PQ1 측에서 출력 단자 -OUT와, GND 사이에 단락이 발생한 경우, 파워 앰프 동작 중에서, 도 1에서 2점 쇄선으로 나타낸 바와 같이 전원 Vcc로부터 출력 트랜지스터 PQ1을 통해, 단락된 출력 단자 -OUT로부터 GND에 소정 전류 값 Iout2 이상의 과전류(단락 전류, 이하 단락 전류 Iout2)가 흐른다. 제1 과전류 검출부(10)는, 이 단락 전류 Iout2에 따른 검출 전류를 전류 검출부(500)에 출력한다.
구체적으로는, 우선 소스 측 출력 트랜지스터 PQ1이 ON하여, 단락 전류 Iout2가 흐름으로써, PNP형의 소스 측 출력 트랜지스터 PQ1의 베이스 전압이, Vcc보다 베이스ㆍ에미터 간 전압 VBE만큼 낮아진다. 소스 측 출력 트랜지스터 PQ1의 베이스와 전원 Vcc 사이에는, 분할 저항 R1, R2가 접속되어 있고, 소스 측 출력 트랜지스터 PQ1의 베이스 전압의 저하에 따라서, 분할 저항 R1, R2 사이의 노드 n1의 전압이 저하된다.
노드 n1에는 PNP형의 트랜지스터 Q1의 베이스가 접속되어 있고, 노드 n1의 전압이 저하되고, 트랜지스터 Q1의 베이스 에미터 간 전압이, 그 트랜지스터 Q1의 동작 임계값보다 커지면, 트랜지스터 Q1이 ON한다. 트랜지스터 Q1이 ON하면, 저항 R5 및 트랜지스터 Q1의 에미터ㆍ콜렉터를 통해, 전원 Vcc로부터 트랜지스터 Q2의 베이스ㆍ콜렉터에 전류가 공급되어, 트랜지스터 Q2가 동작한다.
NPN형의 트랜지스터 Q2와 NPN형의 트랜지스터 Q6은 커런트 미러 회로를 구성하고 있어, 트랜지스터 Q2에 흐르는 전류 Iq2와 동등한 전류 Iq6이, 트랜지스터 Q6에 흐른다. 트랜지스터 Q6의 콜렉터에는 트랜지스터 Q5의 베이스ㆍ콜렉터와 트랜지스터 Q9의 베이스가 접속되어 있다. 트랜지스터 Q5 및 Q9는 PNP형이며, 그들 에미터는 모두 전원 Vcc에 접속되어 있어, 트랜지스터 Q5와 Q9는 커런트 미러 회로를 구성하고 있다.
트랜지스터 Q5가 동작하여, 트랜지스터 Q6에 흐른 전류에 대응하는 전류 Iq5가 그 Q5에 흐르면, 이 전류 Iq5와 동등한 전류 Iq9가, 단락 전류 Iout2에 따른 검출 전류로서, 트랜지스터 Q9에 흘러 전류 검출부(500)에 공급된다.
한편, 예를 들면 출력 트랜지스터 PQ1 측에서 출력 단자 +OUT와 Vcc 사이에 단락이 발생한 경우, 파워 앰프 동작 중에는, 도 1에 1점 쇄선으로 나타낸 바와 같이 전원 Vcc로부터 출력 트랜지스터 PQ3을 통해 GND를 향해 소정 전류 값 Iout1 이상의 과전류(단락 전류, 이하 단락 전류 Iout1)가 흐른다. 제3 과전류 검출부(30)는, 이 단락 전류 Iout1에 따른 검출 전류를 전류 검출부(500)에 출력한다.
구체적으로는, 싱크 측 출력 트랜지스터 PQ3이 ON하여, 단락 전류 Iout1이 흐르면, 이 단락 전류 Iout1에 따라서 NPN형의 싱크 측 출력 트랜지스터 PQ3의 베이스 전압이 상승한다. 파워 트랜지스터 PQ3의 베이스와, GND(그라운드 전위) 사이에는 분할 저항 R3, R4가 접속되어 있고, 이 분할 저항 R3, R4 사이의 노드 n2에는 NPN형의 트랜지스터 Q4의 베이스가 접속되어 있다. 이 때문에, 파워 트랜지스터 PQ3이 ON하여 노드 n2의 전압이 상승하고, NPN형의 트랜지스터 Q4의 베이스 에미터 간 전압이, 그 트랜지스터 Q4의 동작 임계값보다 커지면, 트랜지스터 Q4가 ON한다.
여기서, 트랜지스터 Q4의 에미터는, 저항 R6을 통해 GND에 접속되고, 콜렉터는 트랜지스터 Q3의 베이스 콜렉터에 접속되어 있다. 또한，PNP형의 상기 트랜지스터 Q3과, PNP형의 트랜지스터 Q7은, 에미터가 모두 출력 단자 +OUT로부터의 공통 배선에 접속되어 있어, 서로 커런트 미러 회로를 구성하고 있다. 따라서, 트랜지스터 Q4가 ON하고, 이에 따라서 트랜지스터 Q3이 온하고, 그 트랜지스터 Q4가 GND를 향해 흘리는 전류에 대응하는 전류 Iq3이 트랜지스터 Q3에 흐르면, 트랜지스터 Q7에, 전류 Iq3과 동등한 전류 Iq7이 흐르고, 이 전류 Iq7이, 다이오드 접속된 역 류 방지용의 PNP형의 트랜지스터 Q8을 통해 단락 전류 Iout1에 따른 검출 전류로서 전류 검출부(10)에 공급된다.
상기한 바와 같이, PNP형의 소스 측 출력 트랜지스터 PQ2의 베이스와 전류 검출 회로(500) 사이에는 제1 과전류 검출부(10)와 마찬가지의 구성의 제2 과전류 검출부(20)가 설치되어 있고, 소스 측 출력 트랜지스터 PQ2에 단락 전류 Iout1이 흐른 경우에는, 제2 과전류 검출부(20)가, 그 검출부(10)와 마찬가지로 동작하여, 단락 전류 Iout1에 따른 검출 전류를 전류 검출부(500)에 공급한다.
또한，NPN형의 싱크 측 출력 트랜지스터 PQ4의 베이스와 전류 검출 회로(500) 사이에는, 상기한 바와 같이, 제3 과전류 검출부(30)와 마찬가지의 구성의 제4 과전류 검출부(40)가 설치되어 있고, 싱크 측 출력 트랜지스터 PQ4에 단락 전류 Iout2가 흐른 경우에는, 제4 과전류 검출부(40)가 검출부(30)와 마찬가지로 동작하여, 단락 전류에 따른 검출 전류를 전류 검출부(500)에 공급한다.
전류 검출부(500)는, 단락 전류 검출부(10, 20, 30, 40)로부터 공급되는 검출 전류 중 어느 하나라도, 그 검출 전류 값이 소정 값 이상이면, 과전류 검출 신호 I1을 발생하여, 제어부(300)에 출력한다. 제어부(300)는, 과전류 검출 신호 I1이 공급되면, 앰프 제어용 트랜지스터 Q10을 동작시켜, 각 출력 트랜지스터 PQ1∼PQ4로부터의 신호 출력을 정지시키기 위해 출력 앰프 바이어스부(400)의 동작을 정지시켜, 과전류가 출력 트랜지스터에 흐르는 것을 방지한다.
여기서, 도 1의 과전류 방지의 구성에서, 앰프의 출력 단자 +OUT 및 -OUT에서의 전압은, 정상 동작 시에는 (1/2)Vcc 정도인 데 대해, 전원 간이나, 상술한 바 와 같이 전원 Vcc 또는 GND와 출력 단자 ±OUT의 어느 하나와의 사이에서 단락이 발생한 경우, (1/2)Vcc보다도 높은 전압이 발생한다. 따라서, 종래부터 과전류의 발생을 확실하게 방지하기 위해, 파워 앰프에는, 상기 전류 검출부(500) 외에 전압 검출부(200)를 설치하고, 출력 단자 +OUT, -OUT의 단자 전압을 검출하고 있다.
이 전압 검출부(200)는, 단자 전압이 소정 값 이상으로 되면 제어부(300)에 과전압 검출 신호 I2를 출력한다. 제어부(300)는, 전류 검출부(500)로부터 과전류 검출 신호 I1이 출력되고, 또한 상기 전압 검출부(200)로부터 과전압 검출 신호 I2가 공급되면, 앰프 제어용 트랜지스터 Q10을 동작시켜, 앰프 동작의 정지 등의 제어를 계속한다(앰프 정지 명령을 래치 업한다).
이상과 같은 과전류 방지 구성에 의해, 전원 간이나, 전원과 앰프 출력 사이에 단락이 발생한 경우에는, 앰프 출력 전압이 정상값 (1/2)Vcc보다도 높게 되므로, 이 출력 전압 값에 따라서, 파워 앰프의 동작 정지를 계속하면 파워 앰프를 확실하게 과전류로부터 보호할 수 있다.
그러나, 출력 단자 ±0UT 간이 단락된 경우에는, 출력 트랜지스터 PQ1∼PQ4에는, 과전류 Iout1, Iout2가 흐르지만, 단자 전압은 정상 동작 시와 마찬가지의 (1/2)Vcc 정도를 유지한다. 이 때문에, 전류 검출부(500)로부터는 과전류 검출 신호 I1가 출력되지만, 전압 검출부(200)로부터는 과전압 검출 신호 I2가 출력되지 않는다. 따라서, 과전류 검출 신호 I1이 출력되어 파워 앰프가 일단 정지되면, 그 에 의해 과전류의 발생이 검출되지 않게 되어, 과전류 검출 신호 I1의 발생이 해제된다. 이 때문에, 파워 앰프의 동작이 재개되고, 파워 앰프에 다시 과전류가 흐르게 된다.
이와 같이 파워 앰프에 단속적인 과전류가 흐르면, 출력 트랜지스터 PQ1∼PQ4의 소모로 이어진다. 따라서, 이와 같은 경우에는, 과전류의 발생으로 판정하기 위한 설정 값(임계값), 예를 들면 전류 검출부(500)에서의 설정 전류 값(전류 임계값)을 내리는 것이 생각된다. 그러나, 정상 동작 시에 전류 검출부(500)가 동작하여 파워 앰프가 정지되면 음 끊김이 발생하므로, 설정 전류 값은, 정상 동작 시에서 부하 L에 흐르는 최대 전류 값 Icmax에 대응한 전류 값보다 낮게 할 수는 없다고 하는 제한이 있다. 따라서, 단속적인 과전류의 발생 시에 설정 전류를 내려 출력 트랜지스터 PQ1∼PQ4의 소모를 방지하기에는 불충분하였다.
본 발명에서는，파워 앰프에서의 정상 동작에 영향을 미치지 않고 과전류를 확실하게 억제한다.
본 발명은, 제1 출력 단자와 제2 출력 단자 사이에 접속된 부하를 구동하는 파워 앰프로서, 제1 출력 단자로부터, 상기 부하에 소정의 신호를 출력하는 제1 출력 앰프부와, 제2 출력 단자로부터, 상기 제1 출력 앰프부로부터의 신호와 역상인 신호를 상기 부하에 출력하는 제2 출력 앰프부와, 상기 제1 출력 앰프부와, 상기 제2 출력 앰프부의 동작을 제어하는 출력 앰프 제어부와, 상기 제1 출력 앰프부 및 상기 제2 출력 앰프부 중 적어도 어느 하나에 흐르는 전류가 설정 값 이상의 과전 류인 것을 검출하는 전류 검출부와, 상기 제1 출력 단자 및 상기 제2 출력 단자에서의 전압이 설정 값 이상인 것을 검출하는 전압 검출부와, 상기 전류 검출부에서, 상기 과전류의 발생이 검출되면, 상기 출력 앰프 제어부를 제어하여 상기 출력 앰프부의 동작을 정지시키고, 또한 상기 전압 검출부에서 상기 설정 값 이상의 전압이 검출되면, 상기 전류 검출부에서 상기 과전류의 발생이 비검출로 되어도 상기 출력 앰프부의 동작의 정지를 유지시키는 제어부와, 상기 제1 출력 단자와 상기 제2 출력 단자의 단자 간 전압이 설정 값 이상인 것을 검출하는 단자 간 전압 검출부를 구비하고, 상기 단자 간 전압 검출부에서 상기 설정 값 이상의 단자 간 전압이 검출된 경우에는, 상기 전류 검출부에서의 상기 과전류의 발생의 검출 감도를 저하시킨다.
본 발명의 다른 양태는, 제1 출력 단자와 제2 출력 단자 사이에 접속되는 부하를 구동하는 파워 앰프로서, 상기 제1 출력 단자로부터, 상기 부하에 소정의 신호를 출력하는 제1 출력 앰프부와, 상기 제2 출력 단자로부터, 상기 제1 출력 앰프부로부터의 신호와 역상인 신호를 상기 부하에 출력하는 제2 출력 앰프부와, 상기 제1 출력 앰프부와, 상기 제2 출력 앰프부의 동작을 제어하는 출력 앰프 제어부와, 상기 제1 출력 앰프부 및 상기 제2 출력 앰프부 중 적어도 어느 하나에 흐르는 전류가 설정 값 이상의 과전류인 것을 검출하는 전류 검출부와, 상기 제1 및 제2 출력 단자에서의 전압이 설정 값 이상인 것을 검출하는 전압 검출부와, 상기 전류 검출부에서, 상기 과전류의 발생이 검출되면, 상기 출력 앰프 제어부를 제어하여 상기 출력 앰프부의 동작을 정지시키고, 또한 상기 전압 검출부에서 상기 설정 값 이 상의 전압이 검출되면, 상기 전류 검출부에서 상기 과전류의 발생이 비검출로 되어도 상기 출력 앰프부의 동작의 정지를 유지시키는 제어부와, 상기 제1 출력 단자와 상기 제2 출력 단자의 단자 간 전압이 설정 값 이상인 것을 검출하는 단자 간 전압 검출부를 구비하고, 상기 단자 간 전압 검출부에서 상기 설정 값 이상의 단자 간 전압이 검출된 경우에는, 상기 전류 검출부에서의 상기 과전류의 발생의 검출 동작을 정지시킨다.
본 발명의 다른 양태에서는, 상기 파워 앰프에서, 상기 전류 검출부는, 상기 제1 출력 앰프부와 상기 제2 출력 앰프부 중 어느 하나에 흐르는 전류에 따라서 상기 전류 검출부에 공급되는 검출 전류에 기초하여 상기 과전류의 발생을 판정하고, 상기 단자 간 전압 검출부는, 소정 값 이상의 상기 단자 간 전압을 검출하면, 상기 검출 전류를 저하시킨다.
본 발명의 다른 양태에서는, 상기 파워 앰프에서, 상기 단자 간 전압 검출부는, 상기 제1 출력 단자와 상기 제2 출력 단자 사이에, 상기 단자 간 전압에 따라서 동작하는 스위칭 소자를 구비하고, 그 스위칭 소자가 동작하여 그 단자 간 전압 검출부에 흐르는 전류가, 상기 전류 검출부에 공급되는 상기 검출 전류로부터 차감된다.
본 발명의 다른 양태에서는, 상기 파워 증폭기에서，상기 스위칭 소자는, 베이스와 콜렉터가 단락된 다이오드 구조의 트랜지스터를 구비하고, 상기 단자 간 전압이, 상기 트랜지스터의 동작 임계값에 따른 전압을 초과한 경우에, 상기 트랜지스터가 흘리는 전류에 따른 전류가 상기 전류 검출부에 공급되는 상기 검출 전류로 부터 차감된다.
본 발명의 다른 양태에서는, 상기 파워 앰프에서, 상기 제1 출력 앰프부 및 상기 제2 출력 앰프부는, 각각 고압 측 전원과 저압 측 전원 사이에 접속된 소스 측 출력 트랜지스터와 싱크 측 출력 트랜지스터를 구비하고, 상기 전류 검출부는, 상기 소스 측 출력 트랜지스터 및 상기 싱크 측 출력 트랜지스터에 각각 흐르는 전류에 따른 각 트랜지스터의 베이스 전압에 기초한 검출 전류로부터, 상기 소스 측 출력 트랜지스터 및 상기 싱크 측 출력 트랜지스터의 각각에서의 상기 과전류의 발생을 검출한다.
본 발명에서는, 파워 앰프에서는 2개의 출력으로부터의 신호에 의해 부하를 BTL 구동하기 위해, 정상 동작하고 있으면, 통상 단자 간 전압은 어느 정도의 크기로 된다. 따라서, 단자 간 전압이 소정 값보다 크면, 단자 간의 단락은 발생하고 있지 않다고 생각할 수 있어, 과전류의 발생 감도를 저하(정지)시킴으로써, 정상 동작 시에 잘못하여 과전류의 발생이 판정되어, 앰프 동작이 정지되는 것을 방지할 수 있다. 또한, 한편으로 정상 동작 시의 오동작을 방지할 수 있으므로, 전원 간, 전원과 출력 단자 사이의 오접속 뿐만 아니라, 단자 간이 오접속된 경우에는, 전류 검출부에 공급되는 검출 전류에 대한 과전류 검출 임계값을 낮게, 과전류 검출 감도를 높게 설정해 두는 것이 가능해진다.
본 발명에서는，파워 앰프에서의 정상 동작에 영향을 미치지 않고 과전류를 확실하게 억제한다.
이하, 본 발명의 바람직한 실시 형태에 대해 도면을 참조하여 설명한다. 도 2는 본 발명의 실시 형태에 따른 파워 앰프의 과전류 방지 구성을 도시하고 있다.
본 실시 형태에 따른 파워 앰프는, 2개의 출력 앰프부에 각각 접속된 출력 단자 ±OUT로부터, 서로 역상인 신호를 출력하여, 단자 간에 접속된 부하 L을 BTL 구동하는 예를 들면 BTL 동작형의 파워 앰프이다.
또한, 제1 출력 앰프부는, 전원 Vcc와, GND 사이에 접속된 소스 측 출력 트랜지스터 PQ1 및 싱크 측 출력 트랜지스터 PQ3을 구비하고, 제2 출력 앰프부는, 마찬가지로 전원 Vcc와 GND 사이에 접속된 소스 측 출력 트랜지스터 PQ3과 싱크 측 출력 트랜지스터 PQ4를 구비한다. 출력 앰프 제어부(출력 앰프 바이어스부)(400)는, 상기 제1 출력 앰프부 및 제2 출력 앰프부의 각 출력 트랜지스터 PQ1∼PQ4의 동작을 제어한다.
각 출력 트랜지스터 PQ1∼PQ4의 베이스와 그 전류 검출부(100) 사이에는, 각각 대응하여 과전류 검출부(10, 20, 30, 40)가 설치되고, 전류 검출부(100)는, 각 과전류 검출부(10, 20, 30, 40)로부터 공급되는 검출 전류에 기초하여 각 출력 트랜지스터 PQ1∼PQ4에 흐르는 전류가 소정 값 이상의 과전류인지의 여부를 검출한다.
이 과전류 검출부(10, 20, 30, 40)의 구성과 동작은, 도 1의 검출부(10, 20, 30, 40)와 공통된다. 소스 측 출력 트랜지스터 PQ1 및 PQ3에 흐르는 전류 Iout2, Iout1에 따른 검출 전류는, 과전류 검출부(10, 20)로부터 전류 검출부(100)에 공급 된다. 구체적으로는 전류 Iout2, Iout1에 따라서 생기는 그 트랜지스터 PQ1, PQ2의 베이스 전압에 기초하여, 과전류 검출부(10, 20)의 트랜지스터 Q1, Q2, Q6, Q5 및 Q9가 동작하고, 트랜지스터 Q9가 흘리는 전류가, 전류 검출부(100)에 검출 전류로서 공급된다. 또한, 싱크 측 출력 트랜지스터 PQ3 및 PQ4에 흐르는 전류 Iout1, Iout2에 따른 검출 전류는, 과전류 검출부(30, 40)로부터 전류 검출부(100)에 공급된다. 구체적으로는, 전류 Iout1, Iout2에 따라서 생기는 그 트랜지스터 PQ3, PQ4의 베이스 전압에 기초하여, 과전류 검출부(30, 40)의 트랜지스터 Q4, Q3, Q7 및 Q8이 동작하고, 트랜지스터 Q7이 흘리는 전류가, 트랜지스터 Q8을 통해 전류 검출부(100)에 검출 전류로서 공급된다.
전류 검출부(100)에서는, 상기 어느 하나의 과전류 검출 회로(10, 20, 30, 40)로부터 공급되는 검출 전류가, 임계값으로서 설정된 전류 값보다도 크면, 과전류 검출 신호 I1을 발생하여, 제어부(300)에 출력한다.
전압 검출부(200)에 대해서도, 도 1과 마찬가지의 구성으로, 출력 단자 ±OUT에 이 전압 검출부(200)가 접속되어 있고, 그 전압이 소정 값, 예를 들면 (1/2)Vcc보다 소정 이상 높은 전압으로 되면 과전압 발생 신호 I2를 제어부(300)에 출력한다.
본 실시 형태에 따른 파워 앰프에서는, 또한 단자 간 전압 검출부(50)를 구비하고 있고, 이 단자 간 전압 검출부(50)는, 2개의 출력 단자 ±OUT의 단자 간 전압이 설정 값 이상인 것을 검출하고, 설정 값 이상이면, 정상 동작 시인 것으로 하여, 전류 검출부(100)에서의 과전류의 발생의 검출을 억제한다. 바꿔 말하면, 전 류 검출부(100)에서의 과전류의 검출 감도를 변경하고 있고(감도를 저하시키고), 보다 구체적으로는 전류 검출부(100)에 과전류 검출부(10, 20, 30, 40)로부터 공급되는 검출 전류를, 상기 단자 간 전압 검출부(50)로부터의 검출 신호에 따라서 조정함으로써 자동적으로 감도 조정을 실행한다.
이하, 단자 간 전압 검출부(50)에 대해 설명한다. 이 검출부(50)는, 일례로서 도 2에 도시한 바와 같은 회로 소자에 의해 구성할 수 있고, 도 2의 예에서는 트랜지스터 Q21∼Q26, 저항 R21, R22를 구비한다. 출력 단자 +OUT와, 출력 단자 -OUT 사이에는, 단자 간 전압에 따라서 동작하는 스위칭 소자와, 저항 R21이 설치되어 있다. 스위칭 소자는, 출력 단자 +OUT에 접속된 노드 n3과, 저항 R21을 통해 출력 단자 -OUT에 접속된 노드 n4 사이에 접속되어 있고, 베이스 콜렉터가 단락 접속된 다이오드 구성의 트랜지스터 Q21 및 Q22를 갖는다. 또한，이 트랜지스터 Q21 및 Q22는, PNP형의 트랜지스터이며, 또한 도시한 다른 트랜지스터와 마찬가지로 바이폴라 트랜지스터를 채용하고 있다. 노드 n3 측에는 트랜지스터 Q21의 다이오드 구성의 애노드가 접속되고, 노드 n4 측에는 트랜지스터 Q22의 다이오드 구성의 캐소드가 접속되어 있다. 따라서, 노드 n3의 전압이, 노드 n4의 전압보다도, 트랜지스터 Q21 및 Q22의 동작 임계 전압(VBE ≒ 0.7V 정도)의 가산 값(2VBE ≒ 1.4V) 이상 높아지면，Q21, Q22가 온하여, 노드 n3으로부터 노드 n4를 향하여 전류가 흐른다.
PNP형의 트랜지스터 Q23은, 그 베이스가, 상기 트랜지스터 Q22의 단락 접속된 베이스ㆍ콜렉터에 접속되어 있고, 트랜지스터 Q22와 Q23은 커런트 미러 회로를 구성하고 있다. 이 때문에, 출력 단자 +OUT 측의 전압이 -OUT 측의 전압보다도 2VBE보다도 높아져 트랜지스터 Q21, Q22가 온하면, 트랜지스터 Q22에 흐르는 전류와 동등한 전압이, 출력 단자 +OUT로부터 저항 R22를 통해 트랜지스터 Q23에 흐른다.
또한，상기 트랜지스터 Q23의 콜렉터는, GND와의 사이에 설치된 NPN형의 트랜지스터 Q24의 단락 접속되어 있는 콜렉터 및 베이스에 접속되어 있다. 또한 이 트랜지스터 Q24와, 에미터가 GND에 접속된 NPN형의 트랜지스터 Q25는, 커런트 미러 회로를 구성하고 있다. 따라서, 상기 트랜지스터 Q23이 온하면，Q23에 흐르는 전류에 따라서 트랜지스터 Q24에 전류 Iq24가 흐르고, 트랜지스터 Q25에 전류 Iq24와 동등한 전류가 흐른다. 이 트랜지스터 Q25의 콜렉터는, 도 2에 도시한 바와 같이 소스 측 출력 트랜지스터 PQ1을 위한 과전류 검출 회로(10)의 최종 출력 트랜지스터인 트랜지스터 Q9와, 전류 검출부(100) 사이의 노드 n5에 접속되어 있다. 또한, 이 노드 n5와 전류 검출부(100) 사이에는 베이스와 콜렉터가 단락된 다이오드 구성의 PNP형의 트랜지스터 Q26이 설치되어 있다. 따라서, 노드 n3과, 노드 n4의 전위차가 2VBE 이상으로 되어 Q21, Q22가 동작하여 노드 n3으로부터 노드 n4에 전류가 흐르면, 최종적으로, 이에 대응하는 전류가 트랜지스터 Q25를 통해서 노드 n5로부터 GND에 인발된다. 또한, 상기 트랜지스터 Q26은, 트랜지스터 Q7, Q8이 온한 상태에서, 트랜지스터 Q25가 온한 경우에, 트랜지스터 Q7, Q8이 흘리는 전류를 트랜지스터 Q25가 인입하지 않도록 하는 역류 방지용 다이오드로서 기능을 하고 있다.
즉, 단자 간 전압 검출부(50)에서 단자 간 전압이 설정 값 이상으로 되면, 출력 트랜지스터 PQ1에 흐른 전류에 따라서, 트랜지스터 Q9로부터 출력되는 검출 전류로부터, 스위치 소자(Q21, Q22)가 흘리는 전류에 따른 전류가 차감되고, 차감된 후의 검출 전류가 전류 검출부(100)에 공급된다.
도 2에는 도시하고 있지 않지만, 상기 단자 간 전압 검출부(50)와 마찬가지의 구성의 단자 간 전압 검출부(60)가, 과전류 검출 회로(20)와 전류 검출부(100) 사이에 설치되어 있고, 이 단자 간 전압 검출부(60)는, 출력 단자 -OUT의 단자 전압이 출력 단자 +OUT의 단자 전압보다도 2VBE 이상의 소정 전압 이상인 것을 검출한다. 단자 간 전압이 소정 값 이상인 경우에는, 그 단자 간 전압에 따라서 스위치 소자가 흘리는 전류에 따른 전류가, 과전류 검출 회로(20)로부터 전류 검출부(100)에 공급되는 검출 전류로부터 차감된다.
상술한 바와 같이 본 실시 형태의 파워 앰프는, 출력 앰프 제어부(400)에 의해, 2개의 출력 단자 ±OUT로부터 서로 역위상의 신호를 출력하도록 출력 앰프부가 제어되며, 부하를 BTL 구동한다. 따라서, 단자 간에 단락이 발생하고 있지 않으면, 앰프의 통상 동작 시에서, 단자 간 전압은 0V로는 되지 않고, 예를 들면 상기 2VBE 정도 이상으로 된다. 따라서, 통상 동작 시인 것을 이 단자 간 전압 검출부(50)에서의 소정 값 이상의 단자 간 전압의 검출 유무에 따라 판정할 수 있다. 또한, 통상 동작 시에는, 출력 트랜지스터 PQ1에 흐른 전류에 따라서, 과전류 검출 회로(10)로부터 전류 검출부(100)에 공급되는 검출 전류의 값을 작게 하면, 이 때의 상기 검출 전류가 전류 검출부(100)에서 미리 설정되어 있는 전류 임계값을 초 과하는 것이 방지된다. 즉, 통상 동작 시에는 전류 검출부(100)에서의 과전류 검출 신호 I1의 발생이 억제되므로, 이 전류 검출부(100)에서의 과전류 검출을 위한 임계값을, 통상 동작 시에서 부하에 흐르는 최대 전류 Icmax보다 낮게 할 수 있다.
여기서, 단자 간 단락의 경우에는, 상술한 바와 같이, 전압 검출부(200)에서의 검출 전압은 (1/2)Vcc 정도이므로, 전압 검출부(200)로부터 과전압 검출 신호 I2가 출력되어, 출력 앰프부의 동작의 정지를 계속할 가능성은 낮다. 그러나, 상술한 바와 같이 전류 검출부(100)에서의 전류 임계값을 작게 설정해 둘 수 있으므로, 출력 트랜지스터 PQ1∼PQ4 중 어느 하나에서, 상기 최대 전류 Icmax보다 작은 소정의 전류 값 이상이 흐르면, 이에 따라서 바로 과전류 검출 신호 I1을 발생시켜, 출력 앰프부의 동작을 정지시킬 수 있다. 따라서, 단자 간 단락의 경우에는, 단속적으로 출력 앰프부는 동작하지만, 이 출력 앰프부의 각 출력 트랜지스터 PQ1∼PQ4가 흘릴 수 있는 전류량을 작게 할 수 있고, 또한 흐르는 횟수를 저감할 수 있어, 과전류가 단속적으로 흐르는 것에 의한 파워 앰프의 고장을 확실하게 방지할 수 있다.
여기서, 본 실시 형태에서는, 단자 간 전압 검출부(50 및 60)에 의해 검출된 단자 간 전압에 따른 전류 신호는, 소스 측 출력 트랜지스터 PQ1, PQ2와 싱크 측 출력 트랜지스터 PQ3, PQ4 중, 소스 측 출력 트랜지스터 PQ1, PQ2에서의 과전류 검출을 위한 검출 회로(10, 20)의 출력 전류를 제어하고 있고, 싱크 측 출력 트랜지스터 PQ3, PQ4를 위한 검출 회로(30, 40)의 출력 전류는 제어하고 있지 않다. 싱크 측 출력 트랜지스터 PQ3, PQ4를 위한 검출 회로(30, 40)의 출력 전류에 대한 제 어를 실행하여도 되지만, 본 실시 형태에서는, 상기와 같이 소스 측 출력 트랜지스터 PQ1, PQ2를 위한 검출 회로(10, 20)를 제어하고 있다.
전류 검출부(100)에서, 소스 측의 검출 회로(10, 20)로부터의 검출 전류와 싱크 측의 검출 회로(30, 40)로부터의 검출 전류에 대한 임계값은 소스 측과 싱크 측에서 각각 설정할 수 있다. 일례로서, 소스 측 출력 트랜지스터 PQ1, PQ2에 흐르는 전류가「1」일 때에 소스 측에 대해 과전류로서 검출되는 것에 대해, 싱크 측 출력 트랜지스터 PQ3, PQ4에 흐르는 전류가「2」일 때에, 싱크 측에서는 과전류가 검출되도록 설정할 수 있다. 예를 들면, 싱크 측 출력 트랜지스터 PQ3, PQ4에 NPN형을 채용하고, 소스 측 출력 트랜지스터 PQ1, PQ2에 종형(V) PNP를 채용한 경우, Vcc와 출력 단자 ±0UT가 단락된 경우에 과전류가 흐르는 싱크 측 출력 트랜지스터 PQ3, PQ4의 안전 동작 영역(Area of safety operation : ASO)보다도, GND와 출력 단자 ±OUT가 단락된 경우에 과전류가 흐르는 소스 측 출력 트랜지스터 PQ1, PQ2의 ASO 쪽이 좁기 때문에, 소스 측에서의 과전류 검출의 감도를 높게, 즉 과전류 억제를 위한 보호 회로를 동작하기 쉽게 하고 있다. 이와 같은 경우, 전류 검출부(100)로부터의 과전류 검출 신호 I1은, 소스 측에서의 검출 회로(10, 20)로부터의 회로(30, 40)보다도 적은 검출 전류에 의해 발생하게 된다. 따라서, 소스 측에서의 검출 회로(10, 20)의 출력 전류를 단자 간 전압 검출부(50, 60)에서 제어하면, 과전류를 억제하고, 또한 단속적인 과전류 발생을 방지하는 기능을, 최소한의 회로 소자 수로 실현할 수 있어, 칩 면적의 삭감을 도모하는 데 있어서 유리하다.
또한, 부하 단락의 경우에는, 이 부하를 BTL 구동하는 경우, 과전류는 PQ1 → PQ4의 경로나, PQ2 → PQ3의 경로로 흐르므로, 소스 측이나 싱크 측 중 어느 쪽인지에서든 과전류가 흐르고 있는 것을 검지할 수 있으면 된다. 따라서, 본 실시 형태에서는, 소스 측에서의 검출 회로(10, 20)의 출력 전류만 제어하는 것으로 하고 있다. 채용하는 회로 수나 칩 면적에 여유가 있는 경우, 소스 측 및 싱크 측의 검출 회로(10, 20, 30, 40)의 각각에 대해 단자 간 전압 검출부(50, 60)의 검출 결과에 따른 제어를 하여도 된다.
도 1은, 관련되는 기술에 따른 파워 앰프에서의 과전류 방지 구성을 도시하는 도면.
도 2는, 본 발명의 실시 형태에 따른 파워 앰프의 과전류 방지 구성을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10, 20, 30, 40 : 과전류 검출부
50, 60 : 전압 검출부
100 : 전류 검출부
200 : 전압 검출부
300 : 제어부
400 : 출력 앰프 바이어스부
500 : 전류 검출부

Claims (10)

  1. 제1 출력 단자와 제2 출력 단자 사이에 접속되는 부하를 구동하는 파워 앰프로서,
    상기 제1 출력 단자로부터, 상기 부하에 소정의 신호를 출력하는 제1 출력 앰프부와,
    상기 제2 출력 단자로부터, 상기 제1 출력 앰프부로부터의 신호와 역상인 신호를 상기 부하에 출력하는 제2 출력 앰프부와,
    상기 제1 출력 앰프부와, 상기 제2 출력 앰프부의 동작을 제어하는 출력 앰프 제어부와,
    상기 제1 출력 앰프부 및 상기 제2 출력 앰프부 중 적어도 어느 하나에 흐르는 전류가 설정 값 이상의 과전류인 것을 검출하는 전류 검출부와,
    상기 제1 출력 단자 및 상기 제2 출력 단자에서의 전압이 설정 값 이상인 것을 검출하는 전압 검출부와,
    상기 전류 검출부에서, 상기 과전류의 발생이 검출되면, 상기 출력 앰프 제어부를 제어하여 상기 출력 앰프부의 동작을 정지시키고, 또한 상기 전압 검출부에서 상기 설정 값 이상의 전압이 검출되면, 상기 전류 검출부에서 상기 과전류의 발생이 비검출로 되어도 상기 출력 앰프부의 동작의 정지를 유지시키는 제어부와,
    상기 제1 출력 단자와 상기 제2 출력 단자의 단자 간 전압이 설정 값 이상인 것을 검출하는 단자 간 전압 검출부
    를 구비하고,
    상기 단자 간 전압 검출부에서 상기 설정 값 이상의 단자 간 전압이 검출된 경우에는, 상기 전류 검출부에서의 상기 과전류의 발생의 검출 감도를 저하시킴으로써, 상기 단자 간 전압 검출부에서 상기 설정 값 이상의 단자 간 전압이 검출되지 않는 경우와 비교하여, 검출 감도에 차이를 두는 파워 앰프.
  2. 제1항에 있어서,
    상기 전류 검출부는, 상기 제1 출력 앰프부와 상기 제2 출력 앰프부 중 어느 하나에 흐르는 전류에 따라서 상기 전류 검출부에 공급되는 검출 전류에 기초하여 상기 과전류의 발생을 판정하고,
    상기 단자 간 전압 검출부는, 소정 값 이상의 상기 단자 간 전압을 검출하면, 상기 검출 전류를 저하시키는 파워 앰프.
  3. 제1항에 있어서,
    상기 단자 간 전압 검출부는, 상기 제1 출력 단자와 상기 제2 출력 단자 사이에, 상기 단자 간 전압에 따라서 동작하는 스위칭 소자를 구비하고, 그 스위칭 소자가 동작하여 그 단자 간 전압 검출부에 흐르는 전류가, 상기 전류 검출부에 공급되는 상기 검출 전류로부터 차감되는 파워 앰프.
  4. 제3항에 있어서,
    상기 스위칭 소자는 베이스와 콜렉터가 단락된 다이오드 구조의 트랜지스터 를 구비하고,
    상기 단자 간 전압이, 상기 트랜지스터의 동작 임계값에 따른 전압을 초과한 경우에, 상기 트랜지스터가 동작하여 흘리는 전류에 따른 전류가, 상기 전류 검출부에 공급되는 상기 검출 전류로부터 차감되는 파워 앰프.
  5. 제1항에 있어서,
    상기 제1 출력 앰프부 및 상기 제2 출력 앰프부는, 각각 고압 측 전원과 저압 측 전원 사이에 접속된 소스 측 출력 트랜지스터와 싱크 측 출력 트랜지스터를 구비하고,
    상기 전류 검출부는, 상기 소스 측 출력 트랜지스터 및 상기 싱크 측 출력 트랜지스터에 각각 흐르는 전류에 따른 각 트랜지스터의 베이스 전압에 기초한 검출 전류로부터, 상기 소스 측 출력 트랜지스터 및 상기 싱크 측 출력 트랜지스터의 각각에서의 상기 과전류의 발생을 검출하는 파워 앰프.
  6. 제1 출력 단자와 제2 출력 단자 사이에 접속되는 부하를 구동하는 파워 앰프로서,
    상기 제1 출력 단자로부터, 상기 부하에 소정의 신호를 출력하는 제1 출력 앰프부와,
    상기 제2 출력 단자로부터, 상기 제1 출력 앰프부로부터의 신호와 역상인 신호를 상기 부하에 출력하는 제2 출력 앰프부와,
    상기 제1 출력 앰프부와, 상기 제2 출력 앰프부의 동작을 제어하는 출력 앰프 제어부와,
    상기 제1 출력 앰프부 및 상기 제2 출력 앰프부 중 적어도 어느 하나에 흐르는 전류가 설정 값 이상의 과전류인 것을 검출하는 전류 검출부와,
    상기 제1 및 제2 출력 단자에서의 전압이 설정 값 이상인 것을 검출하는 전압 검출부와,
    상기 전류 검출부에서, 상기 과전류의 발생이 검출되면, 상기 출력 앰프 제어부를 제어하여 상기 출력 앰프부의 동작을 정지시키고, 또한 상기 전압 검출부에서 상기 설정 값 이상의 전압이 검출되면, 상기 전류 검출부에서 상기 과전류의 발생이 비검출로 되어도 상기 출력 앰프부의 동작의 정지를 유지시키는 제어부와,
    상기 제1 출력 단자와 상기 제2 출력 단자의 단자 간 전압이 설정 값 이상인 것을 검출하는 단자 간 전압 검출부
    를 구비하고,
    상기 단자 간 전압 검출부에서 상기 설정 값 이상의 단자 간 전압이 검출된 경우에는, 상기 전류 검출부에서의 상기 과전류의 발생의 검출 동작을 정지시키는 부하를 구동하는 파워 앰프.
  7. 제6항에 있어서,
    상기 전류 검출부는, 상기 제1 출력 앰프부와 상기 제2 출력 앰프부 중 어느 하나에 흐르는 전류에 따라서 상기 전류 검출부에 공급되는 검출 전류에 기초하여 상기 과전류의 발생을 판정하고,
    상기 단자 간 전압 검출부는, 소정 값 이상의 상기 단자 간 전압을 검출하면, 상기 검출 전류를 저하시켜, 상기 전류 검출부에서의 상기 과전류의 발생의 검출을 정지시키는 파워 앰프.
  8. 제6항에 있어서,
    상기 단자 간 전압 검출부는, 상기 제1 출력 단자와 상기 제2 출력 단자 사이에, 상기 단자 간 전압에 따라서 동작하는 스위칭 소자를 구비하고, 그 스위칭 소자가 동작하여 그 단자 간 전압 검출부에 흐르는 전류가, 상기 전류 검출부에 공급되는 상기 검출 전류로부터 차감되는 파워 앰프.
  9. 제8항에 있어서,
    상기 스위칭 소자는, 베이스와 콜렉터가 단락된 다이오드 구조의 트랜지스터를 구비하고,
    상기 단자 간 전압이, 상기 트랜지스터의 동작 임계값에 따른 전압을 초과한 경우에, 상기 트랜지스터가 동작하여 흘리는 전류에 따른 전류가, 상기 전류 검출부에 공급되는 상기 검출 전류로부터 차감되는 파워 앰프.
  10. 제6항에 있어서,
    상기 제1 출력 앰프부 및 상기 제2 출력 앰프부는, 각각 고압 측 전원과 저 압 측 전원 사이에 접속된 소스 측 출력 트랜지스터와 싱크 측 출력 트랜지스터를 구비하고,
    상기 전류 검출부는, 상기 소스 측 출력 트랜지스터 및 상기 싱크 측 출력 트랜지스터에 각각 흐르는 전류에 따른 각 트랜지스터의 베이스 전압에 기초한 검출 전류로부터, 상기 소스 측 출력 트랜지스터 및 상기 싱크 측 출력 트랜지스터의 각각에서의 상기 과전류의 발생을 검출하는 파워 앰프.
KR1020070086069A 2007-08-27 2007-08-27 부하를 구동하는 파워 앰프 KR101017733B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070086069A KR101017733B1 (ko) 2007-08-27 2007-08-27 부하를 구동하는 파워 앰프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070086069A KR101017733B1 (ko) 2007-08-27 2007-08-27 부하를 구동하는 파워 앰프

Publications (2)

Publication Number Publication Date
KR20090021506A KR20090021506A (ko) 2009-03-04
KR101017733B1 true KR101017733B1 (ko) 2011-02-28

Family

ID=40691542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070086069A KR101017733B1 (ko) 2007-08-27 2007-08-27 부하를 구동하는 파워 앰프

Country Status (1)

Country Link
KR (1) KR101017733B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101487979B1 (ko) * 2013-07-26 2015-01-29 엘아이지넥스원 주식회사 증폭기 성능 시험에서의 번-아웃 방지 장치 및 그 방법
KR101957464B1 (ko) 2018-10-18 2019-03-12 대흥전력기술 주식회사 활선 상태에서 지상기기의 점검 및 누유 보수방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6181010A (ja) 1984-09-28 1986-04-24 Nec Ic Microcomput Syst Ltd Ｂｔｌ回路
KR0170777B1 (ko) * 1990-08-30 1999-03-30 이우에 사또시 증폭 회로
JPH11136048A (ja) * 1997-10-31 1999-05-21 Sanyo Electric Co Ltd Ｂｔｌ増幅回路
JP2000174571A (ja) 1998-12-04 2000-06-23 Pioneer Electronic Corp Ｂｔｌ増幅装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6181010A (ja) 1984-09-28 1986-04-24 Nec Ic Microcomput Syst Ltd Ｂｔｌ回路
KR0170777B1 (ko) * 1990-08-30 1999-03-30 이우에 사또시 증폭 회로
JPH11136048A (ja) * 1997-10-31 1999-05-21 Sanyo Electric Co Ltd Ｂｔｌ増幅回路
JP2000174571A (ja) 1998-12-04 2000-06-23 Pioneer Electronic Corp Ｂｔｌ増幅装置

Also Published As

Publication number Publication date
KR20090021506A (ko) 2009-03-04

Similar Documents

Publication Publication Date Title
US8373957B2 (en) Load driving circuit and protection method
US7075373B2 (en) Overcurrent protection circuit with fast current limiting control
JP5667946B2 (ja) ハイサイドスイッチ回路
US20110018621A1 (en) Current mirror circuit
US7675725B2 (en) Constant voltage output circuit
KR101017733B1 (ko) 부하를 구동하는 파워 앰프
JP2012235683A (ja) 負荷制御および保護システム、並びにその動作および使用方法
JP2000308253A (ja) 電源供給制御装置および電源供給制御方法
JP3857948B2 (ja) 電源保護回路
US7619481B2 (en) Circuit for inhibiting over-current in power amplifier
JP3959924B2 (ja) 負荷駆動回路
JP2003079129A (ja) ゲート駆動回路とそれを用いた電力変換器
US7130169B2 (en) Short circuit protection for a power isolation device and associated diode
JP5203742B2 (ja) インバータ装置
JP2006295326A (ja) 保護機能付きスイッチング回路および保護回路
JP5028375B2 (ja) Ｂｔｌ増幅器保護回路
JPH05226940A (ja) 増幅回路
JP5331515B2 (ja) 安定化電源回路
JP5028374B2 (ja) Ｂｔｌ増幅器保護回路
JP3860089B2 (ja) 直流安定化電源回路
US20100127688A1 (en) Current load driving device
JP3203521B2 (ja) 負荷の断線検知回路
JP3901449B2 (ja) 半導体集積回路
JP2008147785A (ja) プルアップ抵抗遮断用ｍｏｓトランジスタの駆動回路
JPH0669732A (ja) 電力増幅回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070827

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20081110

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20070827

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100527

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20101125

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110218

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110218

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee