JP5203742B2 - インバータ装置 - Google Patents

Description

本発明は、設定されたパラメータの値に応じて、入力端子を介してアナログ電流を入力する電流入力モードとアナログ電圧を入力する電圧入力モードとのいずれかに切り替えられるインターフェース回路を備えたインバータ装置に関する。

一般にインバータ装置は、周波数等をアナログ信号により指令することが可能となっており、そのアナログ信号を入力するための入力端子を備えている。このアナログ信号としては、ユーザの使用方法に応じて電流または電圧が用いられる。このため、上記入力端子は、電流入力用のものと電圧入力用のものとをそれぞれ設ける必要があるが、そうすると端子数が増加してしまう。

そこで、１つのアナログ入力端子に対して、電流および電圧の両方を入力可能とするために様々な構成が提案されている。例えば、スイッチの操作により電流入力および電圧入力のそれぞれに対応した構成に切り替え可能なインターフェース回路を備えたものがある（例えば特許文献１参照）。この構成では、ユーザが入力するアナログ信号の種類（電流または電圧）に応じてスイッチを手動で操作する必要がある。このため、ユーザが操作可能な場所に上記スイッチを設ける必要があり、その場所を確保するために装置が大型化してしまう。

また、入力端子に対し、所定の電圧または所定の電流を与えた状態において、アナログ信号の種類を判別し、その結果に従ってインターフェース回路をアナログ信号の種類に対応した構成に切り替える設定モードを有するものがある。（例えば特許文献２参照）。この構成では、設定モードを実行する際にユーザが所定の操作（所定値に設定した電流または電圧を入力端子に入力する操作）を行う必要がある。従って、入力するアナログ信号の種類が変更される場合には、その都度、上記設定モードを実行しなければならず、大変手間がかかってしまう。

これらに対し、入力するアナログ信号の種類を示すパラメータを記憶させ、電源が投入されると、上記パラメータを読み込むことで、インターフェース回路の構成を入力するアナログ信号の種類に対応した構成に自動的に切り替えるものがある。このものによれば、ユーザは、予めパラメータの設定を行うだけでよいので、入力するアナログ信号の種類を変更する場合にも手間を要しない。また、切り替えのためのスイッチを設ける必要がないため、装置の大型化およびコスト高を抑制できる。
特開２００７−２０１８４６号公報 特開２００２−３３３９０６号公報

通常、インバータ装置の上記した入力端子に入力されるアナログ信号の電圧の規定範囲は０〜１０Ｖであり、電流の規定範囲は４〜２０ｍＡである。また、インターフェース回路の入力インピーダンスは、電流入力モードでは低い値（例えば２５０Ω）に設定され、電圧入力モードでは高い値（例えば数十ｋΩ）に設定される。

パラメータに応じて入力モードを切り替える構成において、インターフェース回路への動作用電源が遮断されている場合は、切替回路が動作しないため設定されたパラメータ通りの入力状態とならない場合がある。例えば電流入力切替状態で電圧の規定範囲内の最大値である１０Ｖが入力されると、インターフェース回路において約４００ｍＷの電力損失が生じる。このため、定格電力の大きい部品を使用する必要が生じ、装置が大型化してしまう。

この問題の対策として、上記構成のインバータ装置においては、インターフェース回路への動作用電源が遮断されている場合には、電圧入力切替状態となるように構成されている。しかし、この状態で電流入力が行われると、インターフェース回路の入力インピーダンスが高いために入力端子に現れる電圧が異常に高くなってしまうという問題が生じる。

本発明は上記事情に鑑みてなされたものであり、その目的は、装置の大型化およびコスト高を抑制しつつ、インターフェース回路への動作用電源が遮断されている場合に入力端子に現れる電圧が異常に高くなることを防止できるインバータ装置を提供することにある。

上記した目的を達成するために、請求項１記載のインバータ装置は、制御手段に設定されたパラメータの値に応じて、入力端子を介してアナログ電流を入力する電流入力モードと前記入力端子を介してアナログ電圧を入力する電圧入力モードとのいずれかに切り替えられるインターフェース回路を備えたインバータ装置において、前記インターフェース回路は、前記入力端子を介して入力されるアナログ電流をアナログ電圧に変換する電流／電圧変換回路と、前記電流入力モードにあっては前記電流／電圧変換回路による変換動作を有効とし、前記電圧入力モードにあっては前記電流／電圧変換回路による変換動作を無効とする第１の切替回路と、前記インターフェース回路への動作用電源が遮断されている期間において、前記入力端子の電圧が所定のしきい値電圧未満の場合には前記電流／電圧変換回路による変換動作を有効とし、前記入力端子の電圧が前記しきい値電圧以上の場合には前記電流／電圧変換回路による変換動作を無効とする第２の切替回路とを備えていることを特徴とする。

このように構成すれば、インターフェース回路への動作用電源が遮断されている場合に、入力端子を介してアナログ電流が入力されても、電流／電圧変換回路が有効となるため、入力端子に現れる電圧が異常に高くなることを抑制できる。また、入力端子の電圧が所定のしきい値電圧以上となった場合には、電流／電圧変換回路の変換動作を無効とするので、電流／電圧変換回路での電力損失を抑制することができる。

また、請求項５記載のインバータ装置は、制御手段に設定されたパラメータの値に応じて、入力端子を介してアナログ電流を入力する電流入力モードと前記入力端子を介してアナログ電圧を入力する電圧入力モードとの何れかに切り替えられるインターフェース回路を備えたインバータ装置において、前記インターフェース回路は、前記入力端子を介して入力されるアナログ電流をアナログ電圧に変換する電流／電圧変換回路と、前記電流入力モードにあっては前記電流／電圧変換回路による変換動作を有効とし、前記電圧入力モードにあっては前記電流／電圧変換回路による変換動作を無効とする切替回路と、前記入力端子から所定の基準電位を持つグランド端子への電流経路を形成するように設けられたデプレッション形のＦＥＴおよび電流制限用抵抗の直列回路と、前記インターフェース回路に動作用電源が供給されている期間には前記ＦＥＴのゲート・ソース間に前記ＦＥＴがオフするような負の電圧を与え、前記インターフェース回路への動作用電源が遮断されている期間には前記ＦＥＴのゲート・ソース間に前記ＦＥＴがオンするような電圧を与える電圧付与手段とを備えていることを特徴とする。

このように構成すれば、インターフェース回路への動作用電源が遮断されている場合には、デプレッション形のＦＥＴがオンされて入力端子からグランド端子への電流経路が形成される。従って、この状態において、入力端子を介してアナログ電流が入力されても、このアナログ電流は上記電流経路を介してグランド端子へと流れるため、入力端子に現れる電圧が異常に高くなることを抑制できる。

また、請求項６記載のインバータ装置は、制御手段に設定されたパラメータの値に応じて、入力端子を介してアナログ電流を入力する電流入力モードと前記入力端子を介してアナログ電圧を入力する電圧入力モードとのいずれかに切り替えられるインターフェース回路を備えたインバータ装置において、前記インターフェース回路は、前記入力端子を介して入力されるアナログ電流をアナログ電圧に変換する電流／電圧変換回路と、前記電流入力モードにあっては前記電流／電圧変換回路による変換動作を有効とし、前記電圧入力モードにあっては前記電流／電圧変換回路による変換動作を無効とする切替回路と、前記インターフェース回路への動作用電源が遮断されている期間において、前記入力端子の電圧が所定のしきい値電圧未満の場合には前記電流／電圧変換回路による変換動作を無効とし、前記入力端子の電圧が前記しきい値電圧以上の場合には前記電流／電圧変換回路による変換動作を有効とし且つ前記電流／電圧変換回路により変換されたアナログ電圧を前記しきい値電圧にクランプするクランプ回路とを備えていることを特徴とする。

このように構成すれば、インターフェース回路への動作用電源が遮断されている場合に、入力端子を介してアナログ電流が入力されても、クランプ回路の動作により入力端子の電圧はしきい値電圧にクランプされるため、入力端子に現れる電圧が異常に高くなることを抑制できる。

本発明のインバータ装置によれば、装置の大型化およびコスト高を抑制しつつ、インターフェース回路への動作用電源が遮断されている場合に入力端子に現れる電圧が異常に高くなることを防止できる。

（第１の実施形態）
以下、本発明の第１の実施形態について図１および図２を参照しながら説明する。
図１は、インバータ装置におけるアナログ信号の入力インターフェースに関する部分の構成を示している。図１に示すように、インバータ装置１は、インターフェース回路２、Ａ／Ｄ変換回路３、制御回路４、入力端子５およびグランド端子６を備えている。インバータ装置１は、入力端子５に接続された外部機器（図示せず）から与えられるアナログ信号により、周波数等を設定可能に構成されている。このアナログ信号としては、規定範囲が４〜２０ｍＡのアナログ電流および規定範囲が０〜１０Ｖのアナログ電圧のいずれかが用いられる。

インターフェース回路２は、制御回路４に設定されたパラメータの値に基づいてアナログ信号の種類（アナログ電流またはアナログ電圧）に対応した切替状態（電流入力切替状態または電圧入力切替状態）に切り替え可能となっている。インターフェース回路２は、入力されるアナログ信号をＡ／Ｄ変換回路３の規定入力範囲の電圧（例えば０〜５Ｖ）に変換して出力する。インターフェース回路２は、トランジスタＱ１〜Ｑ４、ツェナーダイオード７および抵抗Ｒ１〜Ｒ１０から構成されている。

トランジスタＱ１（切替用トランジスタに相当）はＰＮＰ形であり、エミッタは入力端子５に接続されており、コレクタは抵抗Ｒ１を介して所定の基準電位（０Ｖ）を持つグランド端子６に接続されている。トランジスタＱ１のベースは、抵抗Ｒ２およびＲ３を介してグランド端子６に接続されている。このような構成により、トランジスタＱ１は、入力端子５にアナログ電流またはアナログ電圧が与えられるとベース電流が流れてオンするようになっている。すなわち、抵抗Ｒ２およびＲ３は、オン状態設定手段８として機能する。

トランジスタＱ２（第１の遮断用トランジスタに相当）はＮＰＮ形であり、コレクタは入力端子５に接続されており、エミッタは抵抗Ｒ２とＲ３の接続点Ｎ１に接続されている。トランジスタＱ２のベースは、抵抗Ｒ４およびＲ５を介して電源端子９に接続されている。この電源端子９には、図示しない電源回路から例えば１５Ｖの直流電圧が与えられるようになっている。

トランジスタＱ３はＮＰＮ形であり、コレクタは抵抗Ｒ４とＲ５の接続点Ｎ２に接続されており、エミッタはグランド端子６に接続されている。トランジスタＱ３のベースには、制御回路４からの切替指令信号Ｓａが抵抗Ｒ６を介して与えられている。このような構成により、切替指令信号ＳａがＬレベル（例えば０Ｖ）になるとトランジスタＱ３がオフし、トランジスタＱ２がオンする。これにより、トランジスタＱ１へのベース電流の供給が停止され、トランジスタＱ１がオフするようになっている。

入力端子５とグランド端子６との間には、抵抗Ｒ７およびＲ８が直列に接続されている。これら抵抗Ｒ７およびＲ８は、入力端子５に現れる電圧を分圧するものである。抵抗Ｒ７とＲ８の接続点Ｎ３はＡ／Ｄ変換回路３のアナログ入力端子に接続されている。Ａ／Ｄ変換回路３は、入力端子５に現れる電圧の分圧電圧を入力としてＡ／Ｄ変換を行い、そのデジタル変換値Ｄａを制御回路４に出力するようになっている。

本実施形態では、トランジスタＱ１〜Ｑ３および抵抗Ｒ２〜Ｒ６から第１の切替回路１０が構成されている。また、抵抗Ｒ１は、電流／電圧変換回路として機能する。インターフェース回路２は、トランジスタＱ１がオンしている期間には入力端子５とグランド端子６との間に抵抗Ｒ１が接続された状態（電流入力切替状態）となる。このため、入力端子５を介して与えられるアナログ電流は、抵抗Ｒ１を介してグランド端子６へ流れる。これにより、抵抗Ｒ１の端子間にはアナログ電流に応じた電圧（アナログ電圧）が生じる。つまり、抵抗Ｒ１による電流／電圧変換動作が有効となる。

また、インターフェース回路２は、トランジスタＱ１がオフしている期間には抵抗Ｒ１による電流／電圧変換動作が無効となる。つまり、入力端子５およびグランド端子６から抵抗Ｒ１が電気的に切り離された状態（電圧入力切替状態）となる。なお、本実施形態では、抵抗Ｒ１の抵抗値は２５０Ωとなっており、抵抗Ｒ７およびＲ８の抵抗値はそれぞれ１８ｋΩおよび１５ｋΩとなっている。このため、インターフェース回路２の入力インピーダンスは、電流入力切替状態では約２５０Ωと低くなり、電圧入力切替状態では約３３ｋΩと高くなる。

トランジスタＱ４（第２の遮断用トランジスタに相当）はＰＮＰ形であり、エミッタは入力端子５に接続されており、コレクタは接続点Ｎ１に接続されている。トランジスタＱ４のベース・エミッタ間には抵抗Ｒ９およびＲ１０が直列に接続されている。ツェナーダイオード７は、ツェナー電圧Ｖｚが例えば約５Ｖのものであり、アノードはグランド端子６に接続されており、カソードは抵抗Ｒ９とＲ１０の接続点Ｎ４に接続されている。このような構成により、入力端子５の電圧が、ツェナー電圧ＶｚにトランジスタＱ４の順方向電圧ＶＦを加えたしきい値電圧Ｖｔｈ（約５．７Ｖ）以上になると、ツェナーダイオード７が通電される。これにより、トランジスタＱ４がオンし、トランジスタＱ１へのベース電流の供給が停止され、トランジスタＱ１がオフするようになっている。本実施形態では、トランジスタＱ４、ツェナーダイオード７および抵抗Ｒ９、Ｒ１０により第２の切替回路１１が構成されている。

制御回路４（制御手段に相当）は、ＣＰＵ、ＲＯＭ、ＲＡＭ等を備えたマイクロコンピュータを主体として構成されている。制御回路４は、Ａ／Ｄ変換回路３から与えられるデジタル変換値Ｄａに基づいて周波数などの設定を行う。ただし、インターフェース回路２への動作用電源（電源端子９の電圧）が遮断されている状態では、制御回路４は、上記デジタル変換値Ｄａの最小値（アナログ電流またはアナログ電圧の規定最小値に相当）に基づいて上記設定を行う。なお、本実施形態では、アナログ電流の規定最小値は４ｍＡであり、アナログ電圧の規定最小値は０Ｖである。

制御回路４のＥＥＰＲＯＭおよびＲＡＭには、パラメータが記憶されている。制御回路４は、このパラメータの値に従いインターフェース回路２を電流入力切替状態（電流入力モード）および電圧入力切替状態（電圧入力モード）のいずれかに設定するようになっている。制御回路４は、電流入力モード時には切替指令信号ＳａをＨレベルとし、電圧入力モード時には切替指令信号ＳａをＬレベルとする。

制御回路４は、電動機等のインバータ装置１の電力供給対象である負荷に対する電力供給などの制御を行う。また、制御回路４は、電源端子９の電圧をモニタする機能を備えている（図示せず）。制御回路４は、電源端子９への電圧供給が停止されている期間および電流入力モードと電圧入力モードとの切り替え期間（電源立ち上げ時など）において、上記電力供給動作を禁止するようになっている。すなわち、制御回路４は、電力供給禁止手段としての機能を備えている。

次に、上記構成の作用について図２も参照して説明する。
図２は、入力端子５の電圧とインターフェース回路２の各トランジスタの動作状態とを示している。まず、インバータ装置１への電源が遮断されている状態でのインターフェース回路２の動作について説明する。インバータ装置１への動作用電源が遮断されている状態（電源端子９への電圧供給および制御回路４への電源供給が停止されている状態）では、トランジスタＱ２がオフしているため、トランジスタＱ１はオン駆動される。

そして、このとき、入力端子５に現れる電圧がしきい値電圧Ｖｔｈ（約５．７Ｖ）未満の場合、ツェナーダイオード７およびトランジスタＱ４はオフしている。このため、第２の切替回路１１の動作は、トランジスタＱ１の動作に影響を及ぼすことはない。従って、トランジスタＱ１はオン駆動されたままであり、インターフェース回路２は、低入力インピーダンス（約２５０Ω）の電流入力切替状態となる。

これに対し、入力端子５に現れる電圧がしきい値電圧Ｖｔｈ以上の場合、ツェナーダイオード７およびトランジスタＱ４がオンする。このような第２の切替回路１１の動作により、トランジスタＱ１がオフされる。従って、インターフェース回路２は、高入力インピーダンス（約３３ｋΩ）の電圧入力切替状態となる。このように、インターフェース回路２は、入力端子５に現れる電圧に応じてその状態が切り替えられるようになっている。

このようにインターフェース回路２の状態を切り替える理由について以下に説明する。インターフェース回路２が電流入力切替状態のとき、規定範囲内のアナログ電流（４〜２０ｍＡ）が入力されると、入力端子５には最大で約５Ｖの電圧が現れる。一方、アナログ電圧の規定範囲は０〜１０Ｖである。つまり、入力端子５に５Ｖを超えるしきい値電圧Ｖｔｈ（本実施形態では約５．７Ｖ）が現れる状態は、アナログ電圧が入力された状態である。

そこで、本実施形態のインターフェース回路２は、インバータ装置１への動作用電源遮断時において、入力端子５に現れる電圧がしきい値電圧Ｖｔｈ未満の場合にはアナログ電流が入力されていると判断し、これに対応した電流入力切替状態とする。また、入力端子５に現れる電圧がしきい値電圧Ｖｔｈ以上の場合にはアナログ電圧が入力されていると判断し、これに対応した電圧入力切替状態とするように構成されている。

続いて、インバータ装置１に動作用電源が供給されている状態でのインターフェース回路２の動作について説明する。制御回路４は、電源立ち上げ時、パラメータの値を読み出し、その値に従い、インターフェース回路２を電流入力モードおよび電圧入力モードのいずれかに設定する。このとき、電圧入力モードに設定する場合、制御回路４は、Ｌレベルの切替指令信号Ｓａを出力する。これにより、トランジスタＱ２がオンするため、トランジスタＱ１はオフする。従って、インターフェース回路２は、高入力インピーダンスの電圧入力切替状態となり、外部機器からアナログ電圧を入力可能な状態となる。なお、この場合、トランジスタＱ２がオンしているため、第２の切替回路１１のトランジスタＱ４の動作状態がトランジスタＱ１の動作に影響することはない。

一方、電流入力モードに設定する場合、制御回路４は、Ｈレベルの切替指令信号Ｓａを出力する。これにより、トランジスタＱ２がオフするため、トランジスタＱ１はオン駆動される。従って、インターフェース回路２は、前述したインバータ装置１への動作用電源遮断時と同様、入力端子５に現れる電圧に応じてその状態が切り替えられる。すなわち、入力端子５に現れる電圧がしきい値電圧Ｖｔｈ未満の場合には電流入力切替状態となり、しきい値電圧Ｖｔｈ以上の場合には電圧入力切替状態となる。

以上説明したように、本実施形態によれば次のような効果を奏する。
インバータ装置１への動作用電源遮断時、入力端子５に現れる電圧がしきい値電圧Ｖｔｈ未満の場合には電流入力切替状態となり、しきい値電圧Ｖｔｈ以上の場合には電圧入力切替状態となるようにインターフェース回路２の切替状態を切り替えるように構成した。これにより、インバータ装置１への動作用電源遮断時、規定範囲内のアナログ電流（４〜２０ｍＡ）が入力された場合でも、入力端子５に現れる電圧は最大で５Ｖとなり、入力端子５に現れる電圧が異常に高くなることを防止できる。

また、このとき、しきい値電圧Ｖｔｈ以上のアナログ電圧が入力された場合には、インターフェース回路２の切替状態は高入力インピーダンスの電圧入力切替状態に切り替えられている。このため、インターフェース回路２（抵抗Ｒ１）において生じる電力損失を低く抑えることができる。

制御回路４は、インバータ装置１への動作用電源が供給されている状態では、予め記憶されたパラメータの値に従い、インターフェース回路２を電流入力切替状態（電流入力モード）および電圧入力切替状態（電圧入力モード）のいずれかに設定するようにした。これにより、使用者が予めパラメータの設定を行うだけで、インターフェース回路２を入力アナログ信号の種類に対応した切替状態に設定することができる。従って、モード切替用の切替スイッチが不要となり装置の大型化およびコスト高を抑制できる。

しきい値電圧Ｖｔｈは、電流入力切替状態のインターフェース回路２に対し、規定範囲内の最大のアナログ電流（２０ｍＡ）が入力されたときに入力端子５に現れる最大電圧（５Ｖ）よりも高い電圧である５．７Ｖに設定した。また、インターフェース回路２は、制御回路４により電流入力切替状態に設定されている場合にも入力端子５に現れる電圧に応じてその状態を切り替えるようにした。これにより、例えば、インバータ装置１への動作用電源が供給されているとき、電流入力切替状態のインターフェース回路２に対してアナログ電圧が誤って入力されても、インターフェース回路２が電圧入力切替状態に切り替えられるのでインターフェース回路２において生じる電力損失を低く抑えることができる。

インターフェース回路２への動作用電源が遮断されている期間および電源立ち上げ時などの制御回路４の入力モード切り替え期間においては、インターフェース回路２からＡ／Ｄ変換回路３に出力される電圧がアナログ信号に基づくものでない可能性がある。このため、制御回路４は、インターフェース回路２への動作用電源（電源端子９の電圧）が遮断されている期間には、Ａ／Ｄ変換回路３から与えられるデジタル変換値Ｄａの最小値に基づいて周波数等の設定を行うようにした。これにより、例えば周波数設定の場合では最小の周波数（０Ｈｚ）となるため、安全性を確保しつつ、インバータ装置１の制御対象機器の誤動作を防止できる。また、制御回路４は、上記各期間に電動機等の電力供給対象である負荷に対する電力供給動作を禁止するようにした。これにより、制御対象機器の誤動作を確実に防止できる。

（第２の実施形態）
以下、本発明の第２の実施形態について図３および図４を参照しながら説明する。
本実施形態では、第１の実施形態に対してインターフェース回路の構成を変更した場合について説明する。図３は、第１の実施形態における図１相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略する。

図３に示すように、インバータ装置２１は、インターフェース回路２２、Ａ／Ｄ変換回路３、制御回路４、入力端子５およびグランド端子６を備えている。インターフェース回路２２は、制御回路４に設定されたパラメータの値に基づいてアナログ信号の種類（アナログ電流またはアナログ電圧）に対応した切替状態（電流入力切替状態または電圧入力切替状態）に切り替え可能となっている。インターフェース回路２２は、入力されるアナログ信号をＡ／Ｄ変換回路３の規定入力範囲の電圧（例えば０〜５Ｖ）に変換して出力する。インターフェース回路２２は、トランジスタＱ２１、Ｑ２２、抵抗Ｒ１、Ｒ７、Ｒ８、Ｒ２１、Ｒ２２および電源回路２３から構成されている。

トランジスタＱ２１（切替用トランジスタに相当）はＮＰＮ形であり、コレクタは抵抗Ｒ１を介して入力端子５に接続されており、エミッタは所定の基準電位（０Ｖ）を持つグランド端子６に接続されている。トランジスタＱ１のベースには、制御回路４からの切替指令信号Ｓａが抵抗Ｒ２１を介して与えられている。このような構成により、トランジスタＱ１は、切替指令信号Ｓａの電圧レベル（ＨまたはＬ）に応じてオンまたはオフされるようになっている。入力端子５とグランド端子６との間には、抵抗Ｒ７およびＲ８が直列に接続されている。これら抵抗Ｒ７およびＲ８は、入力端子５に現れる電圧を分圧するものである。抵抗Ｒ７とＲ８の接続点Ｎ２１はＡ／Ｄ変換回路３のアナログ入力端子に接続されている。

本実施形態では、トランジスタＱ２１および抵抗Ｒ２１から切替回路２４が構成されている。また、抵抗Ｒ１は、電流／電圧変換回路として機能するものである。インターフェース回路２２は、切替指令信号ＳａがＨレベルでありトランジスタＱ２１がオンしている期間には入力端子５とグランド端子６との間に抵抗Ｒ１が接続された状態（電流入力切替状態）となる。このため、入力端子５を介して与えられるアナログ電流は、抵抗Ｒ１を介してグランド端子６へ流れる。これにより、抵抗Ｒ１の端子間にはアナログ電流に応じた電圧（アナログ電圧）が生じる。つまり、抵抗Ｒ１による電流／電圧変換動作が有効となる。

また、インターフェース回路２２は、切替指令信号ＳａがＬレベルでありトランジスタＱ２１がオフしている期間には抵抗Ｒ１による電流／電圧変換動作が無効となる。つまり、入力端子５およびグランド端子６から抵抗Ｒ１が電気的に切り離された状態（電圧入力切替状態）となる。なお、本実施形態では、抵抗Ｒ１の抵抗値は２５０Ωとなっており、抵抗Ｒ７およびＲ８の抵抗値はそれぞれ１８ｋΩおよび１５ｋΩとなっている。このため、インターフェース回路２２の入力インピーダンスは、電流入力切替状態では約２５０Ωと低くなり、電圧入力切替状態では約３３ｋΩと高くなる。

トランジスタＱ２２（デプレッション形のＦＥＴに相当）は接合型ＦＥＴであり、ドレインは抵抗Ｒ２２（電流制限用抵抗に相当）を介して入力端子５に接続されており、ソースはグランド端子６に接続されている。トランジスタＱ２２のゲートには、電源回路２３からの電圧Ｖｍ（負の電圧に相当）が与えられるようになっている。電源回路２３（電圧付与手段に相当）は、インバータ装置１への動作用電源が供給されている期間に動作するものであり、例えば−５Ｖの電圧Ｖｍを出力する。従って、インバータ装置１への動作用電源が遮断されている期間には、トランジスタＱ２２のゲート電位は、基準電位である０Ｖ（グランド端子６の電位）となる。

図４は、トランジスタＱ２２のドレイン電流Ｉｄとゲート・ソース間電圧Ｖｇｓとの関係を示す図である。この図４に示すように、トランジスタＱ２２は、ゲート・ソース間電圧Ｖｇｓが０Ｖのときに約６ｍＡのドレイン電流Ｉｄを流すことが可能となっている。そして、ゲート・ソース間電圧Ｖｇｓが０Ｖよりも低くなり負の電圧になるとドレイン電流Ｉｄが流れ難くなり、ゲート・ソース間電圧Ｖｇｓが約−０．７Ｖ以下になるとドレイン電流Ｉｄがほとんど流れなくなるようになっている。

制御回路４のＥＥＰＲＯＭおよびＲＡＭには、パラメータが記憶されている。制御回路４は、このパラメータの値に従いインターフェース回路２２を電流入力切替状態（電流入力モード）および電圧入力切替状態（電圧入力モード）のいずれかに設定するようになっている。制御回路４は、電流入力モード時には切替指令信号ＳａをＨレベルとし、電圧入力モード時には切替指令信号ＳａをＬレベルとする。

次に、本実施形態の作用および効果について説明する。
まず、インバータ装置２１に動作用電源が供給されている状態でのインターフェース回路２２の動作について説明する。制御回路４は、電源立ち上げ時、パラメータの値を読み出し、その値に従いインターフェース回路２２を電流入力モードおよび電圧入力モードのいずれかに設定する。このとき、電圧入力モードに設定する場合、制御回路４は、Ｌレベルの切替指令信号Ｓａを出力する。これにより、トランジスタＱ２１がオフするため、インターフェース回路２２は、高入力インピーダンスの電圧入力切替状態となり、外部機器からアナログ電圧を入力可能な状態となる。

一方、電流入力モードに設定する場合、制御回路４は、Ｈレベルの切替指令信号Ｓａを出力する。これにより、トランジスタＱ２１がオンするため、インターフェース回路２２は、低入力インピーダンスの電流入力切替状態となり、外部機器からアナログ電流を入力可能な状態となる。

また、インバータ装置２１に動作用電源が供給されている状態では、トランジスタＱ２２のゲートには、約−５Ｖの電圧Ｖｍが与えられている。このため、トランジスタＱ２２のゲート・ソース間電圧Ｖｇｓは約−５Ｖとなり、トランジスタＱ２２はオフ状態となる。従って、トランジスタＱ２２および抵抗Ｒ２２の直列回路が、入力端子５を介して入力されるアナログ信号に対して影響を及ぼすことはない。

続いて、インバータ装置２１への動作用電源が遮断されている状態でのインターフェース回路２２の動作について説明する。インバータ装置１への動作用電源が遮断されている期間には切替指令信号ＳａはＬレベルとなり、トランジスタＱ２１はオフとなる。従って、インターフェース回路２２は、高入力インピーダンス（約３３ｋΩ）の電圧入力切替状態となる。しかし、このとき、トランジスタＱ２２のゲート・ソース間電圧Ｖｇｓは０Ｖとなっており、トランジスタＱ２２はオン状態となる。つまり、入力端子５からグランド端子６への電流経路が形成される。従って、この状態において、インターフェース回路２２は、外部機器から入力端子５、抵抗Ｒ２２およびトランジスタＱ２２を介して約６ｍＡ（トランジスタＱ２２が流すことができる電流値）までのアナログ電流を流すことができる。

このように、本実施形態のインバータ装置２１は、その動作用電源が遮断されている期間において、外部機器から約６ｍＡ以下のアナログ電流が与えられた場合でも、そのアナログ電流が上記電流経路を介して流れるため、入力端子５に現れる電圧が異常に高くなることを防止できる。なお、トランジスタＱ２２として、オン時にドレイン電流を２０ｍＡまで流せるＦＥＴを使用すれば、規定範囲内のアナログ電流（４〜２０ｍＡ）が入力された場合に入力端子５に現れる電圧が異常に高くなることを防止できる。

さて、インバータ装置２１にアナログ信号を与える外部機器には、そのアナログ信号の伝送経路の断線検出機能を備えていることが多い。この断線検出機能は、入力端子５に対し、常時所定の電流（例えば４ｍＡ）が流れることを監視し、その所定の電流が流れなくなったときには上記伝送経路に断線が生じたことを検出する機能である。

入力端子５に対し、このような断線検出機能を備えた外部機器からアナログ信号が与えられる場合、インバータ装置２１への動作用電源が遮断されている期間にインターフェース回路２２が高入力インピーダンスの電圧入力切替状態であると、上記所定の電流を流すことができない。このため、外部機器において断線の誤検出が生じてしまう。本実施形態のインターフェース回路２２は、インバータ装置１への動作用電源が遮断されている期間には、トランジスタＱ２２がオンとなり、約６ｍＡまでの電流を流すことが可能となっているため、上記外部機器における断線の誤検出を防止することができる。

（第３の実施形態）
以下、本発明の第３の実施形態について図５を参照しながら説明する。
本実施形態では、第１の実施形態に対してインターフェース回路の構成を変更した場合について説明する。図５は、第１の実施形態における図１に相当する図であり、第１の実施形態と同一部分には同一符号を付して説明を省略する。

図５に示すように、インバータ装置３１は、インターフェース回路３２、Ａ／Ｄ変換回路３、制御回路４、入力端子５およびグランド端子６を備えている。インターフェース回路３２は、制御回路４に設定されたパラメータの値に基づいてアナログ信号の種類（アナログ電流またはアナログ電圧）に対応した切替状態（電流入力切替状態または電圧入力切替状態）に切り替え可能となっている。インターフェース回路３２は、入力されるアナログ信号をＡ／Ｄ変換回路３の規定入力範囲の電圧（例えば０〜５Ｖ）に変換して出力する。インターフェース回路３２は、トランジスタＱ３１〜Ｑ３３、ダイオードＤ３１〜Ｄ３３、ツェナーダイオード３３および抵抗Ｒ１、Ｒ７、Ｒ８、Ｒ３１〜Ｒ３５から構成されている。

トランジスタＱ３１（切替用トランジスタに相当）はＮＰＮ形であり、コレクタは抵抗Ｒ１を介して入力端子５に接続されており、エミッタは所定の基準電位（０Ｖ）を持つグランド端子６に接続されている。トランジスタＱ３１のベース・エミッタ間には抵抗Ｒ３１が接続されている。トランジスタＱ３２はＰＮＰ形であり、エミッタは電源端子３４に接続されている。この電源端子３４には、図示しない電源回路から例えば５Ｖの直流電圧が与えられるようになっている。トランジスタＱ３２のコレクタはダイオードＤ３１および抵抗Ｒ３２を介してトランジスタＱ３１のベースに接続されている。トランジスタＱ３２のベース・エミッタ間には抵抗Ｒ３３が接続されている。トランジスタＱ３２のベースには、制御回路４からの切替指令信号Ｓａが抵抗Ｒ３４を介して与えられている。

このような構成により、切替指令信号ＳａがＬレベル（例えば０Ｖ）になるとトランジスタＱ３２がオンし、トランジスタＱ３１がオンする。また、切替指令信号ＳａがＨレベル（例えば５Ｖ）になるとトランジスタＱ３２がオフし、トランジスタＱ３１がオフするようになっている。
入力端子５とグランド端子６との間には、抵抗Ｒ７およびＲ８が直列に接続されている。これら抵抗Ｒ７およびＲ８は、入力端子５に現れる電圧を分圧するものである。抵抗Ｒ７とＲ８の接続点Ｎ３１はＡ／Ｄ変換回路３のアナログ入力端子に接続されている。

本実施形態では、トランジスタＱ３１、Ｑ３２、ダイオードＤ３１および抵抗Ｒ３１〜Ｒ３４から切替回路３５が構成されている。また、抵抗Ｒ１は、電流／電圧変換回路として機能する。インターフェース回路３２は、トランジスタＱ３１がオンしている期間には入力端子５とグランド端子６との間に抵抗Ｒ１が接続された状態（電流入力切替状態）となる。このため、入力端子５を介して与えられるアナログ電流は、抵抗Ｒ１を介してグランド端子６へ流れる。これにより、抵抗Ｒ１の端子間にはアナログ電流に応じた電圧（アナログ電圧）が生じる。つまり、抵抗Ｒ１による電流／電圧変換動作が有効となる。

また、インターフェース回路３２は、トランジスタＱ３１がオフしている期間には抵抗Ｒ１による電流／電圧変換動作が無効となる。つまり、入力端子５およびグランド端子６から抵抗Ｒ１が電気的に切り離された状態（電圧入力切替状態）となる。なお、本実施形態では、抵抗Ｒ１の抵抗値は２５０Ωとなっており、抵抗Ｒ７およびＲ８の抵抗値はそれぞれ１８ｋΩおよび１５ｋΩとなっている。このため、インターフェース回路３２の入力インピーダンスは、電流入力切替状態では約２５０Ωと低くなり、電圧入力切替状態では約３３ｋΩと高くなる。

トランジスタＱ３３はＰＮＰ形であり、エミッタは入力端子５に接続されており、コレクタは抵抗Ｒ３２とダイオードＤ３１の接続点Ｎ３２に接続されている。トランジスタＱ３３のベースは、ダイオードＤ３２、抵抗Ｒ３５およびツェナーダイオード３３を介してグランド端子６に接続されている。ツェナーダイオード３３は、ツェナー電圧Ｖｚが例えば約４．３Ｖのものである。ダイオードＤ３２と抵抗Ｒ３５の接続点Ｎ３３はダイオードＤ３３を介して電源端子３６に接続されている。この電源端子３６には、図示しない電源回路から例えば１５Ｖの直流電圧が与えられるようになっている。

このような構成により、入力端子５の電圧が、ツェナー電圧ＶｚにトランジスタＱ３３およびダイオードＤ３２のそれぞれの順方向電圧ＶＦを加えたしきい値電圧Ｖｔｈ（約５．７Ｖ）以上になると、ツェナーダイオード３３が通電される。これにより、トランジスタＱ３３がオンし、トランジスタＱ３１がオンするようになっている。ただし、電源端子３６に１５Ｖの直流電圧が供給されている期間には上記入力端子５の電圧にかかわらず、ツェナーダイオード３３は通電される。しかし、このとき、ダイオードＤ３２がオフするため、トランジスタＱ３３は常にオフした状態となっている。本実施形態では、トランジスタＱ３３、ダイオードＤ３２、Ｄ３３、ツェナーダイオード３３および抵抗Ｒ３５によりクランプ回路３７が構成されている。

制御回路４のＥＥＰＲＯＭおよびＲＡＭには、パラメータが記憶されている。制御回路４は、このパラメータの値に従いインターフェース回路３２を電流入力切替状態（電流入力モード）および電圧入力切替状態（電圧入力モード）のいずれかに設定するようになっている。制御回路４は、電流入力モード時には切替指令信号ＳａをＬレベルとし、電圧入力モード時には切替指令信号ＳａをＨレベルとする。

次に、上記構成の作用および効果について説明する。
まず、インバータ装置１に動作用電源が供給されている状態（電源端子３４および３６への電圧供給および制御回路４への電源供給が行われている状態）でのインターフェース回路３２の動作について説明する。制御回路４は、電源立ち上げ時、パラメータの値を読み出し、その値に従いインターフェース回路３２を電流入力モードおよび電圧入力モードのいずれかに設定する。このとき、電圧入力モードに設定する場合、制御回路４は、Ｈレベルの切替指令信号Ｓａを出力する。これにより、トランジスタＱ３２がオフするため、トランジスタＱ３１はオフする。従って、インターフェース回路３２は、高入力インピーダンスの電圧入力切替状態となり、外部機器からアナログ電圧を入力可能な状態となる。

一方、電流入力モードに設定する場合、制御回路４は、Ｌレベルの切替指令信号Ｓａを出力する。これにより、トランジスタＱ３２がオンするため、トランジスタＱ３１はオンする。従って、インターフェース回路３２は、低入力インピーダンスの電流入力切替状態となり、外部機器からアナログ電流を入力可能な状態となる。なお、インバータ装置３１への動作用電源が供給されている状態では、クランプ回路３７のトランジスタＱ３３は常にオフ状態であり、トランジスタＱ３１の動作に影響することはない。

続いて、インバータ装置３１への電源が遮断されている状態でのインターフェース回路３２の動作について説明する。インバータ装置３１への動作用電源が遮断されている状態（電源端子３４および３６への電圧供給および制御回路４への電源供給が停止されている状態）では、トランジスタＱ３２がオフしているため、トランジスタＱ３１はオフしている。

このとき、入力端子５を介してアナログ信号が与えられていない場合、ツェナーダイオード３３がオンすることはない。このため、クランプ回路３７の動作は、トランジスタＱ３１の動作に影響を及ぼすことはない。従って、トランジスタＱ３１はオフしたたままであり、インターフェース回路３２は、高入力インピーダンス（約３３ｋΩ）の電圧入力切替状態となっている。

また、上記のとおり電圧入力切替状態に設定されたインターフェース回路３２に対し、外部機器からアナログ電流が入力された場合、インターフェース回路３２は以下のように動作する。すなわち、高入力インピーダンスのインターフェース回路３２に対しアナログ電流が供給されると、入力端子５の電圧が上昇する。その結果、入力端子５の電圧がしきい値電圧Ｖｔｈ（５．７Ｖ）に達すると、ツェナーダイオード３３が通電される。このとき、トランジスタＱ３３およびＱ３１は、活性領域でのオン状態となる。具体的には、トランジスタＱ３１は、入力端子５の電圧をほぼしきい値電圧Ｖｔｈに維持するようなオン状態となる。

このように、本実施形態のインバータ装置３１は、その動作用電源が遮断されている期間において、外部機器からアナログ電流が与えられた場合でも、クランプ回路３７の動作により入力端子５の電圧をしきい値電圧Ｖｔｈに維持（クランプ）する。従って、入力端子５に現れる電圧が異常に高くなることを防止できる。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
制御回路４は、電力供給禁止手段としての機能を必要に応じて備えればよい。制御回路４は、インターフェース回路への動作用電源が遮断されている期間において、所定値に基づいて各設定を行うようにしてもよい。この所定値は、上記設定によりインバータ装置１が安全に運転可能となるような値とすることが望ましい。
しきい値電圧Ｖｔｈは、入力端子５を介して入力されるアナログ電流およびアナログ電圧の規定範囲に応じて適宜変更すればよい。
第１の実施形態において、電流入力モードに設定された場合、インターフェース回路２は、入力端子５に現れる電圧の値にかかわらず電流入力切替状態に設定するように構成してもよい。

本発明の第１の実施形態を示すインバータ装置の入力部の構成を示す図 入力端子の電圧と入力部の各トランジスタの動作状態とを示す図 本発明の第２の実施形態を示す図１相当図 接合型ＦＥＴのドレイン電流とゲート・ソース間電圧との関係を示す図 本発明の第３の実施形態を示す図１相当図

符号の説明

図面中、１はインバータ装置、２はインターフェース回路、４は制御回路（制御手段、電力供給禁止手段）、５は入力端子、６はグランド端子、７はツェナーダイオード、８はオン状態設定手段、１０は第１の切替回路、１１は第２の切替回路、Ｑ１は切替用トランジスタ、Ｑ２は第１の遮断用トランジスタ、Ｑ４は第２の遮断用トランジスタ、Ｒ１は抵抗（電流／電圧変換回路）、２１はインバータ装置、２２はインターフェース回路、２３は電源回路（電圧付与手段）、２４は切替回路、Ｑ２２は接合型ＦＥＴ（デプレッション形のＦＥＴ）、Ｒ２２は電流制限用抵抗、３１はインバータ装置、３２はインターフェース回路、３５は切替回路、３７はクランプ回路を示す。

Claims (8)

1. 制御手段に設定されたパラメータの値に応じて、入力端子を介してアナログ電流を入力する電流入力モードと前記入力端子を介してアナログ電圧を入力する電圧入力モードとのいずれかに切り替えられるインターフェース回路を備えたインバータ装置において、
   前記インターフェース回路は、
   前記入力端子を介して入力されるアナログ電流をアナログ電圧に変換する電流／電圧変換回路と、
   前記電流入力モードにあっては前記電流／電圧変換回路による変換動作を有効とし、前記電圧入力モードにあっては前記電流／電圧変換回路による変換動作を無効とする第１の切替回路と、
   前記インターフェース回路への動作用電源が遮断されている期間において、前記入力端子の電圧が所定のしきい値電圧未満の場合には前記電流／電圧変換回路による変換動作を有効とし、前記入力端子の電圧が前記しきい値電圧以上の場合には前記電流／電圧変換回路による変換動作を無効とする第２の切替回路とを備えていることを特徴とするインバータ装置。
2. 前記しきい値電圧は、前記電流入力モードに設定された状態において、前記入力端子を介して規定範囲内のアナログ電流が入力されたときの前記入力端子に現れる最大電圧よりも高い電圧とされており、
   前記第２の切替回路は、前記インターフェース回路に動作用電源が供給されており且つ前記電流入力モードに設定されている期間において、前記入力端子の電圧が前記しきい値電圧未満の場合には前記電流／電圧変換回路による変換動作を有効とし、前記入力端子の電圧が前記しきい値電圧以上の場合には前記電流／電圧変換回路による変換動作を無効とすることを特徴とする請求項１記載のインバータ装置。
3. 前記電流／電圧変換回路は、前記入力端子と所定の基準電位が与えられるグランド端子との間に介在する抵抗を備え、前記入力端子を介して前記抵抗に流れるアナログ電流を前記抵抗の端子間に生じるアナログ電圧に変換する構成であり、
   前記第１の切替回路は、前記入力端子と前記抵抗との間に設けられた切替用トランジスタと、前記入力端子を介してアナログ電流またはアナログ電圧が入力されると前記切替用トランジスタをオンさせるオン状態設定手段と、前記電圧入力モードに設定されているときに前記切替用トランジスタをオフさせる第１の遮断用トランジスタとを備え、
   前記第２の切替回路は、前記入力端子の電圧が前記所定のしきい値電圧以上になると通電されるツェナーダイオードと、前記ツェナーダイオードが通電されることにより駆動されて前記切替用トランジスタをオフさせる第２の遮断用トランジスタとを備えていることを特徴とする請求項２記載のインバータ装置。
4. 前記入力端子を介して入力される規定範囲内のアナログ電圧の最大値は、前記電流入力モードに設定された状態において前記入力端子を介して規定範囲内のアナログ電流が入力されたときの前記入力端子に現れる最大電圧よりも高いことを特徴とする請求項１ないし３のいずれかに記載のインバータ装置。
5. 制御手段に設定されたパラメータの値に応じて、入力端子を介してアナログ電流を入力する電流入力モードと前記入力端子を介してアナログ電圧を入力する電圧入力モードとの何れかに切り替えられるインターフェース回路を備えたインバータ装置において、
   前記インターフェース回路は、
   前記入力端子を介して入力されるアナログ電流をアナログ電圧に変換する電流／電圧変換回路と、
   前記電流入力モードにあっては前記電流／電圧変換回路による変換動作を有効とし、前記電圧入力モードにあっては前記電流／電圧変換回路による変換動作を無効とする切替回路と、
   前記入力端子から所定の基準電位を持つグランド端子への電流経路を形成するように設けられたデプレッション形のＦＥＴおよび電流制限用抵抗の直列回路と、
   前記インターフェース回路に動作用電源が供給されている期間には前記ＦＥＴのゲート・ソース間に前記ＦＥＴがオフするような負の電圧を与え、前記インターフェース回路への動作用電源が遮断されている期間には前記ＦＥＴのゲート・ソース間に前記ＦＥＴがオンするような電圧を与える電圧付与手段とを備えていることを特徴とするインバータ装置。
6. 制御手段に設定されたパラメータの値に応じて、入力端子を介してアナログ電流を入力する電流入力モードと前記入力端子を介してアナログ電圧を入力する電圧入力モードとのいずれかに切り替えられるインターフェース回路を備えたインバータ装置において、
   前記インターフェース回路は、
   前記入力端子を介して入力されるアナログ電流をアナログ電圧に変換する電流／電圧変換回路と、
   前記電流入力モードにあっては前記電流／電圧変換回路による変換動作を有効とし、前記電圧入力モードにあっては前記電流／電圧変換回路による変換動作を無効とする切替回路と、
   前記インターフェース回路への動作用電源が遮断されている期間において、前記入力端子の電圧が所定のしきい値電圧未満の場合には前記電流／電圧変換回路による変換動作を無効とし、前記入力端子の電圧が前記しきい値電圧以上の場合には前記電流／電圧変換回路による変換動作を有効とし且つ前記電流／電圧変換回路により変換されたアナログ電圧を前記しきい値電圧にクランプするクランプ回路とを備えていることを特徴とするインバータ装置。
7. 前記インターフェース回路への動作用電源が遮断されている期間および前記電流入力モードと前記電圧入力モードとの切り替え期間において、当該インバータ装置の電力供給対象である負荷に対する電力供給を禁止する電力供給禁止手段を備えていることを特徴とする請求項１ないし６のいずれかに記載のインバータ装置。
8. 前記制御手段は、前記インターフェース回路に動作用電源が供給されている期間には前記入力端子を介して入力される規定範囲内のアナログ電流またはアナログ電圧に基づいて所定の制御を行い、前記インターフェース回路への動作用電源が遮断されている期間には前記アナログ電流の規定最小値または前記アナログ電圧の規定最小値に基づいて前記所定の制御を行うことを特徴とする請求項１ないし７のいずれかに記載のインバータ装置。

Images