JP5427356B2 - 過電圧保護回路およびそれを備える電子機器 - Google Patents

Description

本発明は、過電圧保護回路およびそれを備える電子機器に関し、より特定的には、電子機器等に含まれる回路に対して電源から過大な電圧が印加されることを防止する過電圧保護回路およびそれを備える電子機器に関する。

従来、ＡＣアダプタ等の電源から回路に対して過大な電圧が供給されることを防止する過電圧保護回路がある。例えば、特許文献１には、過電圧から回路を保護する過電圧保護回路（電圧制限回路）が開示されている。この過電圧保護回路は、その両端の電圧を所定の電圧値に制限する電圧リミッタを有している。過電圧保護回路は、保護すべき回路（被保護回路）を電圧リミッタと並列に接続することで、被保護回路に対して電圧リミッタの両端の電圧以上の電圧が印加されることを防止している。
特開２００４−２２９３６５号公報

特許文献１に開示されている過電圧保護回路ではダイオード等の素子によって電圧リミッタを構成しているので、制限すべき電圧値を精度良く設定することが難しい。上記のような過電圧保護回路において、制限すべき電圧値の精度を上げるためには、被保護回路に対して供給される電圧値を検出する電圧検出集積回路を組み込むことが考えられる。すなわち、被保護回路に対して供給される電圧値を電圧検出集積回路によって検出し、供給される電圧を制限（または遮断）するか、そのまま供給するかを検出結果に応じて制御するのである。しかしながら、電圧検出集積回路自体は、過電圧に耐えることができないものである。そのため、過電圧保護回路に対して単に電圧検出集積回路を組み込んだ場合には、供給される過電圧によって電圧検出集積回路が破壊されてしまうことになり、ひいては、被保護回路に対して過電圧が供給されることを確実に防止することができない。

それ故、本発明の目的は、電圧検出集積回路を用いて、被保護回路に対して過電圧が供給されることを確実に防止することができる過電圧保護回路およびそれを備える電子機器を提供することである。

本発明は、上記の課題を解決するために、以下の構成を採用した。なお、本欄における括弧内の参照符号および補足説明等は、本発明の理解を助けるために後述する実施形態との対応関係を示したものであって、本発明を何ら限定するものではない。

第１の発明は、所定の被保護回路に対して許容電圧値よりも大きい電圧が供給されることを防止するための過電圧保護回路（３）である。過電圧保護回路は、入力端（１１）と、電圧降下手段（ツェナーダイオード１３）と、第１抵抗手段（第１抵抗素子１４）と電圧検出集積回路（電圧検出集積回路１５）と、スイッチング手段（ＭＯＳＦＥＴ１６）とを備えている。入力端には、外部から電圧が印加される。電圧降下手段は、その一端が入力端に接続され、所定の制限電圧値（ツェナーダイオード１３の降伏電圧値）以上の電圧が両端に印加された場合に当該制限電圧値だけ電圧降下を生じさせる。第１抵抗手段は、電圧降下手段の他端と接地端子との間に接続され、その両端にかかる電圧分の電圧降下を生じさせる。電圧検出集積回路は、電圧降下手段の両端間の電圧を検出し、検出電圧が許容電圧値よりも大きいか否かを示す検出信号を出力する。スイッチング手段は、検出電圧が許容電圧値以下であることを検出信号が示す場合、入力端に印加される電圧を被保護回路へ供給し、検出電圧が許容電圧値よりも大きいことを検出信号が示す場合、入力端に印加される電圧が被保護回路へ供給されることを停止する。

第２の発明において、制限電圧値は、許容電圧値よりも大きく、かつ、電圧検出集積回路の耐圧未満に設定されてもよい。

第３の発明において、電圧降下手段はツェナーダイオードであってもよい。

第４の発明において、前記所定の制限電圧値は前記許容電圧値よりも大きく、電圧検出集積回路は、検出電圧が許容電圧値以下の場合には入力端の電圧値よりも低い電圧を出力し、当該検出電圧が許容電圧値よりも大きい場合には当該入力端の電圧に等しい電圧を出力してもよい。このとき、スイッチング手段は、制御端子が電圧検出集積回路の出力端に接続され、制御端子の電圧が入力端の電圧より低い場合に入力端と被保護回路に接続される出力端との間を導通し、制御端子の電圧が入力端の電圧に等しい場合に入力端と出力端との間を遮断するＰ型ＭＯＳＦＥＴである。

第５の発明において、前記所定の制限電圧値は前記許容電圧値よりも大きく、電圧検出集積回路は、検出電圧が許容電圧値以下の場合には当該検出電圧よりも低い電圧を出力し、当該検出電圧が許容電圧値よりも大きい場合には出力をオープン状態としてもよい。このとき、スイッチング手段は、制御端子が電圧検出集積回路の出力端に接続され、制御端子の電圧が入力端の電圧より低い場合に入力端と被保護回路に接続される出力端との間を導通し、制御端子の電圧が入力端の電圧に等しい場合に入力端と出力端との間を遮断するＰ型ＭＯＳＦＥＴである。また、過電圧保護回路は、入力端と電圧検出集積回路の出力端との間に接続され、それに流れる電流の大きさに応じた電圧降下を生じさせる第２抵抗手段（第２抵抗素子２２）をさらに備える。

第６の発明において、スイッチング手段は電界効果トランジスタ（ＭＯＳＦＥＴ１６）であってもよい。

なお、本発明は、上記第１から第６の発明における過電圧保護回路を備える電子機器の形態で提供されてもよい。

第１の発明によれば、入力端に印加される電圧が制限電圧値以下である場合には、電圧検出集積回路によって印加電圧を精度良く検出することができる。これによって、印加電圧が許容電圧値よりも大きいか否かを正確に判定することができ、許容電圧値よりも大きい電圧が被保護回路に供給されることを確実に防止することができる。一方、入力端に印加される電圧が制限電圧値よりも大きい場合には、電圧降下手段の両端の電圧が制限電圧値に制限されるので、電圧検出集積回路の両端にかかる電圧は制限電圧以下となる。これによって、電圧検出集積回路が破壊されることを防ぐことができる。以上のように、第１の発明によれば、電圧検出集積回路を用いた過電圧保護回路を実現することができるとともに、電圧検出集積回路自体も保護され、被保護回路に対して過電圧が供給されることを確実に防止することができる。

第２の発明によれば、制限電圧値は許容電圧値よりも大きく設定されるので、電圧検出集積回路は少なくとも許容電圧値よりも大きい電圧値までを検出することができ、印加電圧が許容電圧値よりも大きいか否かを正確に判定することができる。また、制限電圧値は、電圧検出集積回路の耐圧よりも小さく設定されるので、電圧検出集積回路を過電圧から確実に保護することができる。

第３の発明によれば、電圧降下手段としてツェナーダイオードを用いることによって、簡易な構成で過電圧保護回路を構成することができる。

第４の発明によれば、いわゆるトーテムポール出力型の電圧検出集積回路を用いて、簡易な構成で過電圧保護回路を構成することができる。

第５の発明によれば、いわゆるオープン出力型の電圧検出集積回路を用いて、簡易な構成で過電圧保護回路を構成することができる。また、入力端と電圧検出集積回路の出力端との間に第２抵抗手段を接続することによって、電圧検出集積回路の出力端がオープン状態となる場合に当該出力端の電圧を印加電圧と同じにすることができ、回路の動作が不安定になることを防止することができる。

第６の発明によれば、スイッチング手段として電界効果トランジスタを用いることによって、入力端に印加された電圧を被保護回路に供給する場合における被保護回路への出力損失を小さくすることができる。

第７の発明によれば、電子機器が過電圧保護回路を備えることによって、過電圧が入力された場合に当該電子機器が故障することを防ぐことができる。

以下、図１を参照して、本発明の一実施形態に係る過電圧保護回路およびそれを備える電子機器について説明する。図１は、本実施形態に係る過電圧保護回路および電子機器の構成を示す図である。図１において、電子機器１は、電源コネクタ２、過電圧保護回路３、および被保護回路４を備えている。また、電子機器１には、電子機器１に電力を供給するためのＡＣアダプタ５が着脱自在に接続される。電子機器１は、典型的には携帯ゲーム装置や、携帯電話や、ノートパソコンや、デジタルカメラ等の携帯型の電子機器であるが、ＡＣアダプタ５によって外部から電力を供給される機器であればどのような機器であってもよく、据置型の電子機器であってもよい。

（電子機器１の概要構成）
図１において、電源コネクタ２に対してＡＣアダプタ５が着脱自在に接続される。また、電子機器１内において、電源コネクタ２は過電圧保護回路３を介して被保護回路４に接続される。これによって、ＡＣアダプタ５からの電力を電源コネクタ２および過電圧保護回路３を介して被保護回路４に供給することができる。被保護回路４は、所定の信号処理や情報処理を実行する集積回路である。被保護回路４は、ＡＣアダプタ５から供給される電力によって動作するものであれば、その処理内容はどのようなものであってもよい。ここで、ＡＣアダプタ５から被保護回路４に供給されることが許容される電圧の上限値を、許容電圧値と呼ぶ。許容電圧値は、被保護回路４が破壊されることなく動作することが可能な値に設定される。以下における実施形態の説明では、被保護回路４の許容電圧値を例えば６［Ｖ］と想定する。

ここで、ＡＣアダプタ５が故障した場合、あるいは、電子機器１に対して接続されることが想定されていないＡＣアダプタ５（例えば、他の製品用のＡＣアダプタや粗悪なＡＣアダプタ）が電子機器１に接続された場合には、ＡＣアダプタ５から上記許容電圧値よりも大きい過大な電圧（過電圧）が電子機器１に供給されることがある。この場合において、過電圧が被保護回路４に直接供給されれば、被保護回路４が破壊され、電子機器１が故障してしまうおそれがある。そのため、図１に示すように、電源コネクタ２と被保護回路４との間には過電圧保護回路３が接続される。過電圧保護回路３は、被保護回路４に過電圧が供給されることを防止するための回路である。以下、過電圧保護回路３について説明する。

（過電圧保護回路３の構成）
図１に示すように、過電圧保護回路３は、入力端１１、出力端１２、ツェナーダイオード１３、第１抵抗素子１４、電圧検出集積回路（図では「ＶＤ」（Ｖｏｌｔａｇｅ Ｄｅｔｅｃｔｏｒ）と記載）１５、およびＭＯＳＦＥＴ１６を備えている。入力端１１は、電源コネクタ２に接続される。入力端１１には、ツェナーダイオード１３のカソード端子が接続される。ツェナーダイオード１３のアノード端子には第１抵抗素子１４の一端が接続され、第１抵抗素子１４の他端は接地される。詳細は後述するが、ツェナーダイオード１３および第１抵抗素子１４は、過電圧印加時に入力端１１に印加される電圧を分圧し、電圧検出集積回路１５に過大な電圧が印加されることを防止する機能を有する。

電圧検出集積回路１５は、電圧入力端子および接地端子という２つの入力端子と、１つの電圧出力端子とを有している。電圧検出集積回路１５の各入力端子はそれぞれツェナーダイオード１３の両端に接続される。すなわち、電圧入力端子は入力端１１（ツェナーダイオード１３のカソード端子）に接続され、接地端子はツェナーダイオード１３と第１抵抗素子１４との間（ツェナーダイオード１３のアノード端子）に接続される。電圧検出集積回路１５は、入力される電圧の電圧値を検出し、検出された電圧値が所定の基準電圧値よりも大きいか否かを示す検出信号を出力する。ここでは、基準電圧値は、被保護回路４の上記許容電圧値と等しい値（６［Ｖ］）に設定される。つまり、電圧検出集積回路１５は、ツェナーダイオード１３の両端間の電圧を検出し、検出された電圧が上記許容電圧値よりも大きいか否かを示す検出信号を出力する。

なお、電圧検出集積回路１５は、集積回路であり、自身が動作可能な（破壊されない）入力電圧の上限値（耐圧）を有する。以下における実施形態の説明では、電圧検出集積回路１５の耐圧を１０［Ｖ］と想定する。つまり、本実施形態においては、電圧検出集積回路１５として、入力される電圧が６［Ｖ］よりも大きいか否かに応じて異なる結果を出力し、１０［Ｖ］以下の電圧を入力可能な回路を用いる。

また、本実施形態では、電圧検出集積回路１５は、いわゆるトーテムポール出力型の集積回路である。すなわち、電圧検出集積回路１５は、検出された電圧が基準電圧値（許容電圧値）以下である場合、検出信号としてＬｏレベルの電圧（電圧検出集積回路１５の接地端子側の電圧）を出力し、検出された電圧が当該基準電圧値よりも大きい場合、検出信号としてＨｉレベル（電圧入力端子側の電圧）の電圧を出力する。

一方、入力端１１と出力端１２との間には、ＭＯＳＦＥＴ１６が接続される。具体的には、ＭＯＳＦＥＴ１６はＰ型ＭＯＳＦＥＴであり、ソース端子が入力端１１に接続され、ドレイン端子が出力端１２に接続される。また、ゲート端子は電圧検出集積回路１５の電圧出力端子に接続される。詳細は後述するが、ＭＯＳＦＥＴ１６は、電圧検出集積回路１５からの検出信号に応じて、入力端１１と出力端１２との間を開閉するスイッチング手段として機能する。出力端１２は、被保護回路４に接続されている。

（ツェナーダイオード１３および第１抵抗素子１４に関する条件）
次に、図１のように構成される過電圧保護回路３において、ツェナーダイオード１３および第１抵抗素子１４が満たすべき条件について説明する。まず、ツェナーダイオード１３の満たすべき条件に関して、上記ツェナーダイオード１３の降伏電圧は、被保護回路４の許容電圧値（６［Ｖ］）以上であり、かつ、電圧検出集積回路１５の耐圧（１０［Ｖ］）以下となるように設定される。上記降伏電圧を許容電圧値よりも大きい値に設定する理由は、入力端１１に許容電圧値よりも大きい電圧が印加されたことを電圧検出集積回路１５によって検出できるようにするためである。また、上記降伏電圧を耐圧よりも小さく設定する理由は、電圧検出集積回路１５に対して耐圧よりも大きい電圧が入力されることを防止するためである。

また、第１抵抗素子１４の満たすべき第１の条件として、第１抵抗素子１４の抵抗値は、電圧検出回路１５の接地端子から流れる電流と当該抵抗値との積、すなわち、ツェナーダイオード１３に電流が流れていない状態における第１抵抗素子１４の両端間の電圧が、少なくとも、電圧検出集積回路１５の検出誤差よりも小さな値（好ましくは検出誤差の１／１０以下の値）となるように設定される。本実施形態では電圧検出集積回路１５はツェナーダイオード１３の両端間の電圧を検出するので、ツェナーダイオード１３に電流が流れていない状態における第１抵抗素子１４の両端間の電圧が大きければ、電圧検出集積回路１５は入力端１１に印加された電圧を検出することにならないからである。なお、電圧検出集積回路１５の検出誤差は、電圧検出集積回路１５の検出精度と許容電圧値とに基づいて決められる。以上のように、本実施形態では、電圧検出集積回路を流れる電流が高々数十μＡと非常に小さいことを考慮して、ツェナーダイオード１３の両端間の電圧と入力端１１に印加された電圧とが（ほぼ）等しいとみなすことができるように第１抵抗素子１４の抵抗値を設定する。すなわち、本実施形態の過電圧保護回路に印加されている電圧が許容電圧値（＝ツェナーダイオード１３の降伏電圧）以下である場合には、ツェナーダイオード１３にはほとんど電流が流れず、上記電圧検出回路を流れる電流のみが第１抵抗素子１４に流れる。そのため、この場合の第１抵抗素子１４の両端間の電圧が電圧検出集積回路１５の検出精度に対して無視できる程度の大きさとなるように第１抵抗素子１４の抵抗値を設定することによって、ツェナーダイオード１３の両端間の電圧と入力端１１に印加された電圧とが（ほぼ）等しいものとみなすことができる。

具体的に、例えば電圧検出集積回路１５の検出精度が±２％であり、電圧検出集積回路１５の接地端子から流れる電流が０．９［μＡ］である場合を考える。この場合、上記基準電圧値（６［Ｖ］）に対する検出誤差は、６［Ｖ］×±０．０２＝±１２０［ｍＶ］となる。したがって、第１抵抗素子１４の両端間の電圧は１２０［ｍＶ］よりも十分小さい値（例えば、検出誤差の１／１０以下の値となればよい。例えば第１抵抗素子１４の抵抗値を４．７［ｋΩ］とすれば、第１抵抗素子１４の両端間の電圧は、４．７［ｋΩ］×０．９［μＡ］＝４．２３［ｍＶ］となり、これは上記検出誤差の１／１０以下の値であり、十分小さいといえるので、抵抗値を適切な値に設定することができる。

以上のように、第１抵抗素子１４の抵抗値は、その両端間の電圧が大きくなりすぎないように、大きすぎない値に設定される必要がある。ただし、第１抵抗素子１４の抵抗値を小さくしすぎると、過電圧印加時にツェナーダイオード１３および第１抵抗素子１４に大量の電流が流れることになり、ツェナーダイオード１３および第１抵抗素子１４が破壊されてしまうおそれがある。そのため、第１抵抗素子１４の抵抗値は、ツェナーダイオード１３および第１抵抗素子１４に流れる電流が大きくなりすぎないように、小さすぎない値に設定される必要がある。

つまり、第１抵抗素子１４が上記第１の条件に加えて好ましくは満たすべき第２の条件として、ツェナーダイオード１３および第１抵抗素子１４の破壊を防ぐために、当該抵抗素子の抵抗値は以下のように設定される。入力端１１に印加される電圧として想定する最大の電圧が印加された場合、第１抵抗素子１４には想定最大電圧からツェナーダイオード１３の降伏電圧を引いた大きさの電圧が印加される。そして、第１抵抗素子１４に当該抵抗素子の抵抗値に応じた電流が流れ、さらに（ほぼ）同じ大きさの電流がツェナーダイオード１３にも流れる。このときにツェナーダイオード１３および第１抵抗素子１４において消費される電力がそれぞれの絶対最大定格電力以内（好ましくは定格電力以内）となるように、第１抵抗素子１４の抵抗値が設定される必要がある。例えば、入力端１１に印加される電圧が最大で２５［Ｖ］であると想定した場合においては、定格電力が１５０［ｍＷ］、降伏電圧が８．２［Ｖ］であるツェナーダイオードを用い、定格電力が６２．５［ｍＷ］、抵抗値が上述の４．７［ｋΩ］である抵抗を用いることで、条件を満足する回路を実現することができる。

（過電圧保護回路３の動作）
次に、以上のように構成される過電圧保護回路３の動作について説明する。まず、ＡＣアダプタ５から供給される電圧が正常な値である場合、すなわち、許容電圧値（６［Ｖ］）以下の電圧が入力端１１に印加される場合について説明する。この場合、電圧検出集積回路１５の電圧入力端の電圧Ｖｉ１は、入力端１１に印加される電圧値（入力端電圧値と呼ぶ）となる。また、上述したように第１抵抗素子１４の両端間の電圧は無視できるので、電圧検出集積回路１５の接地端子の電圧Ｖｉ２はほぼ０［Ｖ］となる。つまり、電圧検出集積回路１５には、入力端電圧値に等しい電圧が入力され、電圧検出集積回路１５は入力端電圧値の大きさを検出する。なお、この場合、入力端電圧値はツェナーダイオード１３の降伏電圧よりも小さいので、ツェナーダイオード１３には電流は流れない。

上記の場合、電圧検出集積回路１５は、検出された電圧値（入力端電圧値）が許容電圧値以下であることを示す検出信号を電圧出力端子から出力する。すなわち、電圧出力端子の電圧ＶｏはＬｏレベル（＝０［Ｖ］）となる。したがって、Ｐ型のＭＯＳＦＥＴ１６のゲート端子にはソース端子に対して負電圧が印加されるので、ソース−ドレイン間は導通状態（スイッチが開状態）となる。その結果、出力端１２の電圧は入力端電圧値となり、出力端１２から被保護回路４に対して電圧が供給される。以上のように、ＡＣアダプタ５から供給される電圧が正常な値である場合、過電圧保護回路３は、ＡＣアダプタ５から供給される電圧をそのまま被保護回路４に供給する。

次に、ＡＣアダプタ５から供給される電圧が正常な値でない場合、すなわち、許容電圧値よりも大きい電圧が入力端１１に印加される場合について説明する。ここで、入力端１１に印加される電圧値（入力端電圧値）がツェナーダイオード１３の降伏電圧（８．２［Ｖ］）以下である場合には、ＡＣアダプタ５から供給される電圧が正常な値である場合と同様、電圧検出集積回路１５には入力端電圧値に等しい電圧が入力される（この場合も第１抵抗素子１４に流れる電流は電圧検出集積回路１５からの電流のみであるから第１抵抗素子１４の両端間の電圧は無視できる）。一方、入力端電圧値がツェナーダイオード１３の降伏電圧（８．２［Ｖ］）よりも大きい場合には、ツェナーダイオード１３に電流が流れ、ツェナーダイオード１３の両端間の電圧は降伏電圧に等しい値となる。したがって、この場合、電圧検出集積回路１５には、降伏電圧に等しい電圧が入力される。以上のように、許容電圧値よりも大きい電圧が入力端１１に印加される場合であっても、電圧検出集積回路１５に入力される電圧が降伏電圧よりも大きくなることはない。つまり、入力端電圧値が電圧検出集積回路１５の耐圧よりも大きい場合であっても、電圧検出集積回路１５と並列に接続されたツェナーダイオード１３によって、降伏電圧よりも大きい電圧が電圧検出集積回路１５に入力されることはない。したがって、本実施形態によれば、電圧検出集積回路１５に耐圧よりも大きい電圧が入力されることはなく、電圧検出集積回路１５が破壊されることを防止することができる。

また、ＡＣアダプタ５から供給される電圧が正常な値でない場合、電圧検出集積回路１５には許容電圧値よりも大きい電圧が入力されるので、電圧検出集積回路１５は、検出された電圧値が許容電圧値よりも大きいことを示す検出信号を電圧出力端子から出力する。すなわち、電圧出力端子の電圧ＶｏはＨｉレベル（入力端電圧値と等しい電圧値）となる。したがって、Ｐ型のＭＯＳＦＥＴ１６のゲート端子にはソース端子とほぼ等しい電圧が印加されるので、ソース−ドレイン間に非導通状態（スイッチが閉状態）となる。その結果、出力端１２から被保護回路４に対しては電圧が供給されない。以上のように、ＡＣアダプタ５から供給される電圧が正常な値でない場合、過電圧保護回路３は、ＡＣアダプタ５から供給される電圧を被保護回路４に供給しない。したがって、被保護回路４に許容電圧値よりも大きい過電圧が供給されることがなく、過電圧保護回路３によって被保護回路４を過電圧から保護することができる。

以上のように、本実施形態によれば、ＡＣアダプタ５から許容電圧値よりも大きい電圧が供給される場合において、過電圧保護回路３は被保護回路４への電圧供給を停止するので、被保護回路４を過電圧から保護することができる。また、過電圧保護回路３では、ＡＣアダプタ５から供給される電圧の大きさを検出する電圧検出集積回路１５を用いているので、ＡＣアダプタ５から供給される電圧値を精度良く検出することができ、ＡＣアダプタ５から許容電圧値よりも大きい電圧が供給されるか否かを正確に判断することができる。

さらに、本実施形態においては、電圧検出集積回路１５と並列にツェナーダイオード１３を接続することによって、電圧検出集積回路１５自体に耐圧よりも大きい電圧が入力されることを防止することができ、電圧検出集積回路１５が破壊されることを防止することができる。つまり、本実施形態によれば、過電圧保護回路３において電圧検出集積回路１５を安全に用いることができる。また、本実施形態によれば、電圧検出集積回路１５を過電圧から保護することができるので、電圧検出集積回路として高価な高耐圧の回路を用いる必要がなく、過電圧保護回路を安価に構成することができる。

以上より、本実施形態によれば、過電圧保護回路において電圧検出集積回路を用いた構成を安全に実現することができる。また、これによって、供給される電圧値を精度良く検出することができるので、被保護回路に対して過電圧が供給されることを確実に防止することができる。

また、上記実施形態においては、ツェナーダイオード１３によって電圧検出集積回路１５を過電圧から保護する構成としている。ここで、電圧検出集積回路１５を過電圧から保護する構成としては、入力端１１に印加される電圧を複数の抵抗素子によって分圧する構成が考えられる。すなわち、入力端１１と接地電位部との間に複数の抵抗素子を直列に接続することで分圧した電圧を電圧検出集積回路１５によって検出するのである。複数の抵抗素子によって分圧する構成では、電圧検出集積回路１５に入力される電圧は、分圧された分、入力端１１に印加された電圧よりも小さな電圧となり、その結果出力される検出信号の電圧も、入力端１１に印加される電圧よりも小さな値となる。そのため、電圧検出集積回路１５から出力される検出信号をそのまま用いてスイッチ手段（ＭＯＳＦＥＴ１６）を制御する（つまり、電圧検出集積回路１５からの検出信号をＭＯＳＦＥＴ１６のゲート端子に直接入力する）ことはできない。したがって、複数の抵抗素子によって分圧する構成では、検出信号を利用してＭＯＳＦＥＴのゲート端子に入力すべき信号を作り出す回路が必要となるので、回路構成が複雑になる。これに対して、上記実施形態においては、電圧検出集積回路１５から出力される検出信号をＭＯＳＦＥＴのゲート端子への入力として直接用いることができるので、回路構成を簡易化することができる。

（第１の変形例）
次に、上記実施形態の第１の変形例について説明する。上記実施形態においては、電圧検出集積回路はトーテムポール出力型の回路であるとしたが、他の実施形態においては、電圧検出集積回路はオープン出力型の回路であってもよい。図２は、第１の変形例に係る過電圧保護回路３の構成を示す図である。なお、図２において、図１に示す構成要素と同一の構成要素については図１と同じ参照符号を付し、詳細な説明を省略する。以下、上記実施形態との相違点を中心に第１の変形例における過電圧保護回路について説明する。

図２に示すように、第１の変形例における過電圧保護回路３は、トーテムポール出力型の電圧検出集積回路１５に代えてオープン出力型の電圧検出集積回路２１を備えている。電圧検出集積回路２１は、検出された電圧が基準電圧値（許容電圧値）以下である場合、検出信号としてＬｏレベルの電圧を出力し、検出された電圧が当該基準電圧値よりも大きい場合、電圧出力端子をオープン状態とする回路である。

また、第１の変形例における過電圧保護回路３は、第２抵抗素子２２を備えている。第２抵抗素子２２は、入力端１１と電圧検出集積回路２１の電圧出力端子との間を接続する。第２抵抗素子２２は、いわゆるプルアップ抵抗として用いられ、電圧検出集積回路２１の電圧出力端子がオープン状態となった場合に、電圧出力端子の電圧を入力端１１の電圧と等しくなるように設定するためのものである。つまり、第１の変形例においては、電圧検出集積回路２１がオープン出力型であるので、電圧検出集積回路２１によって検出された電圧が許容電圧値よりも大きい場合、電圧出力端子はオープン状態となる。このままでは、電圧出力端子の電圧が不安定になり、回路動作が不安定になる。そこで、第１の変形例では、入力端１１と電圧検出集積回路２１の電圧出力端子との間を第２抵抗素子２２で接続することによって、電圧出力端子の電圧を入力端１１の電圧と等しくし、電圧出力端子の電圧が不安定になることを防止している。具体的には、電圧検出集積回路２１によって検出された電圧が許容電圧値よりも大きい場合、第２抵抗素子２２によって、電圧出力端子の電圧Ｖｏは上記実施形態と同様、入力端１１の電圧と同じになる。したがって、第１の変形例においても、過電圧保護回路３は上記実施形態と同様に動作を行うこととなる。

以上のように、本発明において、電圧検出集積回路は、トーテムポール出力型であってもよいしオープン出力型であってもよい。なお、オープン出力型の電圧検出集積回路を用いる場合には、図２に示したように、入力端と電圧検出集積回路の電圧出力端子との間を接続する抵抗素子を設けることが好ましい。

（第２の変形例）
次に、上記実施形態の第２の変形例について説明する。上記実施形態においては、入力端１１と出力端１２との間を開閉するスイッチング手段として、Ｐ型のＭＯＳＦＥＴ１６を用いたが、他の実施形態においては、Ｎ型のＭＯＳＦＥＴをスイッチング手段として用いることも可能である。図３は、第２の変形例に係る過電圧保護回路３の構成を示す図である。なお、図３において、図１に示す構成要素と同一の構成要素については図１と同じ参照符号を付し、詳細な説明を省略する。以下、上記実施形態との相違点を中心に第２の変形例における過電圧保護回路について説明する。

図３において、第２の変形例における過電圧保護回路３は、ＭＯＳＦＥＴ１６に代えて、スイッチング回路３０を備えている。また、第２の変形例における過電圧保護回路３は、出力接地端子３６を備えている。被保護回路４は、出力端１２および出力接地端子３６に接続される。被保護回路４には、ＡＣアダプタ５から供給される電圧が出力端１２から供給されるとともに、接地電位が出力接地端子３６から供給される。

スイッチング回路３０は、第３抵抗素子３１、第４抵抗素子３２、トランジスタ３３、第５抵抗素子３４、およびＭＯＳＦＥＴ３５を備えている。第３抵抗素子３１の一端は、電圧検出集積回路１５の電圧出力端子に接続される。第４抵抗素子３２は、第３抵抗素子３１の他端と入力端１１との間に接続される。トランジスタ３３は、ＰＮＰ型のトランジスタであり、エミッタ端子が入力端１１に接続され、ベース端子が第３抵抗素子３１の上記他端に接続される。第３抵抗素子３１、第４抵抗素子３２、およびトランジスタ３３は、電圧検出集積回路１５の電圧出力端子から出力される電圧のＬｏレベルとＨｉレベルとを反転して、トランジスタ３３のコレクタ端子から出力する回路である。

第５抵抗素子は、その一端がトランジスタ３３のコレクタ端子と接続され、他端が接地される。ＭＯＳＦＥＴ３５は、Ｎ型のＭＯＳＦＥＴである。ＭＯＳＦＥＴ３５のソース端子は入力端１１に接続され、ドレイン端子は出力接地端子３６に接続され、ゲート端子はトランジスタ３３のコレクタ端子に接続される。

次に、第２の変形例における過電圧保護回路３の動作について説明する。電圧検出集積回路１５から検出信号が出力されるまでの動作は上記実施形態と同じであるので、説明を省略する。第２の変形例においては、電圧出力端子の電圧ＶｏがＬｏレベル（＝０）となる場合、トランジスタ３３のベース−エミッタ端子間に電流が流れ、エミッタ−コレクタ端子間は導通状態となる。その結果、ＭＯＳＦＥＴ３５のゲート端子には正電圧が印加されるので、ソース−ドレイン間は導通状態（スイッチが開状態）となる。したがって、出力接地端子３６の電位は接地電位となり、被保護回路４に対して電圧が供給される。

一方、第２の変形例において、電圧出力端子の電圧ＶｏはＨｉレベル（入力端電圧値と等しい電圧値）となる場合、トランジスタ３３のベース−エミッタ端子間には電流が流れず、エミッタ−コレクタ端子間は非導通状態となる。その結果、ＭＯＳＦＥＴ３５のゲート端子には電圧が印加されないので、ソース−ドレイン間は非導通状態（スイッチが閉状態）となる。したがって、出力接地端子３６はオープン状態となり、被保護回路４に対して電圧が供給されなくなる。

なお、第２の変形例においては、電圧出力端子がオープン状態となる場合も、電圧出力端子の電圧がＨｉレベルとなる場合とトランジスタ３３の動作は同じになる。したがって、第２の変形例においては、電圧検出集積回路１５はトーテムポール出力型であってもよいしオープン出力型であってもよい。

以上の第２の変形例において説明したように、被保護回路４への電圧供給／供給停止を電圧検出集積回路１５からの検出信号に応じて行うスイッチング手段は、Ｎ型のＭＯＳＦＥＴを用いた回路によって構成されてもよい。また、他の実施形態においては、ＭＯＳＦＥＴに代えてＪＦＥＴ等の他の電界効果トランジスタを用いた回路によってスイッチング手段を構成してもよいし、バイポーラトランジスタを用いた回路によってスイッチング手段を構成してもよい。

（その他の変形例）
また、上記実施形態および変形例において、ＭＯＳＦＥＴ（ＭＯＳＦＥＴ１６または３５）のソース端子とゲート端子との間にコンデンサを接続するようにしてもよい。ここで、入力端１１に対して許容電圧値よりも大きい過電圧が印加される場合、入力端１１に対して過電圧が印加され始めた時点から、電圧検出集積回路の動作が安定する（電圧出力端子の電圧がＨｉレベルになる）までの期間において、ＭＯＳＦＥＴが導通状態となるおそれがある。ＭＯＳＦＥＴが導通状態となれば、一時的にではあるが過電圧が被保護回路４に供給されてしまうことになる。これに対して、上記コンデンサを設けることによって、上記期間にＭＯＳＦＥＴが導通状態となることを防止することができるので、上記期間においても過電圧が被保護回路４に供給されることを防止することができる。

また、上記実施形態および変形例においては、電圧検出集積回路１５を過電圧から保護するための電圧降下手段として、ツェナーダイオードを用いた。ここで、他の実施形態においては、電圧降下手段は、所定の制限電圧値以上の電圧が両端に印加された場合に当該制限電圧値だけ電圧降下を生じさせ、制限電圧値以下の電圧が両端に印加されている場合にはその間にほとんど電流を流さない素子または回路であれば、どのようなものであってもよい。例えば、上記電圧降下手段は、１つ以上のダイオードを直列に接続した回路であってもよいし、バリスタであってもよい。また、上記実施形態および変形例においては、電圧降下手段と接地端子との間に接続される抵抗手段の一例として第１抵抗素子１４を用いるが、抵抗手段は、その両端にかかる電圧分の電圧降下を生じさせるものであればよく、例えば、自身に流れる電流の大きさに応じた電圧降下を生じさせるものであればどのようなものであってもよい。さらに、上記実施形態および変形例においては、電子機器の内部の電源入力部に過電圧保護回路を組み込んだ例を説明したが、過電圧保護回路をＡＣアダプタ内部に組み込んでも良く、また、例えば、被保護回路の内部において、過電圧を特に保護すべき箇所に本願発明の過電圧保護回路を用いても良い。

以上のように、本発明は、電圧検出集積回路を用いた過電圧保護回路において、被保護回路に対して過電圧が供給されることを確実に防止すること等を目的として、例えば過電圧保護回路や当該過電圧保護回路を備える電子機器として利用することが可能である。

本実施形態に係る過電圧保護回路および電子機器の構成を示す図 第１の変形例に係る過電圧保護回路の構成を示す図 第２の変形例に係る過電圧保護回路の構成を示す図

符号の説明

１ 電子機器
２ コネクタ
３ 過電圧保護回路
４ 被保護回路
５ ＡＣアダプタ
１１ 入力端
１２ 出力端
１３ ツェナーダイオード
１４，２２，３１，３２，３４ 抵抗素子
１５，２１ 電圧検出集積回路
１６，３５ ＭＯＳＦＥＴ
３０ スイッチング回路
３３ トランジスタ
３６ 出力接地端子

Claims (7)

1. 所定の被保護回路に対して許容電圧値よりも大きい電圧が供給されることを防止するための過電圧保護回路であって、
   外部から電圧が印加される入力端と、
   その一端が前記入力端に接続され、所定の制限電圧値以上の電圧が両端に印加された場合に当該制限電圧値だけ電圧降下を生じさせる電圧降下手段と、
   前記電圧降下手段の他端と接地端子との間に接続され、その両端にかかる電圧分の電圧降下を生じさせる第１抵抗手段と、
   前記電圧降下手段の両端間の電圧を検出し、検出電圧が前記許容電圧値よりも大きいか否かを示す検出信号を出力する電圧検出集積回路と、
   前記検出電圧が前記許容電圧値以下であることを前記検出信号が示す場合、前記入力端に印加される電圧を前記被保護回路へ供給し、前記検出電圧が前記許容電圧値よりも大きいことを前記検出信号が示す場合、前記入力端に印加される電圧が前記被保護回路へ供給されることを停止するスイッチング手段とを備える、過電圧保護回路。
2. 前記制限電圧値は、前記許容電圧値よりも大きく、かつ、前記電圧検出集積回路の耐圧未満に設定される、請求項１に記載の過電圧保護回路。
3. 前記電圧降下手段はツェナーダイオードである、請求項１に記載の過電圧保護回路。
4. 前記所定の制限電圧値は前記許容電圧値よりも大きく、
   前記電圧検出集積回路は、前記検出電圧が前記許容電圧値以下の場合には前記入力端の電圧値よりも低い電圧を出力し、当該検出電圧が前記許容電圧値よりも大きい場合には当該入力端の電圧に等しい電圧を出力し、
   前記スイッチング手段は、制御端子が前記電圧検出集積回路の出力端に接続され、前記制御端子の電圧が前記入力端の電圧より低い場合に前記入力端と前記被保護回路に接続される出力端との間を導通し、前記制御端子の電圧が前記入力端の電圧に等しい場合に前記入力端と前記出力端との間を遮断するＰ型ＭＯＳＦＥＴである、請求項１に記載の過電圧保護回路。
5. 前記所定の制限電圧値は前記許容電圧値よりも大きく、
   前記電圧検出集積回路は、前記検出電圧が前記許容電圧値以下の場合には前記入力端の電圧値よりも低い電圧を出力し、当該検出電圧が前記許容電圧値よりも大きい場合には出力をオープン状態とし、
   前記スイッチング手段は、制御端子が前記電圧検出集積回路の出力端に接続され、前記制御端子の電圧が前記入力端の電圧より低い場合に前記入力端と前記被保護回路に接続される出力端との間を導通し、前記制御端子の電圧が前記入力端の電圧に等しい場合に前記入力端と前記出力端との間を遮断するＰ型ＭＯＳＦＥＴであり、
   前記入力端と前記電圧検出集積回路の出力端との間に接続され、それに流れる電流の大きさに応じた電圧降下を生じさせる第２抵抗手段をさらに備える、請求項１に記載の過電圧保護回路。
6. 前記スイッチング手段は電界効果トランジスタである、請求項１に記載の過電圧保護回路。
7. 請求項１から請求項６のいずれか１項に記載の過電圧保護回路を備える電子機器。

Images