JP2006067187A - 過電圧過電流保護回路 - Google Patents

Abstract

【課題】安価かつ小型化に適し、かつ入出力の電圧ロスが少なく、入力端子の過電圧及び出力端子の過電流による破壊から回路を保護する過電圧過電流保護回路を提供する。
【解決手段】電源入力端子と出力端子の間に過電流検出抵抗器１と、ベースをバイアス抵抗器３で接地した第１のＰＮＰトランジスタ２とが直列に接続され、電源入力端子に過電圧が印加されるとツェナーダイオード６に通電して第２のＰＮＰトランジスタ７がオンとなり第１のＰＮＰトランジスタ２がオフとなる。出力端子に過電流が流れると過電流検出抵抗器１に発生する電圧により第２のＰＮＰトランジスタ７がオンとなり第１のＰＮＰトランジスタ２がオフとなる。
【選択図】図１

Description

本発明は、機器の内部から供給される電池電源と、外部から供給される直流電源とを、使用状況に応じて切り替えることができるオーディオ機器等における電源の過電圧過電流保護回路に関するものである。

近年、携帯用オーディオ機器等では、機器の内部から供給される電池電源と、外部から商用電源を降圧し、整流して供給される直流電源とを、使用状況に応じて切り替えることができるものが一般的となっている。図３はこのような従来のオーディオ機器等のブロック図、図４は従来の電源の過電圧過電流保護回路を示すを示すブロック図、図５は従来の他の電源の過電圧過電流保護回路を示すブロック図である。

図３において、機器に内蔵される電池１２とＡＣアダプタ等により外部から供給される直流電源は、ＤＣインジャック１１により自動的に切り替えられ、過電圧過電流保護回路１３の電源入力端子に供給される一方、ラジオやＣＤプレーヤ等の再生部１６の主電源として供給される。

次に、過電圧過電流保護回路１３から出力される電源出力は、安定化電源回路１４により、例えば３Ｖ等の電圧に安定化された後、マイクロコンピュータ等で構成した制御部１５へ供給される。また制御部１５は一般的には操作や表示を行うための図示しないユーザーインターフェースを備える一方、他方前記再生部１６の動作制御等を行う。

ここで上述の構成における、過電流過電圧保護回路１３は以下の要求条件を満足しなければならない。

（１）安定化電源回路１４は、一般的にはＣ−ＭＯＳプロセスを用いてＩＣ化されており、比較的安価で、かつバイアス電流が少ないという特徴を有する反面、最大入力電圧が低い（一般的に１４Ｖ）ので、特にＡＣアダプタにより外部から供給される異常入力電圧に対して十分な保護ができること。

（２） 特に、内蔵電池で動作し、かつ再生部１６のオフ時の電池１２の消耗を抑える必要があり、従ってバイアス電流が極力小さいこと。

（３）出力の異常電流に対し、破壊へ至らない保護ができること。

（４）入出力の電圧ロスが少ないこと
（５）安価かつ小型化に適した構成であること
ここで、図４の従来の電源の過電圧過電流保護回路は、直流の入力電源端子と出力端子との間を直列に接続した保護抵抗器１７と、出力端子とグランド間に接続されたツェナーダイオード１８とで構成されている。ここで、ツェナーダイオード１８のツェナー電圧は、後段に接続される安定化電源回路１４が破壊に至らない電圧値に設定される。また、保護抵抗器１７は、ツェナーダイオード１８が入力過電圧時に破壊に至らないよう電流を制限する一方、入出力間の電圧損失が小さくなるような抵抗値に設定される。

この構成により所定外の入力過電圧に対する後段回路への保護、及び出力側の過電流による保護が可能で、かつ所定入力電圧範囲内でのバイアス電流の発生もなく実現できる。

更に、図５において直流の入力電源端子と出力端子との間を直列に接続したＮＰＮトランジスタ１９とＮＰＮトランジスタ１９へのバイアス電流を供給するバイアス抵抗器２０と、過電圧保護用のツエナーダイオード２１とで構成されている。ここで、ツェナーダイオード２１のツェナー電圧は、後段に接続される安定化電源回路１４が破壊に至らない電圧値に設定される。この構成により所定外の入力過電圧に対する後段回路への保護、及び出力側の過電流による保護が可能である。

また、同様な目的を持つものとして、たとえば特許文献１に示すものが提案されている。
特開２００４−２３６３８号公報

このような従来の過電圧過電流保護回路において、解決しようとする問題点は、図４の従来の例では入出力の電圧ロスを低く抑えるための設計条件として、保護抵抗器を小さい抵抗値に設定しなければならず、このため保護抵抗器及びツェナーダイオードは定格電力の大きいもを使用しなければならない。このため周辺への温度上昇も十分配慮しなければならないばかりか当然部品のサイズも大きくなる。

また、図５の従来の例では、特に出力の過電流保護に対してはＮＰＮトランジスタのコレクタ損失を利用しているためトランジスタサイズも大きいものを使用しなければならないばかりか周辺への温度上昇も十分配慮しなければならない等、上述の電源の過電圧過電流保護回路としての要求条件を十分に満足できない点がある。

本発明は、上記問題点を克服し、上述の要求条件を満足し、特許文献１に示すものよりさらに簡素に、安価かつ小型化に適し、また、確実に入力の過電圧に対し後段の回路部を保護し、また出力端子の過電流時に自らも破壊から保護する過電圧過電流保護回路を提供することを目的としてなされたものである。

上記の課題を解決するために、本発明の請求項１に記載の電源の過電圧過電流保護回路は、一端を電源入力端子に接続した過電流検出抵抗器と、前記過電流検出抵抗器の他端にエミッタを接続し、そのコレクタを出力端子に接続した第１のＰＮＰトランジスタと、前記第１のＰＮＰトランジスタを通常動作時導通状態とさせるために、そのベースとグランド間に接続した第１のバイアス抵抗器と、電源入力端子の過電圧を検出するために前記過電流検出抵抗器の出力側とグランド間に直列に接続した第２のバイアス抵抗器、第３のバイアス抵抗器、およびツェナーダイオードと、前記過電流検出抵抗器の入力側、前記第２のバイアス抵抗器と前記第３のバイアス抵抗器の接続点、前記第１のＰＮＰトランジスタのベースにそれぞれエミッタ、ベース、およびコレクタを接続した第２のＰＮＰトランジスタとを備えた構成となっている。

この構成により、入力電源の異常過電圧及び出力の異常過電流時に、前記第１のＰＮＰトランジスタを遮断状態に制御することにより、出力端子に接続される後段の回路部を破壊から保護するという作用を有する。

更に本発明の請求項２に記載の電源の過電圧過電流保護回路は、請求項１の構成において、前記第１のバイアス抵抗器と並列に、第４のバイアス抵抗器と、この第４のバイアス抵抗器と直列のスイチング素子とを備えた構成となっている。

この構成により、前記スイッチング素子の入力を制御することにより上述の再生部の動作状態或いは非動作状態に応じて前記第１のＰＮＰトランジスタの出力電流を切り替えられる構成としたことにより、入力電源に接続された負荷の非動作状態時のバイアス電流を更に低くでき、かつ電源出力端子に接続される後段の回路部を破壊から保護するという作用を有する。

更に本発明の請求項３に記載の電源の過電圧過電流保護回路は、請求項１記載の前記第１のＰＮＰトランジスタをＰチャンネルＭＯＳトランジスタに置き換えた構成としたものであり、実用上バイアス電流の消費がないのに等しく、かつ出力端子が接続される後段の回路部を破壊から保護するという作用を有する。

本発明の電源の過電圧過電流保護回路は、前記の各構成のもたらす作用により、簡単な回路で、入力の過電圧に対し出力端子に接続される後段の回路部を確実に破壊から保護し、また出力端子の過電流時に自らをも破壊から保護するという利点がある。

以下、本発明の過電圧過電流保護回路を実施すための最良の形態について、図面を用いて詳細に説明する。

（実施の形態１）
図１は本発明の実施の形態１における過電圧過電流保護回路の回路図を示す。図１において、電源入力端子に過電流時の電圧値を検出する過電流検出抵抗器１の一端が接続され、この過電流検出抵抗器１の他端に入出力間をオン状態あるいはオフ状態にするための第１のＰＮＰトランジスタ２のエミッタが接続され、第１のＰＮＰトランジスタ２のコレクタが出力端子に接続されている。

第１のＰＮＰトランジスタ２のベースとグランド間にはトランジスタ２をオン状態とするための第１のバイアス抵抗器３が接続されている。

過電流検出抵抗器１と第１のＰＮＰトランジスタ２との接続点とグランドとの間には、、第２のバイアス抵抗器４、第３のバイアス抵抗器５、およびツェナーダイオード６の直列回路が接続され、この直列回路により入力の過電圧を検出する。

また、第２のＰＮＰトランジスタ７のエミッタが電源入力端子に、コレクタがトランジスタ２のベースに、ベースが抵抗器４と５との接続点に、それぞれ接続され、過電圧過電流検出時に第１のＰＮＰトランジスタ２をオフ状態に制御するものである。

以上のように構成された過電圧過電流保護回路について、以下その動作を説明する。まず、電源入力端子の電圧値が所定範囲の場合、第１のＰＮＰトランジスタ２は、第１のバイアス抵抗器３によりオン状態、すなわち出力端子へは入力端子とほぼ同等の電圧値が出力される。

また、電源入力端子の電圧値が所定範囲の場合、第２のバイアス抵抗器４、第３のバイアス抵抗器５、ツェナーダイオード６は非動作状態すなわちバイアス電流が流れない状態に設定される。

次に、入力の電圧値が所定外の過電圧が供給された場合、第２のバイアス抵抗器４、第３のバイアス抵抗器５、ツェナーダイオード６にはバイアス電流が流れ、第２のバイアス抵抗器４と第３のバイアス抵抗器５との接続点の電位が第２のＰＮＰトランジスタ７のベースに印加され、第２のＰＮＰトランジスタ７はオン状態となり、したがって第１のＰＮＰトランジスタ２をオフにさせるよう制御する。したがって入出力端子間がオフ状態となることから入力の過電圧から保護することが出来る。

ここで、上記過電圧検出用途の第２のバイアス抵抗器４，第３のバイアス抵抗器５，ツェナーダイオード６の設定は下式のように表される。

（Ｖ_in−Ｖ_Z）Ｒ₄／（Ｒ₄＋Ｒ₅）＝Ｖ_be
但し Ｖ_in：過電圧検出値
Ｖ_Z：ツェナーダイオード６のツェナー電圧値
Ｒ₄，Ｒ₅：第２のバイアス抵抗器４、第３のバイアス抵抗器５の抵抗値
Ｖ_be：第２のＰＮＰトランジスタ７がオン動作となるベース、エミッタ 間電圧
次に出力端子に所定外の過電流が流れた場合は、過電流により過電流検出抵抗器１より発生する電圧により、第２のＰＮＰトランジスタ７を動作状態とし、その結果第１のＰＮＰトタンジスタ２をオフ状態に制御することにより過電流に対する保護ができる。

ここで、過電流値に対する過電流検出抵抗器１の設定値は下式のように表される
Ｒ₁＝Ｖ_be／ｉ
但し Ｒ₁：過電流検出抵抗器１の抵抗値
ｉ：過電流値
Ｖ_be：ＰＮＰトランジスタ２がオン動作となるベース、エミッタ間電圧
また、自己バイアス抵抗器３は、特に電池動作かつ機器が非動作時の場合でもＰＮＰトランジスタ２をオン動作させるためバイアス電流を与えるものである。従って出力への電流供給が安定して行える抵抗値に設定する必要があるが、単２電池或いは単１電池を使用している場合は、一般的には電池寿命に大きく影響を与えるものではない。

次に、単３電池或いは単４電池を使用している小型機器で、上記バイアス電流が電池寿命に影響が出る場合は、バイアス抵抗器３と並列に第４のバイアス抵抗器８と、スイチング動作を行うＮＰＮトランジスタ９を直列に接続した構成により、図３で述べた制御部１５から機器の動作状態または非動作状態に応じて第１のＮＰＮトランジスタ２をオンまたはオフに制御させることにより、必要とするバイアス電流が切り替えられ、機器が非動作時のバイアス電流を無視できる程度に抑えることが可能である。

以上のように本実施形態によれば、安価な構成で確実に入力の過電圧に対し後段の回路部を保護し、また出力端子の過電流時に自らも破壊から保護できることとなる。

（実施の形態２）
図２は本発明の実施の形態２における電源の過電圧過電流保護回路の回路図を示す。図２において図１との相違点は第１のＰＮＰトランジスタ２に代えてＰチャンネルＭＯＳトランジスタ１０を設けた構成とした点である。その他の点は図１と同様であり、同じ機能の部分には同じ符号を付けて詳細な説明を省略する。

過電流過電圧の検出動作は実施の形態１の説明と同等であるので説明は省略するが、大きな特徴はバイアス電流をほぼ０にできるので、図１に示した第４のバイアス抵抗器８と、スイチング動作を行うＮＰＮトランジスタ９は不要となり、回路をさらに簡単に出来、かつ確実に入力の過電圧に対し後段の回路部を保護し、また出力端子の過電流時に自らも破壊から保護できることとなる。

以上説明のように本発明の過電圧過電流保護回路は、主電源として内蔵電池と外部からの直流電源を使用状況に応じて切り替えることが出来る機器全般、特に電池の容量に応じた機器の非動作状態時の許容可能な待機電流が厳しく要求される用途にも適用できる産業上の利用可能性の高いものである。

本発明の実施の形態１における過電圧過電流保護回路の回路図 同じく実施の形態２における過電圧過電流保護回路の回路図 従来のオーディオ機器等のブロック図 従来の過電圧過電流保護回路を示すブロック図 従来の他の過電圧過電流保護回路を示すブロック図

符号の説明

１ 過電流検出抵抗器
２ 第１のＰＮＰトランジスタ
３ 第１のバイアス抵抗器
４ 第２のバイアス抵抗器
５ 第３のバイアス抵抗器
６ ツェナーダイオード
７ 第２のＰＮＰトランジスタ
８ 第４のバイアス抵抗器
９ ＮＰＮトランジスタ（スイッチング素子）
１０ ＰチャンネルＭＯＳトランジスタ

Claims (3)

1. 一端を電源入力端子に接続した過電流検出抵抗器と、
   前記過電流検出抵抗器の他端にエミッタを接続し、そのコレクタを出力端子に接続した第１のＰＮＰトランジスタと、
   前記第１のＰＮＰトランジスタを通常動作時導通状態とさせるために、そのベースとグランド間に接続した第１のバイアス抵抗器と、
   電源入力端子の過電圧を検出するために前記過電流検出抵抗器の出力側とグランド間に直列に接続した第２のバイアス抵抗器、第３のバイアス抵抗器、およびツェナーダイオードと、
   前記過電流検出抵抗器の入力側、前記第２のバイアス抵抗器と前記第３のバイアス抵抗器の接続点、前記第１のＰＮＰトランジスタのベースにそれぞれエミッタ、ベース、およびコレクタを接続した第２のＰＮＰトランジスタとを備え、
   電源入力端子の異常過電圧および出力端子の異常過電流時に、前記第１のＰＮＰトランジスタを遮断状態に制御することを特徴とする過電圧過電流保護回路。
2. 前記第１のバイアス抵抗器と並列に、第４のバイアス抵抗器と、この第４のバイアス抵抗器と直列のスイチング素子とを備え、このスイッチング素子の入力を制御して前記第１のＰＮＰトランジスタの出力電流を切り替えるように構成したことを特徴とする請求項１記載の過電圧過電流保護回路。
3. 前記第１のＰＮＰトランジスタはＰチャンネルＭＯＳトランジスタであることを特徴とする請求項１記載の過電圧過電流保護回路。

Images