JP2013207879A - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP2013207879A JP2013207879A JP2012072902A JP2012072902A JP2013207879A JP 2013207879 A JP2013207879 A JP 2013207879A JP 2012072902 A JP2012072902 A JP 2012072902A JP 2012072902 A JP2012072902 A JP 2012072902A JP 2013207879 A JP2013207879 A JP 2013207879A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- output line
- negative power
- supply output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Protection Of Static Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】短絡時に負の電源電圧の出力を確実に停止することが可能な電源回路を提供する。
【解決手段】この電源回路100は、正の電源電圧を出力する正電源出力線1と、負の電源電圧を出力する負電源出力線2と、正電源出力線1と負電源出力線2とに接続され、正電源出力線1の電圧と負電源出力線2の電圧とに基づく電圧がリファレンスに入力されるシャントレギュレータ5とを備え、シャントレギュレータ5のリファレンスに入力される電圧がシャントレギュレータ5に予め設定されている基準電圧よりも大きくなる負電源出力線2の短絡時に、負電源出力線2からの負の電源電圧の出力が停止されるように構成されている。
【選択図】図1
【解決手段】この電源回路100は、正の電源電圧を出力する正電源出力線1と、負の電源電圧を出力する負電源出力線2と、正電源出力線1と負電源出力線2とに接続され、正電源出力線1の電圧と負電源出力線2の電圧とに基づく電圧がリファレンスに入力されるシャントレギュレータ5とを備え、シャントレギュレータ5のリファレンスに入力される電圧がシャントレギュレータ5に予め設定されている基準電圧よりも大きくなる負電源出力線2の短絡時に、負電源出力線2からの負の電源電圧の出力が停止されるように構成されている。
【選択図】図1
Description
この発明は、電源回路に関し、特に、負の電源電圧を出力する負電源出力線を備える電源回路に関する。
従来、負の電源電圧を出力する負電源出力線を備える電源回路が知られている(たとえば、特許文献1参照)。
上記特許文献1には、正の電源電圧を出力する正電圧電源回路(正電源出力線)と、負の電源電圧を出力する負電圧電源回路(負電源出力線)と、正電圧電源回路の電圧および負電圧電源回路の電圧の分圧がベースに入力されるバイポーラトランジスタ(第1トランジスタ)とを備える電源回路が開示されている。また、この電源回路には、コレクタがトランスに接続されるとともに、エミッタが負電圧電源回路に接続されているバイポーラトランジスタ(第2トランジスタ)が設けられている。また、第2トランジスタは、第1トランジスタのオンオフに基づいて、オンオフされるように構成されている。そして、負電圧電源回路が短絡した場合には、正電圧電源回路の電圧および負電圧電源回路の電圧の分圧が増加して第1トランジスタのベース−エミッタ間の電圧が増加することにより、第1トランジスタがオン状態になる。そして、第1トランジスタがオン状態になることに基づいて、第2トランジスタがオフ状態になることにより、負電圧電源回路からの負の電源電圧の出力が停止されるように構成されている。
しかしながら、一般的には、バイポーラトランジスタは、周囲の環境など(温度など)によってオンオフする電圧のばらつきが比較的大きいため、上記特許文献1に記載の電源回路のように、バイポーラトランジスタからなる第1トランジスタのベースに入力される分圧に基づいて、負電圧電源回路からの負の電源電圧の出力が停止されるように構成した場合、周囲の環境によっては短絡時に負の電源電圧の出力が停止されずに出力されてしまう場合があるという問題点があると考えられる。
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、短絡時に負の電源電圧の出力を確実に停止することが可能な電源回路を提供することである。
この発明の一の局面による電源回路は、正の電源電圧を出力する正電源出力線と、負の電源電圧を出力する負電源出力線と、正電源出力線と負電源出力線とに接続され、正電源出力線の電圧と負電源出力線の電圧とに基づく電圧がリファレンスに入力されるシャントレギュレータとを備え、シャントレギュレータのリファレンスに入力される電圧がシャントレギュレータに予め設定されている基準電圧よりも大きくなる負電源出力線の短絡時に、負電源出力線からの負の電源電圧の出力が停止されるように構成されている。
この一の局面による電源回路では、上記のように、シャントレギュレータのリファレンスに入力される電圧がシャントレギュレータに予め設定されている基準電圧よりも大きくなる負電源出力線の短絡時に、負電源出力線からの負の電源電圧の出力を停止する。これにより、オンオフする電圧のばらつきが比較的大きい(精度が低い)バイポーラトランジスタを用いて負電源出力線からの負の電源電圧の出力を停止させる場合と異なり、負電源出力線の短絡時に比較的精度の高いシャントレギュレータが正確に動作するので、負電源出力線からの負の電源電圧の出力を確実に停止することができる。
上記一の局面による電源回路において、好ましくは、正電源出力線と負電源出力線との間に設けられ、正電源出力線の電圧と負電源出力線の電圧とを分圧してシャントレギュレータのリファレンスに入力するための第1抵抗および第2抵抗をさらに備え、通常時に、シャントレギュレータのリファレンスに入力される分圧が、シャントレギュレータに予め設定されている基準電圧以下になるとともに、負電源出力線の短絡時に、シャントレギュレータのリファレンスに入力される分圧が、シャントレギュレータに予め設定されている基準電圧よりも大きくなるように第1抵抗および第2抵抗の抵抗値が設定されている。このように構成すれば、負電源出力線の短絡時に、シャントレギュレータのリファレンスに入力される分圧がシャントレギュレータに予め設定されている基準電圧よりも大きくなることに基づいて、容易に、負電源出力線からの負の電源電圧の出力を停止することができる。
この場合、好ましくは、シャントレギュレータのカソード側は、第3抵抗を介して正電源出力線に接続されており、通常時には、シャントレギュレータのカソード側には、第3抵抗を介して正電源出力線の電圧に応じた正電圧が印加されており、負電源出力線の短絡時に、シャントレギュレータのリファレンスに入力される分圧が、シャントレギュレータの基準電圧よりも大きくなることにより、シャントレギュレータに電流が流れることによって、シャントレギュレータのカソード側の電圧が正電源出力線の電圧に応じた正電圧から第3抵抗に対応する電圧分降下することに基づいて、負電源出力線からの負の電源電圧の出力が停止されるように構成されている。このように構成すれば、負電源出力線の短絡時において、正電圧からの電圧降下を検知することによって負電源出力線からの負の電源電圧の出力を停止することができるので、負電圧を検知する機器や複雑な回路を別途設けることなく正電圧を検知する機器により負の電源電圧の出力を停止することができる。
上記シャントレギュレータのカソード側が第3抵抗を介して正電源出力線に接続されている電源回路において、好ましくは、シャントレギュレータのカソード側に接続される制御部をさらに備え、制御部は、負電源出力線の短絡時に、シャントレギュレータのカソード側の電圧が正電源出力線の電圧に応じた正電圧から第3抵抗に対応する電圧分降下したことを検知して、負電源出力線からの負の電源電圧の出力を停止する信号を出力するように構成されている。このように構成すれば、負電圧を検知することができない一般的な制御部によって、容易に、負の電源電圧の出力を停止することができる。
この場合、好ましくは、負電源出力線に接続されるトランジスタをさらに備え、負電源出力線の短絡時に、制御部から出力された負電源出力線からの負の電源電圧の出力を停止する信号に基づいて、トランジスタがオフ状態になることにより、負電源出力線からの負の電源電圧の出力が停止されるように構成されている。このように構成すれば、負電源出力線の短絡時に、負電源出力線からの負の電源電圧の出力をトランジスタにより容易に停止することができる。
本発明によれば、上記のように、短絡時に負の電源電圧の出力を確実に停止することができる。
以下、本発明を具体化した実施形態を図面に基づいて説明する。
図1を参照して、本実施形態による電源回路100の構成について説明する。
本実施形態による電源回路100は、図1に示すように、正の電源電圧を出力する正電源出力線1と、負の電源電圧を出力する負電源出力線2と、正電源出力線1および負電源出力線2に接続される保護回路3と、制御部4とを含んでいる。また、電源回路100は、抵抗R1、R2、R3、R4、R5、R6およびR7と、トランジスタQ1、Q2およびQ3とを含む。正電源出力線1および負電源出力線2の入力側(端子Aおよび端子B)には、図示しないDC−DCコンバータなどが接続されている。また、正電源出力線1および負電源出力線2の出力側(端子Cおよび端子D)には、図示しない負荷などが接続されている。なお、抵抗R1およびR2は、それぞれ、本発明の「第1抵抗」および「第2抵抗」の一例である。また、抵抗R3は、本発明の「第3抵抗」の一例である。
次に、保護回路3の具体的な構成について説明する。保護回路3は、シャントレギュレータ5と、抵抗R1、R2およびR3とを含む。シャントレギュレータ5は、正電源出力線1と負電源出力線2とに接続され、正電源出力線1の電圧と負電源出力線2の電圧とに基づく電圧がリファレンス(R)に入力されるように構成されている。具体的には、シャントレギュレータ5のリファレンスは、抵抗R1を介して負電源出力線2に接続されるとともに、抵抗R2を介して正電源出力線1に接続されている。これにより、本実施形態では、シャントレギュレータ5のリファレンスには、抵抗R1およびR2によって調節される正電源出力線1の電圧および負電源出力線2の電圧の分圧(参照電圧Vref)が入力されるように構成されている。そして、通常時に、シャントレギュレータ5のリファレンスに入力される分圧が、シャントレギュレータ5に予め設定されている基準電圧以下になるとともに、負電源出力線2の短絡時に、シャントレギュレータ5のリファレンスに入力される分圧が、シャントレギュレータ5に予め設定されている基準電圧よりも大きくなるように抵抗R1およびR2の抵抗値が設定されている。
ここで、本実施形態では、負電源出力線2の短絡時(たとえば、負電源出力線2に接続される負荷が短絡した場合や、短絡試験において負電源出力線2が意図的に短絡された場合)に、シャントレギュレータ5のリファレンスに入力される電圧がシャントレギュレータ5に予め設定されている基準電圧よりも大きくなることに基づいて、負電源出力線2からの負の電源電圧の出力が停止されるように構成されている。具体的には、本実施形態では、シャントレギュレータ5のカソード(K)側は、抵抗R3を介して正電源出力線1に接続されており、通常時には、シャントレギュレータ5のカソード側には、抵抗R3を介して正電源出力線1の電圧に応じた正電圧(Hレベル)が印加されている。一方、負電源出力線2の短絡時には、シャントレギュレータ5のリファレンスに入力される分圧が、シャントレギュレータ5の基準電圧よりも大きくなることにより、シャントレギュレータ5に電流が流れることによって、シャントレギュレータ5のカソード側の電圧が正電源出力線1の電圧に応じた正電圧から抵抗R3に対応する電圧分降下する(Lレベルになる)ことに基づいて、負電源出力線2からの負の電源電圧の出力が停止されるように構成されている。
また、本実施形態では、制御部4は、シャントレギュレータ5のカソード側に接続されている。そして、制御部4は、負電源出力線2の短絡時に、シャントレギュレータ5のカソード側の電圧が正電源出力線1の電圧に応じた正電圧から抵抗R3に対応する電圧分降下したことを検知して、負電源出力線2から負の電源電圧の出力を停止するLレベルの信号をトランジスタQ1のベースBに出力するように構成されている。また、シャントレギュレータ5のアノード(A)側は、接地されている。
また、トランジスタQ1は、NPN型のバイポーラトランジスタからなる。トランジスタQ1のベースBは、抵抗R4を介して制御部4に接続されている。そして、トランジスタQ1のベースBは、制御部4からP−ON信号(負電源出力線2から負の電源電圧を出力させるHレベルの信号)が入力されるように構成されている。また、トランジスタQ1のエミッタEは、接地されているとともに、コレクタCは、抵抗R5を介して、トランジスタQ2のベースBに接続されている。
トランジスタQ2は、PNP型のバイポーラトランジスタからなる。トランジスタQ2のベースBは、抵抗R5を介してトランジスタQ1のコレクタCに接続されているとともに、抵抗R6を介して正電源出力線1に接続されている。また、トランジスタQ2のエミッタEは、正電源出力線1に接続されているとともに、コレクタCは、抵抗R7を介してトランジスタQ3のベースBに接続されている。
トランジスタQ3は、負電源出力線2に設けられており、負の電源電圧の出力を制御する機能を有する。トランジスタQ3は、NPN型のバイポーラトランジスタからなる。トランジスタQ3のエミッタEは、入力側の端子B(図示しないDC−DCコンバータなど)に接続されているとともに、コレクタCは、出力側の端子Dに接続されている。また、トランジスタQ3のベースBは、抵抗R7を介してトランジスタQ2のコレクタCに接続されている。ここで、本実施形態では、負電源出力線2の短絡時に、制御部4から出力された負電源出力線2からの負の電源電圧の出力を停止するLレベルの信号に基づいて、トランジスタQ3がオフ状態になることにより、負電源出力線2からの負の電源電圧の出力が停止されるように構成されている。
次に、図1を参照して、本実施形態による電源回路100の通常時および短絡時の動作について説明する。
(通常時)
通常時には、制御部4からトランジスタQ1のベースBにP−ON信号(Hレベルの信号)が入力される。これにより、トランジスタQ1がオン状態になるとともに、トランジスタQ2がオン状態になる。その結果、トランジスタQ3がオン状態になることにより、負電源出力線2から負の電源電圧が出力される。なお、通常時では、シャントレギュレータ5のリファレンスに入力される分圧は、シャントレギュレータ5に予め設定されている基準電圧よりも小さくなっており、シャントレギュレータ5のカソード側からアノード側に電流は流れない。
通常時には、制御部4からトランジスタQ1のベースBにP−ON信号(Hレベルの信号)が入力される。これにより、トランジスタQ1がオン状態になるとともに、トランジスタQ2がオン状態になる。その結果、トランジスタQ3がオン状態になることにより、負電源出力線2から負の電源電圧が出力される。なお、通常時では、シャントレギュレータ5のリファレンスに入力される分圧は、シャントレギュレータ5に予め設定されている基準電圧よりも小さくなっており、シャントレギュレータ5のカソード側からアノード側に電流は流れない。
(短絡時)
負電源出力線2の出力側(端子D側)が短絡した場合、負電源出力線2の電圧が略ゼロになる。これにより、シャントレギュレータ5のリファレンスに入力される分圧が、シャントレギュレータ5に予め設定されている基準電圧よりも大きくなり、シャントレギュレータ5のカソード側からアノード側に電流が流れる。すなわち、正電源出力線1から抵抗R3を介して、シャントレギュレータ5のカソード側からアノード側に電流が流れる。その結果、シャントレギュレータ5のカソード側の電圧(SAFETY信号)が抵抗R3に対応する電圧分降下する(HレベルからLレベルに降下する)。そして、シャントレギュレータ5のカソード側の電圧(SAFETY信号)が降下したことが制御部4により検出されて、制御部4からのP−ON信号(Hレベルの信号)が遮断される。すなわち、負の電源電圧の出力を停止させるLレベルの信号が制御部4から出力される。これにより、トランジスタQ1のベースBの電圧がLレベルになるので、トランジスタQ1がオフ状態になるとともに、トランジスタQ2がオフ状態になる。その結果、トランジスタQ3がオフ状態となることにより、負電源出力線2からの負の電源電圧の出力が停止される。
負電源出力線2の出力側(端子D側)が短絡した場合、負電源出力線2の電圧が略ゼロになる。これにより、シャントレギュレータ5のリファレンスに入力される分圧が、シャントレギュレータ5に予め設定されている基準電圧よりも大きくなり、シャントレギュレータ5のカソード側からアノード側に電流が流れる。すなわち、正電源出力線1から抵抗R3を介して、シャントレギュレータ5のカソード側からアノード側に電流が流れる。その結果、シャントレギュレータ5のカソード側の電圧(SAFETY信号)が抵抗R3に対応する電圧分降下する(HレベルからLレベルに降下する)。そして、シャントレギュレータ5のカソード側の電圧(SAFETY信号)が降下したことが制御部4により検出されて、制御部4からのP−ON信号(Hレベルの信号)が遮断される。すなわち、負の電源電圧の出力を停止させるLレベルの信号が制御部4から出力される。これにより、トランジスタQ1のベースBの電圧がLレベルになるので、トランジスタQ1がオフ状態になるとともに、トランジスタQ2がオフ状態になる。その結果、トランジスタQ3がオフ状態となることにより、負電源出力線2からの負の電源電圧の出力が停止される。
本実施形態では、上記のように、シャントレギュレータ5のリファレンスに入力される電圧がシャントレギュレータ5に予め設定されている基準電圧よりも大きくなる負電源出力線2の短絡時に、負電源出力線2からの負の電源電圧の出力を停止する。これにより、オンオフする電圧のばらつきが比較的大きい(精度が低い)バイポーラトランジスタを用いて負電源出力線2からの負の電源電圧の出力を停止させる場合と異なり、負電源出力線2の短絡時に比較的精度の高いシャントレギュレータ5が正確に動作するので、負電源出力線2からの負の電源電圧の出力を確実に停止することができる。
また、本実施形態では、上記のように、正電源出力線1と負電源出力線2との間に、正電源出力線1の電圧と負電源出力線2の電圧とを分圧してシャントレギュレータ5のリファレンスに入力するための抵抗R1および抵抗R2を設けて、通常時に、シャントレギュレータ5のリファレンスに入力される分圧が、シャントレギュレータ5に予め設定されている基準電圧以下になるとともに、負電源出力線2の短絡時に、シャントレギュレータ5のリファレンスに入力される分圧が、シャントレギュレータ5に予め設定されている基準電圧よりも大きくなるように抵抗R1および抵抗R2の抵抗値を設定する。これにより、負電源出力線2の短絡時に、シャントレギュレータ5のリファレンスに入力される分圧がシャントレギュレータ5に予め設定されている基準電圧よりも大きくなることに基づいて、容易に、負電源出力線2からの負の電源電圧の出力を停止することができる。
また、本実施形態では、上記のように、シャントレギュレータ5のカソード側を、抵抗R3を介して正電源出力線1に接続して、通常時には、シャントレギュレータ5のカソード側に、抵抗R3を介して正電源出力線1の電圧に応じた正電圧を印加する。また、負電源出力線2の短絡時に、シャントレギュレータ5のリファレンスに入力される分圧が、シャントレギュレータ5の基準電圧よりも大きくなることにより、シャントレギュレータ5に電流が流れることによって、シャントレギュレータ5のカソード側の電圧が正電源出力線1の電圧に応じた正電圧から抵抗R3に対応する電圧分降下することに基づいて、負電源出力線2からの負の電源電圧の出力を停止する。これにより、負電源出力線2の短絡時において、正電圧からの電圧降下を検知することによって負電源出力線2からの負の電源電圧の出力を停止することができるので、負電圧を検知する機器や複雑な回路を別途設けることなく正電圧を検知する機器(制御部4)により負の電源電圧の出力を停止することができる。
また、本実施形態では、上記のように、シャントレギュレータ5のカソード側に接続される制御部4を設けて、制御部4を、負電源出力線2の短絡時に、シャントレギュレータ5のカソード側の電圧が正電源出力線1の電圧に応じた正電圧から抵抗R3に対応する電圧分降下したことを検知して、負電源出力線2からの負の電源電圧の出力を停止する信号を出力するように構成する。これにより、負電圧を検知することができない一般的な制御部4によって、容易に、負の電源電圧の出力を停止することができる。
また、本実施形態では、上記のように、負電源出力線2に接続されるトランジスタQ3を設けて、負電源出力線2の短絡時に、制御部4から出力された負電源出力線2からの負の電源電圧の出力を停止する信号に基づいて、トランジスタQ3がオフ状態になることにより、負電源出力線2からの負の電源電圧の出力を停止する。これにより、負電源出力線2の短絡時に、負電源出力線2からの負の電源電圧の出力をトランジスタQ3により容易に停止することができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記実施形態では、シャントレギュレータのリファレンスに入力される正電源出力線の電圧と負電源出力線の電圧との分圧がシャントレギュレータに予め設定されている基準電圧よりも大きくなることに基づいて、負電源出力線からの負の電源電圧の出力を停止する例を示したが、本発明はこれに限られない。たとえば、シャントレギュレータのリファレンスに分圧以外の正電源出力線の電圧と負電源出力線の電圧とに基づく電圧を入力して、この電圧に基づいて、負電源出力線からの負の電源電圧の出力を停止するようにしてもよい。
また、上記実施形態では、負電源出力線の短絡時に、シャントレギュレータのカソード側の電圧が降下することを検知することにより、負電源出力線からの負の電源電圧の出力を停止する例を示したが、本発明はこれに限られない。たとえば、負電源出力線の短絡時に、シャントレギュレータのカソード側からアノード側に流れる電流を検知することにより、負電源出力線からの負の電源電圧の出力を停止してもよい。
また、上記実施形態では、負電源出力線の短絡時に、シャントレギュレータのカソード側の電圧が降下したことを制御部が検知して、制御部が負電源出力線から負の電源電圧の出力を停止する信号を負電源出力線に接続されるトランジスタに出力して負電源出力線からの負の電源電圧の出力を停止する例を示したが、本発明はこれに限られない。たとえば、負電源出力線の短絡時に、制御部を使用せずに、シャントレギュレータのカソード側の降下した電圧に基づく信号をトランジスタなどの素子を介して負電源出力線に接続されるトランジスタに出力することにより、負電源出力線からの負の電源電圧の出力を停止してもよい。
また、上記実施形態では、負電源出力線に接続されるバイポーラトランジスタからなるトランジスタがオフ状態になることにより、負電源出力線からの負の電源電圧の出力が停止される例を示したが、本発明はこれに限られない。たとえば、負電源出力線にバイポーラトランジスタからなるトランジスタ以外のスイッチ(リレーなど)等を設けて、負電源出力線の短絡時にこのスイッチ等をオフすることにより、負電源出力線からの負の電源電圧の出力を停止してもよい。
1 正電源出力線
2 負電源出力線
4 制御部
5 シャントレギュレータ
100 電源回路
Q3 トランジスタ
R1 第1抵抗
R2 第2抵抗
R3 第3抵抗
2 負電源出力線
4 制御部
5 シャントレギュレータ
100 電源回路
Q3 トランジスタ
R1 第1抵抗
R2 第2抵抗
R3 第3抵抗
Claims (5)
- 正の電源電圧を出力する正電源出力線と、
負の電源電圧を出力する負電源出力線と、
前記正電源出力線と前記負電源出力線とに接続され、前記正電源出力線の電圧と前記負電源出力線の電圧とに基づく電圧がリファレンスに入力されるシャントレギュレータとを備え、
前記シャントレギュレータのリファレンスに入力される電圧が前記シャントレギュレータに予め設定されている基準電圧よりも大きくなる前記負電源出力線の短絡時に、前記負電源出力線からの負の電源電圧の出力が停止されるように構成されている、電源回路。 - 前記正電源出力線と前記負電源出力線との間に設けられ、前記正電源出力線の電圧と前記負電源出力線の電圧とを分圧して前記シャントレギュレータのリファレンスに入力するための第1抵抗および第2抵抗をさらに備え、
通常時に、前記シャントレギュレータのリファレンスに入力される分圧が、前記シャントレギュレータに予め設定されている基準電圧以下になるとともに、前記負電源出力線の短絡時に、前記シャントレギュレータのリファレンスに入力される分圧が、前記シャントレギュレータに予め設定されている基準電圧よりも大きくなるように前記第1抵抗および前記第2抵抗の抵抗値が設定されている、請求項1に記載の電源回路。 - 前記シャントレギュレータのカソード側は、第3抵抗を介して前記正電源出力線に接続されており、
通常時には、前記シャントレギュレータのカソード側には、前記第3抵抗を介して前記正電源出力線の電圧に応じた正電圧が印加されており、
前記負電源出力線の短絡時に、前記シャントレギュレータのリファレンスに入力される分圧が、前記シャントレギュレータの基準電圧よりも大きくなることにより、前記シャントレギュレータに電流が流れることによって、前記シャントレギュレータのカソード側の電圧が前記正電源出力線の電圧に応じた正電圧から前記第3抵抗に対応する電圧分降下することに基づいて、前記負電源出力線からの負の電源電圧の出力が停止されるように構成されている、請求項2に記載の電源回路。 - 前記シャントレギュレータのカソード側に接続される制御部をさらに備え、
前記制御部は、前記負電源出力線の短絡時に、前記シャントレギュレータのカソード側の電圧が前記正電源出力線の電圧に応じた正電圧から前記第3抵抗に対応する電圧分降下したことを検知して、前記負電源出力線からの負の電源電圧の出力を停止する信号を出力するように構成されている、請求項3に記載の電源回路。 - 前記負電源出力線に接続されるトランジスタをさらに備え、
前記負電源出力線の短絡時に、前記制御部から出力された前記負電源出力線からの負の電源電圧の出力を停止する信号に基づいて、前記トランジスタがオフ状態になることにより、前記負電源出力線からの負の電源電圧の出力が停止されるように構成されている、請求項4に記載の電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012072902A JP2013207879A (ja) | 2012-03-28 | 2012-03-28 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012072902A JP2013207879A (ja) | 2012-03-28 | 2012-03-28 | 電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013207879A true JP2013207879A (ja) | 2013-10-07 |
Family
ID=49526492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012072902A Pending JP2013207879A (ja) | 2012-03-28 | 2012-03-28 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013207879A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019159856A (ja) * | 2018-03-14 | 2019-09-19 | カシオ計算機株式会社 | 電源装置、電子機器及び電源装置の制御方法 |
-
2012
- 2012-03-28 JP JP2012072902A patent/JP2013207879A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019159856A (ja) * | 2018-03-14 | 2019-09-19 | カシオ計算機株式会社 | 電源装置、電子機器及び電源装置の制御方法 |
JP7024519B2 (ja) | 2018-03-14 | 2022-02-24 | カシオ計算機株式会社 | 電源装置、電子機器及び電源装置の制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5427356B2 (ja) | 過電圧保護回路およびそれを備える電子機器 | |
JP5309641B2 (ja) | 充電制御用半導体集積回路 | |
JP6180815B2 (ja) | ボルテージレギュレータ | |
EP2439711A1 (en) | Two-wire transmitter | |
US9673791B2 (en) | Schmitt trigger circuit and power supply monitoring apparatus | |
JP2008029132A (ja) | 電源装置の保護回路 | |
JP2013207879A (ja) | 電源回路 | |
US9214853B2 (en) | Two-wire transmitter starter circuit and two-wire transmitter including the same | |
JP2006349466A (ja) | 温度検出装置 | |
JP6439653B2 (ja) | 定電圧電源回路 | |
JP2008098495A (ja) | Led故障検出装置 | |
JP5203742B2 (ja) | インバータ装置 | |
JP5989171B1 (ja) | 電流検出回路、及びその回路を備えた車両用電子制御装置 | |
JP7082758B2 (ja) | 電圧レギュレータ及び車載用のバックアップ電源 | |
JP5976565B2 (ja) | 電子部品検査装置 | |
JP2010244367A (ja) | 過電流検知回路、レギュレータ回路および電子機器 | |
JP5708457B2 (ja) | 過電流検出回路および負荷駆動装置 | |
JP5959010B2 (ja) | 過電流検出装置 | |
JP6108617B2 (ja) | 電圧レギュレータ回路 | |
JP2008165466A (ja) | シャント回路 | |
JP2010152596A (ja) | 電流入出力装置 | |
JP5378737B2 (ja) | 負荷接続検知回路、電源回路および電子機器 | |
JP2016032308A (ja) | 制御装置 | |
JP2020167860A (ja) | 処理回路および電源装置 | |
KR101219031B1 (ko) | 히스테리시스를 갖는 전압 판별 회로 및 이를 구비하는 전원 공급 장치 |