JP6439653B2 - 定電圧電源回路 - Google Patents

Description

本発明は、定電圧電源回路に関する。

定電圧電源回路では、出力段にｎｐｎ型の出力トランジスタを有するもの、あるいは保護用のダイオードが接続されたＮチャンネル型の出力ＭＯＳＦＥＴを有するものがある。これらの電源回路は、定電圧を出力する出力端子が電源端子などと接触する天絡を起こすと、電源回路内に電流の逆流が発生する。これにより電源回路内に大電流が流れることになるため発熱する。これを防止するため、従来では、天絡により逆流が発生した際、その電流を検出し、一定以上の電流が流れないように制御することで、天絡発生による発熱を抑えるようにしたものがある。

例えば、出力の天絡をコンパレータにより検出し、その信号から出力トランジスタをＯＦＦさせることで大電流が流れることを防ぐようにしたものがある。また、出力端子の天絡が発生するとブレークダウンするツェナーダイオードを設け、これによってトランジスタを動作させることで天絡を検出して出力トランジスタをＯＦＦさせるようにしたものがある。

しかしながら、これら従来技術には天絡を検出するためにコンパレータだけでなく、様々な回路素子を付加しているため、回路規模が大きくなる問題がある。

特開２０００−２４４２５６号公報 特開平０６−３３８７３３号公報

本発明は、上記事情を考慮してなされたもので、その目的は、出力端子が天絡したときに流れる逆流電流を簡単な構成で検出して制限することができるようにした定電圧電源回路を提供することにある。

請求項１に記載の定電圧電源回路は、負荷に給電する出力端子と電源との間に接続され、ｎｐｎ型トランジスタもしくは保護用ダイオードをゲート・ソース間に持つｎチャンネル型ＭＯＳＦＥＴからなる出力トランジスタと、前記出力端子の電圧をモニタして所定電圧となるように前記出力トランジスタを制御する制御回路と、前記出力端子から前記出力トランジスタのエミッタ・ベース間あるいは前記保護用ダイオードを介して流れる逆流電流が所定以上になるとこれを検出して前記制御回路による前記出力トランジスタの制御を停止もしくは制限する天絡検出回路とを備えている。

上記構成を採用することにより、制御回路は、出力トランジスタを制御して負荷に定電圧を供給する。出力端子が天絡すると、出力トランジスタに逆流電流が発生する。この場合、出力トランジスタがｎｐｎ型トランジスタの場合には、エミッタからベースに向けて逆流電流が流れ、出力トランジスタがｎチャンネル型ＭＯＳＦＥＴの場合には、保護用ダイオードを介してソースからゲートに向けて逆流電流が流れる。

すると、天絡検出回路は、この逆流電流が所定以上になると天絡状態を検出し、制御回路による出力トランジスタの制御を停止もしくは制限することができる。これによって、天絡により発生した逆流電流が一定以上流れないように制御することができるようになり、天絡発生による発熱を抑えることができる。

第１実施形態を示す概略的な電気的構成図 電気的構成図 各部の状態の推移を示すタイムチャート 第２実施形態を示す概略的な電気的構成図 電気的構成図 第３実施形態を示す概略的な電気的構成図 アンプの構成例を示す図

（第１実施形態）
以下、本発明の第１実施形態について、図１〜図３を参照して説明する。
概略的な構成を示す図１において、負荷１に対して定電圧を供給する低電圧電源回路２は、ＥＣＵ（electrical control unit）内に設けられている。定電圧電源回路２は、電源端子Ａに直流電源ＶＤから給電され、出力端子ＯＵＴから定電圧の出力電圧Ｖｏｕｔを負荷１に供給する。出力トランジスタとしてのｎｐｎ型トランジスタ３はコレクタが電源ＶＤに通じる端子Ａに接続され、エミッタが出力端子ＯＵＴに接続されている。出力電圧Ｖｏｕｔはモニタ用の端子Ｂに入力される。

ｎｐｎ型トランジスタ３のコレクタ・ベース間にはベース電流を供給するための定電流源４が接続される。また、ｎｐｎ型トランジスタ３のベースはｐｎｐ型トランジスタ５のエミッタに接続される。ｐｎｐ型トランジスタ５は駆動用トランジスタとして機能するもので、そのベースは制御回路としてのアンプ６の出力端子に接続される。また、ｐｎｐ型トランジスタ５のコレクタは天絡検出回路７を介してグランドに接続されている。

アンプ６の非反転入力端子は、外部から端子Ｃを介して参照電圧Ｖｒｅｆが与えられる。また、アンプ６の反転入力端子は端子Ｂに接続され、出力端子ＯＵＴの出力電圧Ｖｏｕｔが入力される。アンプ６は、端子Ｂに入力される出力電圧Ｖｏｕｔを参照電圧Ｖｒｅｆと比較してその差がなくなるようにｐｎｐ型トランジスタ５を駆動して出力電圧Ｖｏｕｔを定電圧に制御する。天絡検出回路７は、ｐｎｐ型トランジスタ５に流れる電流に基づいて出力端子ＯＵＴの天絡の有無を検出し、アンプ６の動作を制御するものである。

上記構成を採用することで、電源ＶＤから定電圧電源回路２に給電されると、アンプ６は出力端子ＯＵＴの出力電圧Ｖｏｕｔが参照電圧Ｖｒｅｆよりも低いときにｐｎｐ型トランジスタ５のベースに高い電圧を与え、オフに近い状態に制御される。これにより、ｐｎｐ型トランジスタ５は、定電流源４の電流をあまり流さない状態となり、ｎｐｎ型トランジスタ３に定電流源４からベース電流が多く供給される。この結果、ｎｐｎトランジスタ３はコレクタ・エミッタ間の電圧が下がって高い出力電圧Ｖｏｕｔを出力する。

一方、出力電圧Ｖｏｕｔが定電圧よりも高くなる場合には、アンプ６の出力が低電圧となり、ｐｎｐ型トランジスタ５はコレクタ電流が増大する。これにより、定電流源４の電流はｐｎｐ型トランジスタ５に多く流れ、ｎｐｎ型トランジスタ３は、ベース電流が減少するためコレクタ・エミッタ間の電圧が大となり出力電圧Ｖｏｕｔが低下するように作用する。以上のような動作を行うことで、アンプ６により、出力電圧Ｖｏｕｔが定電圧となるように制御される。

次に、上記構成において、図１中破線で示しているように、出力端子ＯＵＴが天絡状態となった場合の動作を説明する。天絡が発生すると、出力端子ＯＵＴの電位が電源ＶＤの電圧となって異常に高くなり、これによって、ｎｐｎ型トランジスタ３はエミッタからベースに向けて逆流電流が流れるようになる。これにより、ｐｎｐ型トランジスタ５のコレクタ電流が増大していく。天絡検出回路７においては、ｐｎｐ型トランジスタ５からのコレクタ電流が増えると、天絡状態を検出してアンプ６の出力を制限するように端子Ｅの出力電圧を制御する。ｐｎｐ型トランジスタ５はベースに高い電圧が与えられるようになって、コレクタ・エミッタ間に大電流が流れるのが抑制される。

次に、図２を参照して定電圧電源回路２の具体的構成の一例について説明する。この図２において、ｐｎｐ型トランジスタ５は、駆動用のトランジスタ５ａと電流検出用のトランジスタ５ｂとに分けて設けた構成である。トランジスタ５ａおよび５ｂのエミッタはｎｐｎ型トランジスタ３のベースに接続され、ベースはアンプ６の端子Ｅに接続されている。トランジスタ５ａのコレクタはグランドに接続され、トランジスタ５ｂのコレクタは天絡検出回路７に接続されている。

アンプ６において、定電流源６ａ、ｎｐｎ型トランジスタ６ｂ、抵抗６ｃの直列回路が電源ＶＤとグランドとの間に接続されている。ｎｐｎ型トランジスタ６ｂのコレクタは端子Ｅに接続されている。ｎｐｎ型トランジスタ６ｂのコレクタとグランドとの間にｎｐｎ型トランジスタ６ｄのコレクタ・エミッタ間が接続されている。ｎｐｎ型トランジスタ６ｄのベースはｎｐｎ型トランジスタ６ｂのエミッタに接続されている。

定電流源６ｅ、ｎｐｎ型トランジスタ６ｇの直列回路が電源ＶＤとグランドとの間に接続されている。ｎｐｎ型トランジスタ６ｆのコレクタはｎｐｎ型トランジスタ６ｂのベースにも接続され、ノードＮとされている。ノードＮは端子Ｆに接続されている。ｎｐｎ型トランジスタ６ｆのベースは端子Ｃに接続され、参照電圧Ｖｒｅｆが与えられる。

天絡検出回路７は、カレントミラー回路を構成するｎｐｎ型トランジスタ７ａ、７ｂおよび電流検出抵抗７ｃを備えている。ｎｐｎ型トランジスタ７ａのコレクタは、ベースと共通に接続されると共に、ｐｎｐ型トランジスタ５ｂのコレクタに接続されている。ｎｐｎ型トランジスタ７ａのベース・エミッタ間には電流検出抵抗７ｃが接続されている。ｎｐｎ型トランジスタ７ｂのベース、エミッタは、それぞれｎｐｎ型トランジスタ７ａのベース、エミッタに接続される。ｎｐｎ型トランジスタ７ｂのコレクタはアンプ６の端子Ｆに接続される。ｎｐｎ型トランジスタ７ａ、７ｂのベースはノードＳとされる。

上記構成において、出力端子ＯＵＴからの出力電圧Ｖｏｕｔが定電圧であって天絡状態となっていない場合には、検出用のｐｎｐ型トランジスタ５ｂによる電流が少なく、天絡検出回路７が動作しない状態となるように設定されている。すなわち、天絡検出回路７においては、電流検出抵抗７ｃに流れる電流が少ない状態であって、ノードＳの電位がｎｐｎ型トランジスタ７ａを動作させるだけの電圧まで上昇しないように設けられている。

上記構成の作用について、図３も参照して説明する。天絡が発生していない場合の動作については前述の動作に準ずるので説明を省略し、天絡が発生した場合の動作について説明する。
図２中破線で示しているように、出力端子ＯＵＴが天絡状態となった場合の動作を説明する。時刻ｔ１で天絡が発生すると、出力端子ＯＵＴの電位が電源ＶＤの電圧まで上昇する。これにより、ｎｐｎ型トランジスタ３のベース・エミッタが逆バイアスとなってブレークダウンし、エミッタからベース方向に流れるようになる。ｎｐｎ型トランジスタ３のベース電流Ｉｂは、ベースからエミッタに向けて流れていたものが、徐々に減少していき、時刻ｔ２でエミッタからベースに向けて逆流電流として流れ始める。

これにより、ｐｎｐ型トランジスタ５ｂのコレクタ電流が増大していく。天絡検出回路７においては、ｐｎｐ型トランジスタ５ｂからのコレクタ電流が増えると、電流検出抵抗７ａに流れる電流の増大によってノードＳの電位が上昇する。時刻ｔ３で、ノードＳの電位がｎｐｎ型トランジスタ７ａのベース・エミッタの順方向電圧Ｖｆに達すると、ｎｐｎ型トランジスタ７ａがオンする。これにより、カレントミラー回路を構成するｎｐｎ型トランジスタ７ｂがオンして電流を引き込むようになる。

アンプ６においては、天絡検出回路７によりノードＮから電流が引き抜かれるので、ｎｐｎ型トランジスタ６ｂのベース電流が減少し、そのコレクタ電流が低減される。これによって、ダーリントン接続されたｎｐｎ型トランジスタ６ｄのコレクタ電流も減少する。これによってアンプ６の端子Ｅの電位が一定レベルまで引き上げられるので、ｐｎｐ型トランジスタ５ａ、５ｂのベース電流が低減し、コレクタ電流が減少するように制御される。この結果、ｐｎｐ型トランジスタ５ａ、５ｂに大電流が流れるのを抑制することができるようになる。

このような第１実施形態によれば、ｎｐｎ型トランジスタ３の逆流電流を検出する天絡検出回路７を設ける構成としたので、ｎｐｎ型トランジスタ３のベース電流が逆流することに起因したｐｎｐ型トランジスタ５（５ｂ）のコレクタ電流が大電流になる状態を検出してアンプ６の動作を制限させることができる。これにより、ｐｎｐ型トランジスタ５（５ｂ）に大電流が流れるのを抑制することができる。

また、天絡検出回路７を、カレントミラー回路を構成するｎｐｎ型トランジスタ７ａ、７ｂおよび電流検出抵抗７ｃを設ける構成としたので、簡単な構成で上記動作を実現することができる。

（第２実施形態）
図４および図５は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、定電圧電源回路２に代えて、定電圧電源回路１０を設ける構成としている。定電圧電源回路１０は、出力トランジスタとしてｎチャンネル型ＭＯＳＦＥＴ１１を設けている。また、ｎチャンネル型ＭＯＳＦＥＴ１１のゲート保護用にゲート・ソース間に２個のツェナーダイオード１２、１３を逆方向にして直列に接続している。ツェナーダイオード１２、１３は、通常の動作ではオンしないツェナー電圧を有するものが採用されている。

同様にして、定電圧電源回路２において使用していた他のバイポーラトランジスタについても、定電圧電源回路１０ではＭＯＳＦＥＴに置き換えた構成としている。すなわち、ｐｎｐ型トランジスタ５に代えて、ｐチャンネル型ＭＯＳＦＥＴ１４を設けている。また、アンプ６および天絡検出回路７については、内部のトランジスタをＭＯＳＦＥＴで構成したアンプ１５および天絡検出回路１６を設けている。

上記構成において、通常の動作においては、アンプ１５の働きにより出力端子ＯＵＴの出力電圧Ｖｏｕｔが定電圧となるように制御される。
そして、出力端子ＯＵＴが、図４中破線で示すように天絡状態になると、出力端子ＯＵＴの電位が電源ＶＤの電位に異常に上昇するので、ツェナーダイオード１２がブレークダウンしてソースからゲート側に逆流電流が流れるようになる。この逆流電流はｐチャンネル型ＭＯＳＦＥＴ１４のドレイン電流となって大電流が流れようとする。このとき、天絡検出回路１６は、大電流を検出するとアンプ１５の動作を制限するようになり、これによってｐチャンネル型ＭＯＳＦＥＴ１４に大電流が流れるのを抑制することができるようになる。

次に、図５を参照して定電圧電源回路１０の具体的構成の一例について説明する。この図５において、ｐチャンネル型ＭＯＳＦＥＴ１４は、駆動用のＭＯＳＦＥＴ１４ａと電流検出用のＭＯＳＦＥＴ１４ｂとに分けて設けた構成である。ＭＯＳＦＥＴ１４ａおよび１４ｂのソースはｎチャンネル型ＭＯＳＦＥＴ１１のゲートに接続され、ゲートはアンプ１５の端子Ｅに接続されている。ＭＯＳＦＥＴ１４ａのドレインはグランドに接続され、ＭＯＳＦＥＴ１４ｂのドレインは天絡検出回路１６に接続されている。

アンプ１５において、定電流源１５ａ、ｎチャンネル型ＭＯＳＦＥＴ１５ｂ、抵抗１５ｃの直列回路が電源ＶＤとグランドとの間に接続されている。ｎチャンネル型ＭＯＳＦＥＴ１５ｂのドレインは端子Ｅに接続されている。ｎチャンネル型ＭＯＳＦＥＴ１５ｂのドレインとグランドとの間にｎチャンネル型ＭＯＳＦＥＴ１５ｄのドレイン・ソース間が接続されている。ｎチャンネル型ＭＯＳＦＥＴ１５ｄのゲートはｎチャンネル型ＭＯＳＦＥＴ１５ｂのソースに接続されている。

定電流源１５ｅ、ｎチャンネル型ＭＯＳＦＥＴ１５ｇの直列回路が電源ＶＤとグランドとの間に接続されている。ｎチャンネル型ＭＯＳＦＥＴ１５ｆのドレインはｎチャンネル型ＭＯＳＦＥＴ１５ｂのゲートにも接続され、ノードＮとされている。ノードＮは端子Ｆに接続されている。ｎチャンネル型ＭＯＳＦＥＴ１５ｆのゲートは端子Ｃに接続され、参照電圧Ｖｒｅｆが与えられる。

天絡検出回路１６は、カレントミラー回路を構成するｎチャンネル型ＭＯＳＦＥＴ１６ａ、１６ｂおよび電流検出抵抗１６ｃを備えている。ｎチャンネル型ＭＯＳＦＥＴ１６ａのドレインは、ゲートと共通に接続されると共に、ｐチャンネル型ＭＯＳＦＥＴ１６ｂのドレインに接続されている。ｎチャンネル型ＭＯＳＦＥＴ１６ａのゲート・ソース間には電流検出抵抗１６ｃが接続されている。ｎチャンネル型ＭＯＳＦＥＴ１６ｂのゲート、ソースは、それぞれｎチャンネル型ＭＯＳＦＥＴ１６ａのゲート、ソースに接続される。ｎチャンネル型ＭＯＳＦＥＴ１６ｂのドレインはアンプ１５の端子Ｆに接続される。ｎチャンネル型ＭＯＳＦＥＴ１６ａ、１６ｂのゲートはノードＳとされる。

上記構成において、出力端子ＯＵＴからの出力電圧Ｖｏｕｔが定電圧であって天絡状態となっていない場合には、検出用のｐチャンネル型ＭＯＳＦＥＴ１４ｂによる電流が少なく、天絡検出回路１６が動作しない状態となるように設定されている。すなわち、天絡検出回路１６においては、電流検出抵抗１６ｃに流れる電流が少ない状態であって、ノードＳの電位がｎチャンネル型ＭＯＳＦＥＴ１６ａを動作させるだけの電圧まで上昇しないように設けられている。

上記構成によっても、出力端子ＯＵＴが、図５中破線で示すように天絡状態になった場合に、上記と同様にして天絡検出回路１６は、大電流を検出するとアンプ１５の動作を制限するようになり、これによってｐチャンネル型ＭＯＳＦＥＴ１４に大電流が流れるのを抑制することができるようになる。
このような第２実施形態によっても、第１実施形態と同様の作用効果を得ることができる。

（第３実施形態）
図６および図７は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。

概略的な構成を示す図６において、定電圧電源回路２０は、天絡検出回路７に代わる天絡検出回路２１を備えている。この天絡検出回路２１は、電流検出抵抗２１ａおよび比較回路２１ｂを備えている。電流検出抵抗２１ａは、出力トランジスタとしてのｎｐｎ型トランジスタ３のベース電流Ｉｂを検出するように設けられている。比較回路２１ｂは、電流検出抵抗２１ａの両端の電圧を入力し、ｎｐｎ型トランジスタ３のベース電流Ｉｂが逆に流れている状態を検出してハイレベルの検出信号を出力する。

図７はアンプ２２の構成を示している。第１実施形態と異なり、天絡検出回路２１は天絡状態を検出するとハイレベルの信号を出力するので、アンプ２２の構成においてもこのハイレベルの信号をノードＮに受けると電流を制限する制御動作を行なうように構成されている。この場合、図２に示したアンプ６の構成にｎｐｎ型トランジスタ６ｇを付加した構成としている。

ｎｐｎ型トランジスタ６ｇのコレクタ・エミッタ間はノードＮとグランドとの間に接続されている。ｎｐｎ型トランジスタ６ｇのベースは端子Ｆに接続されている。これにより、天絡検出回路２１から端子Ｆにハイレベルの信号を受けると、ｎｐｎトランジスタ６ｇがオンし、ノードＮの電位をグランドレベルに引き下げる。

上記構成を採用することで、通常状態では、ｎｐｎ型トランジスタ３のベース電流Ｉｂが正つまりベースからエミッタに流れるように与えられるので、電流検出抵抗２１ａの端子電圧はベース側の端子Ｐが低く、定電流源４側が高い状態である。これにより、比較回路２１ｂにおいては、反転入力端子側に非反転入力端子側よりも高い電圧が入力されることから、ローレベルの信号を出力している。これにより、アンプ２２は通常の動作を行い、出力電圧Ｖｏｕｔを定電圧となるように制御している。

一方、図６中に破線で示しているように、出力端子ＯＵＴが天絡状態になると、前述同様にｎｐｎ型トランジスタ３のベース・エミッタ間に逆流電流が流れ、電流検出抵抗２１ａを介してｐｎｐ型トランジスタ５側に流れる。これにより、天絡検出回路２１においては、電流検出抵抗２１ａの端子間電圧は端子Ｐ側が高くなるので、比較回路２１ｂはハイレベルの検出信号を出力するようになる。

アンプ２２においては、端子Ｆに天絡検出回路２１側からハイレベルの検出信号が入力されるので、ｎｐｎ型トランジスタ６ｇがオンし、ノードＮの電位がグランドレベルまで低下されるようになる。これにより、アンプ２２は端子Ｅの出力電圧を制御するようになり、ｐｎｐ型トランジスタ５はベースに高い電圧が与えられるようになって、コレクタ・エミッタ間に大電流が流れるのが抑制される。
したがって、このような第３実施形態によっても第１実施形態と同様の効果を得ることができる。

（他の実施形態）
なお、本発明は、上述した一実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

第１実施形態および第２実施形態では、図２あるいは図５に具体回路の一例を示したが、具体回路はこれに限らず、同機能を達成する種々の回路を採用することができる。
第３実施形態では、天絡検出回路２１が天絡検出でハイレベルの信号を出力する構成に対応したアンプ２２を用いているが、天絡検出回路２１の天絡検出がローレベルとなるように回路を構成することもできる。この場合には、第１実施形態で示したアンプ６を採用することができる。

図面中、１は負荷、２は低電圧回路、３はｎｐｎ型トランジスタ（出力トランジスタ）、４は定電流源、５、５ｂはｐｎｐ型トランジスタ、６、１５、２２はアンプ（制御回路）、７、１６、２１は天絡検出回路、７ａ、７ｂはｎｐｎ型トランジスタ（カレントミラー回路）、７ｃ、１６ｃは電流検出抵抗、１１はｎチャンネル型ＭＯＳＦＥＴ（出力トランジスタ）、１２、１３はツェナーダイオード（保護用ダイオード）、１４、１４ｂはｐチャンネル型ＭＯＳＦＥＴ（検出トランジスタ）、１６ａ、１６ｂはｎチャンネル型ＭＯＳＦＥＴ（カレントミラー回路）、２１ａは電流検出抵抗、２１ｂは比較回路である。

Claims (3)

1. 負荷（１）に給電する出力端子と電源との間に接続され、ｎｐｎ型トランジスタもしくは保護用ダイオードをゲート・ソース間に持つｎチャンネル型ＭＯＳＦＥＴからなる出力トランジスタ（３、１１）と、
   前記出力端子の電圧をモニタして所定電圧となるように前記出力トランジスタを制御する制御回路（６、１５、２２）と、
   前記出力端子から前記出力トランジスタのエミッタ・ベース間あるいは前記保護用ダイオードを介して流れる逆流電流が所定以上になるとこれを検出して前記制御回路による前記出力トランジスタの制御を停止もしくは制限する天絡検出回路（７、１６、２１）と
   を備えた定電圧電源回路。
2. 請求項１に記載の低電圧電源回路において、
   前記天絡検出回路（７、１６）は、
   前記天絡により発生した電流を検出し、ｐｎｐ型トランジスタもしくはｐチャンネル型ＭＯＳＦＥＴからなる検出トランジスタ（５ｂ、１４ｂ）と、
   前記検出トランジスタの電流が流れるように設けられた電流検出抵抗（７ｃ、１６ｃ）と、
   前記電流検出抵抗の端子電圧で駆動されるカレントミラー回路（７ａ、７ｂ、１６ａ、１６ｂ）と
   を備えた定電圧電源回路。
3. 請求項１に記載の定電圧電源回路において、
   前記天絡検出回路（２１）は、
   前記出力トランジスタのベース電流を検出する電流検出抵抗（２１ａ）と、
   前記電流検出抵抗の両端に発生する電圧を比較して前記所定以上の逆流電流を検出する比較回路（２１ｂ）と
   を備えた定電圧電源回路。

Images