JP5776607B2 - 誘導性負荷駆動装置 - Google Patents

Description

本発明は、一対の電源線を通じて与えられる電力を誘導性負荷に供給し、その誘導性負荷に流れる電流をフィードバック制御して誘導性負荷を駆動する誘導性負荷駆動装置に関する。

従来、自動車などの車両に搭載される自動変速機の制御分野においては、変速用のアクチュエータとしてリニアソレノイド（誘導性負荷に相当）が用いられており、そのリニアソレノイドの駆動を制御することにより変速が実現されている。この場合、リニアソレノイドについて、精度の高い電流制御技術が必要となる。そのため、リニアソレノイドを駆動するための駆動装置（誘導性負荷駆動装置に相当）は、リニアソレノイドに流れる負荷電流を検出する電流検出回路を備え、その検出値を目標値に一致させるように負荷電流をフィードバック制御する構成となっている（例えば特許文献１参照）。また、上記駆動装置としては、リニアソレノイドに関する異常へのフェールセーフ対策が施されていることが一般的である。例えば、リニアソレノイドの短絡故障（ショート障害）などの異常発生を電気的に検出し、リニアソレノイドに流れる電流をカット（遮断）することにより、フェールセーフを実現する手法が知られている。

図９は、リニアソレノイドを駆動する駆動装置の一構成例を示している。図９に示す駆動装置１０１は、ハイサイドスイッチ１０２、ローサイドスイッチ１０３、シャント抵抗１０４、還流ダイオード１０５、ダイアグ検知回路１０６、電流検出回路１０７および制御回路１０８を備えている。駆動装置１０１は、電源線１０９およびグランド線１１０を通じて与えられる電力をリニアソレノイド１１１に供給し、リニアソレノイド１１１に流れる電流をフィードバック制御する。ハイサイドスイッチ１０２は、電源線１０９およびリニアソレノイド１１１の上流側端子ＣＮＨの間を開閉する。ローサイドスイッチ１０３は、リニアソレノイド１１１の下流側端子ＣＮＬおよびグランド線１１０の間を開閉する。

ダイアグ検知回路１０６は、リニアソレノイド１１１の下流側端子ＣＮＬの電圧と所定の判定電圧とを比較した結果に応じて変化する検知信号ＳＤＧを制御回路１０８に出力する。電流検出回路１０７は、シャント抵抗１０４の端子電圧に基づいてリニアソレノイド１１１に流れる電流Ｉｒを検出し、その検出値を示す検出電圧Ｖｆｂを制御回路１０８に出力する。制御回路１０８は、ハイサイドスイッチ１０２を常時オンするとともに、電流Ｉｒが外部から与えられる目標値（目標電流）に一致するように、ローサイドスイッチ１０３の開閉をＰＷＭ制御する。

また、制御回路１０８は、ダイアグ検知回路１０６から与えられる検知信号ＳＤＧを用いてリニアソレノイド１１１に関する異常発生の有無を判断している。具体的には、制御回路１０８は、検知信号ＳＤＧにエッジが存在する場合には異常が発生していないと判断し、エッジが存在しない場合には異常が発生していると判断する（エッジ検出）。制御回路１０８は、異常が発生していると判断すると、ハイサイドスイッチ１０２をオフすることにより、リニアソレノイド１１１に流れる電流を遮断する。

特開２０１１−２３８０２号公報

図９に示す構成において、制御回路１０８は、上流側端子ＣＮＨの地絡（上流側端子ＣＮＨおよびグランド線１１０の短絡）、下流側端子ＣＮＬの天絡（下流側端子ＣＮＬおよび電源線１０９の短絡）または下流側端子ＣＮＬの地絡（下流側端子ＣＮＬおよびグランド線１１０の短絡）が生じた場合、検知信号ＳＤＧが一定レベル（ＨレベルまたはＬレベル）に固定されるため、エッジ検出により、その異常を検知することができる。

しかし、制御回路１０８は、上流側端子ＣＮＨおよび下流側端子ＣＮＬの端子間ショートが生じた場合、その異常を検知することができない。なぜなら、端子間ショートの場合、検知信号ＳＤＧが、異常が生じていない状態のとき（通常時）と同様のパルス状の波形になるからである。リニアソレノイド１１１の各端子間ショートを検知することができない場合、次のような問題が発生するおそれがある。すなわち、例えばリニアソレノイド１１１がライン圧制御用として使用されている場合、端子間ショート故障を検知することができずに、その故障状態のまま動作を続けると、変速ショックなどが生じる可能性がある。

なお、制御回路１０８は、上流側端子ＣＮＨの天絡（上流側端子ＣＮＨおよび電源線１０９の短絡）が生じた場合にも、その異常を検知することができない。しかし、上流側端子ＣＮＨが天絡した状態は、車両動作（リニアソレノイド１１１を駆動する動作）について考えると、通常時と同等であるため、異常検知の優先度は低い。そのため、例えば、車両始動時などにおいて、ハイサイドスイッチＳＷＨがオフされた状態でローサイドスイッチ１０３を開閉し、検知信号ＳＤＧのエッジを検出することにより上流側端子ＣＮＨの天絡を検知することができる。この場合、上流側端子ＣＮＨが天絡している場合に、検知信号ＳＤＧにエッジが存在することになる。

さて、リニアソレノイド１１１の各端子間がショートすると、リニアソレノイド１１１の下流側に設けられたシャント抵抗１０４に過大な電流（過電流）が流れる。これにより、電流検出回路１０７から出力される検出電圧Ｖｆｂは通常時に比べて高い値を示す。一般に、制御回路１０８は、検出電圧Ｖｆｂに基づいて過電流を検知する過電流検知機能を備えている。このような過電流検知機能により上記シャント抵抗１０４に流れる過電流が検知されるのであれば、各端子間ショートを検知できないとしても、その過電流検知機能によるフェールセーフ動作を期待することができると考えられる。

しかし、制御回路１０８が過電流を判定するための判定時間は、ノイズなどによる誤判定防止のため、比較的長い時間（例えば数百ｍｓ）に設定されることが多い。一方、制御回路１０８が、検出電圧Ｖｆｂに基づいてローサイドスイッチ１０３の駆動デューティを可変する制御周期は、上記判定時間に比べて短い。そのため、制御回路１０８において、判定時間が経過する前にローサイドスイッチ１０３のオンデューティが十分に低い値に設定され、その結果、リニアソレノイド１１１に流れる電流が低く抑えられてしまう。つまり、ローサイドスイッチ１０３のオン時間が非常に短くなるために過電流の状態が解消され、リニアソレノイド１１１に流れる電流値が通常の範囲内の値になる。従って、シャント抵抗１０４に流れる過電流を検知する過電流検知機能によるフェールセーフ動作は期待することができない。

本発明は上記事情に鑑みてなされたものであり、その目的は、誘導性負荷の各端子に関する短絡故障を確実に検出することができる誘導性負荷駆動装置を提供することにある。

請求項１に記載の手段によれば、一対の電源線を通じて与えられる電力を誘導性負荷に供給し、誘導性負荷に流れる電流をフィードバック制御して誘導性負荷を駆動する。ハイサイドスイッチは、一対の電源線のうち高電位側電源線と誘導性負荷の一方の端子との間に介在する。端子電圧検出部は、誘導性負荷の他方の端子電圧を検出し、その検出電圧値が判定電圧値未満である場合に第１レベルになるとともに、検出電圧値が判定電圧値以上である場合に第２レベルになる第１判定信号を出力する。ハイサイド電流検出部は、ハイサイドスイッチを通じて流れる電流を検出し、その検出電流値が判定電流値以上である場合に第１レベルになるとともに、検出電流値が判定電流値未満である場合に第２レベルになる第２判定信号を出力する。ローサイドスイッチは、誘導性負荷の他方の端子と一対の電源線のうち低電位側電源線との間の給電経路に介在する。負荷電流検出部は、誘導性負荷の他方の端子とローサイドスイッチとの間に流れる負荷電流を検出し、その検出値に応じた検出電圧を出力する。制御部は、ハイサイドスイッチおよびローサイドスイッチの駆動を制御する。

制御部は、ハイサイドスイッチをオンに固定するとともに、検出電圧および負荷電流の目標値に基づいて負荷電流の検出値が目標値に一致するようにローサイドスイッチをＰＷＭ駆動する通常動作を実行する。すなわち、通常動作が実行されると、誘導性負荷に流れる負荷電流が目標値に一致するようにローサイドスイッチの駆動がフィードバック制御される（電流フィードバック制御）。また、制御部は、ハイサイドスイッチをオン／オフ繰り返すことにより電流制限する保護動作を実行する。すなわち、保護動作が実行されると、ハイサイドスイッチがオン／オフ繰り返されるため、誘導性負荷に流れる電流が制限される。そのため、ハイサイドスイッチを保護できる。

さらに、制御部は、第１判定信号および第２判定信号に基づいて、誘導性負荷の各端子に関する短絡故障を検出する短絡故障検出動作を実行する。第１判定信号および第２判定信号は、誘導性負荷の各端子に関する短絡故障の発生有無に応じて、その態様が次の（１）〜（５）のように変化する。

（１）上記短絡故障が生じていない状態（以下、非短絡状態とも称す）または誘導性負荷の一方の端子と高電位側電源線との間が短絡した状態（以下、第１天絡状態とも称す）において、第１判定信号は、第１レベルである状態および第２レベルである状態が交互に繰り返されるパルス信号となる。これは、ローサイドスイッチのスイッチング動作に伴い、誘導性負荷の他方の端子電圧（検出電圧値）が判定電圧値未満である状態および判定電圧値以上である状態が交互に繰り返されるためである。また、このとき、ハイサイドスイッチを通じて通常範囲の電流が流れるため、検出電流値が判定電流値未満となり、第２判定信号は第２レベルに固定される。

（２）誘導性負荷の一方の端子と低電位側電源線との間が短絡した状態（以下、第１地絡状態とも称す）において、第１判定信号は、検出電圧値が判定電圧値未満であるため、第１レベルに固定される。また、このとき、ハイサイドスイッチを通じて通常範囲を超える電流（過電流）が流れるため、検出電流値が判定電流値以上となり、第２判定信号は第１レベルに固定される。

（３）誘導性負荷の他方の端子と高電位側電源線との間が短絡した状態（以下、第２天絡状態とも称す）において、第１判定信号は、検出電圧値が判定電圧値以上であるため、第２レベルに固定される。また、このとき、ハイサイドスイッチのドレインおよびソースが同電位となるため、ハイサイドスイッチには電流が流れない。そのため、検出電流値が判定電流値未満となり、第２判定信号は第２レベルに固定される。

（４）誘導性負荷の他方の端子と低電位側電源線との間が短絡した状態（以下、第２地絡状態とも称す）において、第１判定信号は、検出電圧値が判定電圧値未満であるため、第１レベルに固定される。また、このとき、ハイサイドスイッチを通じて通常範囲の電流が流れるため、検出電流値が判定電流値未満となり、第２判定信号は第２レベルに固定される。

（５）誘導性負荷の各端子間が短絡した状態（以下、端子間短絡状態とも称す）において、第１判定信号は、第１レベルである状態および第２レベルである状態が交互に繰り返されるパルス信号となる。また、このとき、第２判定信号は、第１レベルである状態および第２レベルである状態が交互に繰り返されるパルス信号となる。これは、ローサイドスイッチのスイッチング動作に伴い、ハイサイドスイッチを通じて電流が流れない状態（検出電流値が判定電流値未満の状態）と、過電流が流れる状態（検出電流値が判定電流値以上の状態）とが交互に繰り返されるためである。

このように、第１判定信号および第２判定信号は、誘導性負荷の各端子に関する短絡故障の発生が生じていないとき（上記（１）のとき）と、生じているとき（上記（２）〜（５）のとき）とで、その態様が異なる。そして、制御部は、第１判定信号および第２判定信号の上述したような態様の違いに基づいて、誘導性負荷の各端子に関する短絡故障を検出する。なお、第１判定信号および第２判定信号は、非短絡状態および第１天絡状態において同様の態様を示す。つまり、第１判定信号および第２判定信号に基づいて、非短絡状態および第１天絡状態を区別することができない。しかし、第１天絡状態については、発明が解決しようとする課題の欄において述べたような理由から、検出すべき短絡故障の状態から除外することができる。そのため、本手段によれば、誘導性負荷の各端子に関する短絡故障を確実に検出することができると言える。

請求項２に記載の手段によれば、制御部は、短絡故障検出動作を実行する際、第１判定信号がパルス信号ではないという条件および第２判定信号がパルス信号であるという条件のうち少なくとも一方を満たす場合、短絡故障が生じていると判断する。このようにすれば、制御部は、第１判定信号および第２判定信号のエッジの有無を検出すること（エッジ検出）により、短絡故障の有無を判断することができる。そのため、制御部による制御内容が簡略化され、ソフトウェアにおける処理負荷が低減されるという効果が得られる。

請求項３に記載の手段によれば、制御部は、短絡故障検出動作を実行する際、非短絡故障状態または第１天絡状態、第１地絡状態、第２天絡状態、第２地絡状態および端子間短絡状態のうち、いずれの状態であるかを特定する。前述したとおり、第１判定信号および第２判定信号は、誘導性負荷の各端子に関する短絡故障の発生有無および短絡故障の内容に応じて、その態様が異なる。そのため、制御部は、第１判定信号および第２判定信号の態様の違いに基づいて、誘導性負荷の各端子に関する短絡故障の発生有無および短絡故障の内容（故障モード）を特定することができる。このように、故障モードを特定することができれば、特定された故障モードに合わせたフェールセーフ動作を適宜選択するといった対応を行うことが可能となる。

請求項４に記載の手段によれば、制御部は、短絡故障検出動作を実行する際、第１判定信号がパルス信号であるという条件および第２判定信号が第２レベルであるという条件を満たす場合、非短絡状態または第１天絡状態であると特定する。また、制御部は、この際、第１判定信号が第１レベルであるという条件および第２判定信号が第１レベルであるという条件を満たす場合、第１地絡状態であると特定する。また、制御部は、この際、第１判定信号が第１レベルであるという条件および第２判定信号が第２レベルであるという条件を満たす場合、第２地絡状態であると特定する。また、制御部は、この際、第１判定信号が第２レベルであるという条件および第２判定信号が第２レベルであるという条件を満たす場合、第２天絡状態であると特定する。また、制御部は、この際、第１判定信号がパルス信号であるという条件および第２判定信号がパルス信号であるという条件を満たす場合、端子間短絡状態であると特定する。このようにすれば、制御部は、第１判定信号および第２判定信号の態様の違いに基づいて短絡故障の内容（故障モード）を確実に特定することができる。

請求項５に記載の手段によれば、第１判定信号および第２判定信号の論理和である判定信号を出力するＡＮＤ回路を備えている。そして、制御部は、短絡故障検出動作を実行する際、第１判定信号および第２判定信号に代えてＡＮＤ回路から出力される判定信号に基づいて、誘導性負荷の各端子に関する短絡故障を検出する。このようにすれば、制御部は、短絡故障検出動作を行うために、外部から入力する信号の数を２つから１つに減らすことができる。これは、例えば、制御部がマイクロコンピュータを主体として構成される場合、短絡故障検出動作のために用いる信号により占有される入力ポートの数が２つから１つに低減されるということを意味する。また、判定信号の態様は、誘導性負荷の各端子に関する短絡故障が生じている場合と、短絡故障が生じていない場合とで異なる。そのため、第１判定信号および第２判定信号に代えて、それらの論理和である判定信号を用いた場合であっても、誘導性負荷の各端子に関する短絡故障の発生有無について確実に検出することができる。

請求項６に記載の手段によれば、制御部は、短絡故障検出動作を実行する際、判定信号がパルス信号ではないという条件を満たす場合、短絡故障が生じていると判断する。このようにすれば、制御部は、判定信号のエッジの有無を検出すること（エッジ検出）により、短絡故障の有無を判断することができる。そのため、制御部による制御内容が簡略化され、ソフトウェアにおける処理負荷が低減されるという効果が得られる。

請求項７に記載の手段によれば、端子電圧検出部は、オープンコレクタまたはオープンドレインのトランジスタにより出力段が構成される。また、ハイサイド電流検出部は、オープンコレクタまたはオープンドレインのトランジスタにより出力段が構成される。それら端子電圧検出部およびハイサイド電流検出部の各出力端子は、共通接続されるとともに、プルアップ抵抗を介して第２レベルに相当する電圧にプルアップされている。このようにすれば、論理回路を別途設けることなく、第１判定信号および第２判定信号の論理和である判定信号を出力するＡＮＤ回路を構成することができるため、装置全体としての回路規模を小さく抑えることができる。

本発明の第１の実施形態を示すもので駆動装置の概略的な構成図 ハイサイドドライバの詳細構成を示す図 チョッピング回路の構成を示すブロック図 各部の信号波形および電圧波形を示す図 第１および第２判定信号の態様と短絡故障状態の判定結果との関係図 本発明の第２の実施形態を示す図１相当図 図４相当図 図５相当図 従来技術を示す図１相当図

（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図５を参照しながら説明する。
図１に示すように、駆動装置１（誘導性負荷駆動装置に相当）は、図示しないバッテリから電源線２およびグランド線３（一対の電源線に相当）を通じて与えられる電力をリニアソレノイド４（誘導性負荷に相当）に供給する。また、駆動装置１は、リニアソレノイド４に流れる負荷電流Ｉｒをフィードバック制御してリニアソレノイド４を駆動する。リニアソレノイド４は、例えば、自動車などの車両に搭載される自動変速機における変速用のアクチュエータとして用いられるものである。

駆動装置１は、ハイサイドドライバ５、ローサイドスイッチＳＷＬ、負荷電流検出部６、ダイオードＤ１、端子電圧検出部７、制御回路８（制御部に相当）などから構成される。ハイサイドドライバ５が備えるハイサイドスイッチＳＷＨは、Ｎチャネル型のパワーＭＯＳＦＥＴである。ハイサイドスイッチＳＷＨのドレインは、電源端子Ｐｄ１を介して電圧ＶＢ（例えば＋１２Ｖ）が与えられる電源線２（高電位側電源線に相当）に接続されている。ハイサイドスイッチＳＷＨのソースは、出力端子Ｐｄ２を介してリニアソレノイド４の上流側端子ＣＮＨ（一方の端子に相当）に接続されている。つまり、ハイサイドスイッチＳＷＨは、電源線２および上流側端子ＣＮＨの間に介在する。ハイサイドスイッチＳＷＨのゲートには、制御ロジック９からゲート駆動信号Ｇｈが与えられる。制御ロジック９は、制御回路８から抵抗Ｒ１および入力端子Ｐｄ３を通じて与えられる指令信号Ｓｈに基づいて、ゲート駆動信号Ｇｈを生成する。

詳細は後述するが、ハイサイドドライバ５は、ハイサイドスイッチＳＷＨを通じて流れる電流を検出し、その検出電流値に応じてトランジスタＴ１をオンまたはオフする機能（ハイサイド電流検出部に相当）を備えている。トランジスタＴ１は、Ｎチャネル型のＭＯＳＦＥＴである。トランジスタＴ１のソースは、グランド端子Ｐｄ４を介してグランド線３に接続されている。トランジスタＴ１のドレインは、ＤＩＡＧ端子Ｐｄ５に接続されている。ＤＩＡＧ端子Ｐｄ５は、抵抗Ｒ２を介して電圧Ｖｓが印加される電源端子１０に接続されている。つまり、トランジスタＴ１のドレインは、電圧Ｖｓにプルアップされている。電圧Ｖｓは、例えば制御回路８の電源電圧と同じであり、例えば＋５Ｖである。また、ＤＩＡＧ端子Ｐｄ５は、制御回路８の第２判定入力端子Ｐｃ２に接続されている。これにより、ハイサイドスイッチＳＷＨを通じて流れる電流に応じて変化する第２判定信号ＤＧ２が制御回路８に与えられる。

ローサイドスイッチＳＷＬは、Ｎチャネル型のパワーＭＯＳＦＥＴである。ローサイドスイッチＳＷＬのソースは、接地電位（０Ｖ）が与えられるグランド線３（低電位側電源線に相当）に接続されている。ローサイドスイッチＳＷＬのドレインは、負荷電流検出部６のシャント抵抗Ｒｓを介してリニアソレノイド４の下流側端子ＣＮＬ（他方の端子に相当）に接続されている。つまり、ローサイドスイッチＳＷＬは、リニアソレノイド４の下流側端子ＣＮＬとグランド線３との間の給電経路に介在する。ローサイドスイッチＳＷＬのゲート・ソース間には、抵抗Ｒ３が接続されている。

リニアソレノイド４の上流側端子ＣＮＨおよびローサイドスイッチＳＷＬのドレインの間には、ローサイドスイッチＳＷＬ側をアノードとしてダイオードＤ１が接続されている。ダイオードＤ１は、ハイサイドスイッチＳＷＨおよびローサイドスイッチＳＷＬの双方がオンしている状態から、ハイサイドスイッチＳＷＨおよびローサイドスイッチＳＷＬのうち少なくとも一方がオフした状態に移行した際、リニアソレノイド４の下流側端子ＣＮＬからシャント抵抗Ｒｓを経由して上流側端子ＣＮＨへと電流（負荷電流Ｉｒ）を還流する。つまり、ダイオードＤ１は、還流ダイオードであり、リニアソレノイド４が断電された際に生じる逆起電力によるサージを抑制する。

端子電圧検出部７は、リニアソレノイド４の下流側端子ＣＮＬの端子電圧ＶＮＬに応じた第１判定信号ＤＧ１を出力する。端子電圧検出部７は、ローパスフィルタ回路１１、コンパレータ１２および抵抗Ｒ４を備えている。リニアソレノイド４の下流側端子ＣＮＬの電圧ＶＮＬは、抵抗Ｒ５およびコンデンサＣ１からなるローパスフィルタ回路１１を通じてコンパレータ１２の非反転入力端子に与えられる。コンパレータ１２の反転入力端子には、判定電圧Ｖｒ１が与えられている。判定電圧Ｖｒ１は、電圧ＶＢの１／２倍の電圧（ＶＢ／２）である。コンパレータ１２の出力端子は、抵抗Ｒ４（プルアップ用抵抗に相当）を介して電源端子１０に接続されている。つまり、コンパレータ１２の出力端子は、抵抗Ｒ４を介して電圧Ｖｓにプルアップされている。なお、図示しないが、コンパレータ１２の出力段は、オープンドレインのトランジスタにより構成されている。

このような構成によれば、下流側端子ＣＮＬの端子電圧ＶＮＬが判定電圧Ｖｒ１未満である場合、コンパレータ１２の出力がＬレベル（グランド線３の電位＝０Ｖ）になる。また、下流側端子ＣＮＬの端子電圧ＶＮＬが判定電圧Ｖｒ１以上である場合、コンパレータ１２の出力がＨレベル（電圧Ｖｓ）になる。このようなコンパレータ１２の出力信号が第１判定信号ＤＧ１に相当する。なお、本実施形態の第１判定信号ＤＧ１においては、上記Ｌレベルが第１レベルに相当し、上記Ｈレベルが第２レベルに相当する。第１判定信号ＤＧ１は、制御回路８の第１判定入力端子Ｐｃ１に与えられる。これにより、下流側端子ＣＮＬの端子電圧ＶＮＬに応じて変化する第１判定信号ＤＧ１が制御回路８に与えられる。

負荷電流検出部６は、リニアソレノイド４の下流側端子ＣＮＬとローサイドスイッチＳＷＬとの間に流れる負荷電流Ｉｒに応じた検出電圧Ｖｆｂを出力する。負荷電流検出部６は、シャント抵抗Ｒｓ、抵抗Ｒ７〜Ｒ１１、オペアンプ１３およびローパスフィルタ回路１４を備えている。シャント抵抗Ｒｓの各端子電圧は、それぞれ抵抗Ｒ７、Ｒ８を介してオペアンプ１３の各入力端子に与えられている。オペアンプ１３の非反転入力端子は、抵抗Ｒ９を介してグランド線３に接続されている。オペアンプ１３の出力端子および反転入力端子の間には、抵抗Ｒ１０が接続されている。オペアンプ１３の出力端子は、抵抗Ｒ１１を介してグランド線３に接続されている。オペアンプ１３の出力信号は、抵抗Ｒ１２およびコンデンサＣ２からなるローパスフィルタ回路１４を通じて制御回路８の検出電圧入力端子Ｐｃ３に与えられる。この場合、ローパスフィルタ回路１４の出力が検出電圧Ｖｆｂとなる。これにより、負荷電流Ｉｒの検出値に応じた検出電圧Ｖｆｂが制御回路８に与えられる。

制御回路８は、例えばマイクロコンピュータを主体として構成されている。制御回路８には、自動変速機による変速を制御する外部の制御装置（図示せず）から、リニアソレノイド４に流す電流の目標値（目標電流）が与えられる。また、制御回路８は、負荷電流検出部６から与えられる検出電圧Ｖｆｂに基づいて、リニアソレノイド４に流れる負荷電流Ｉｒの値を取得する。制御回路８は、目標値および負荷電流Ｉｒの検出値に応じたデューティ比を持つＰＷＭ信号Ｓｌを出力する。ＰＷＭ信号Ｓｌは、抵抗Ｒ１３を通じてローサイドスイッチＳＷＬのゲートに与えられる。

制御回路８は、通常動作、保護動作および短絡故障検出動作を実行する。制御回路８は、通常動作を実行する際、ハイサイドドライバ５に対し、ハイサイドスイッチＳＷＨをオンする指令を表す指令信号Ｓｈを出力する。また、制御回路８は、通常動作を実行する際、負荷電流Ｉｒの検出値を目標値に一致させるようにローサイドスイッチＳＷＬを駆動するためのＰＷＭ信号Ｓｌを出力する。つまり、制御回路８は、通常動作を実行する際、ハイサイドスイッチＳＷＨをオンした上で、ローサイドスイッチＳＷＬを所定のオンデューティでスイッチング動作させる。

制御回路８は、保護動作を実行する際、ハイサイドドライバ５に対し、ハイサイドスイッチＳＷＨをオフする指令を表す指令信号Ｓｈを出力する。これにより、ローサイドスイッチＳＷＬの状態（オン／オフ）に関係なく、リニアソレノイド４に流れる負荷電流Ｉｒが遮断される。詳細は後述するが、制御回路８は、短絡故障検出動作を実行する際、第１判定信号ＤＧ１および第２判定信号ＤＧ２に基づいて、リニアソレノイド４の各端子に関する短絡故障を検出する。なお、制御回路８は、通常動作を実行する際、併せて短絡故障検出動作を実行する。そして、制御回路８は、短絡故障検出動作によりリニアソレノイド４の各端子に関する短絡故障が検出されると、例えば上記した保護動作などのフェールセーフ動作を実行する。

続いて、ハイサイドドライバ５の詳細な構成について説明する。図２に示すように、制御ロジック９は、コンパレータ２１、チョッピング回路２２およびＡＮＤ回路２３を備えている。コンパレータ２１の反転入力端子には、ハイサイドスイッチＳＷＨのソース電圧が与えられている。コンパレータ２１の非反転入力端子には、所定の基準電位Ｖｒ２が与えられている。ハイサイドスイッチＳＷＨのソース電圧は、ハイサイドスイッチＳＷＨを通じて流れる電流が大きくなるほど低下する。すなわち、ハイサイドスイッチＳＷＨのソース電圧は、ハイサイドスイッチＳＷＨを通じて流れる電流の検出値（検出電流値）に相当する。

そのため、基準電位Ｖｒ２としては、ハイサイドスイッチＳＷＨを通じて流れる電流が過電流を判定するための判定電流値になったときのソース電圧に相当する電圧に設定される。このような構成により、コンパレータ２１の出力は、ハイサイドスイッチＳＷＨを通じて流れる電流が判定電流値未満である場合にＬレベルとなり、判定電流値以上である場合にＨレベルとなる。

コンパレータ２１の出力信号は、トランジスタＴ１のゲートに与えられている。これにより、トランジスタＴ１は、ハイサイドスイッチＳＷＨを通じて流れる電流が判定電流値未満である場合にオフされ、判定電流値以上である場合にオンされる。従って、第２判定信号ＤＧ２は、ハイサイドスイッチＳＷＨを通じて流れる電流が判定電流値未満である場合にＨレベル（電圧Ｖｓ）になり、判定電流値以上である場合にＬレベル（グランド線３の電位＝０Ｖ）になる。なお、本実施形態の第２判定信号ＤＧ２においては、上記Ｌレベルが第１レベルに相当し、上記Ｈレベルが第２レベルに相当する。また、コンパレータ２１の出力信号は、チョッピング回路２２に入力されている。

図３に示すように、チョッピング回路２２は、積分回路２４、コンパレータ２５およびカウンタ２６を備えている。積分回路２４には、コンパレータ２１の出力信号およびカウンタ２６の出力信号が入力される。コンパレータ２５は、積分回路２４の出力および所定の基準電位Ｖｒ３を比較する。コンパレータ２５の出力信号はカウンタ２６に入力される。カウンタ２６の出力は、チョッピング回路２２の出力信号とされる。

このような構成により、チョッピング回路２２の出力信号は、ハイサイドスイッチＳＷＨを通じて流れる電流が判定電流値未満である場合にＬレベルに固定され、判定電流値以上である場合に、所定周期で発振する。チョッピング回路２２の出力信号は、ＡＮＤ回路２３の一方の入力端子に与えられている。ＡＮＤ回路２３の他方の入力端子には、指令信号Ｓｈが与えられている。従って、ハイサイドスイッチＳＷＨを通じて流れる電流が判定電流値未満である場合（定常時）、ハイサイドスイッチＳＷＨは、指令信号Ｓｈに従ってオン／オフされる。

一方、ハイサイドスイッチＳＷＨを通じて流れる電流が判定電流値以上である場合（過電流時）、ハイサイドスイッチＳＷＨは、指令信号Ｓｈに関係なくオン／オフが繰り返される。このように、ハイサイドドライバ５は、過電流時、ハイサイドスイッチＳＷＨの保護を行うために、出力を発振（チョッピング）させ、電流レベルを強制的に低減する機能を有している。

次に、制御回路８による短絡故障検出動作について説明する。
第１判定信号ＤＧ１および第２判定信号ＤＧ２は、リニアソレノイド４の各端子に関する短絡故障の発生有無および故障内容に応じて、その態様が次の（ａ）〜（ｆ）のように変化する。

（ａ）非短絡状態
図４（ａ）に示すように、リニアソレノイド４の各端子に関する短絡故障が生じていない非短絡状態（通常の状態）では、リニアソレノイド４の下流側端子ＣＮＬの端子電圧ＶＮＬは、ローサイドスイッチＳＷＬのゲート駆動信号（ＰＷＭ信号Ｓｌ）に同期したパルス状の電圧となる。そのため、第１判定信号ＤＧ１は、ＬレベルおよびＨレベルが交互に繰り返されるパルス信号となる。また、ハイサイドスイッチＳＷＨを通じて流れる電流は、定常値（定常電流）である。そのため、第２判定信号ＤＧ２は、Ｈレベルに固定される。また、検出電圧Ｖｆｂは、目標電流に対応した任意の電圧となる。

（ｂ）第１地絡状態
図４（ｂ）に示すように、リニアソレノイド４の上流側端子ＣＮＨが、例えばグランド線３とショートするなどして地絡した場合、リニアソレノイド４には電流が流れない。そのため、リニアソレノイド４の下流側端子ＣＮＬも接地電位（グランド線３の電圧＝０Ｖ）に固定される。従って、第１判定信号ＤＧ１は、Ｌレベルに固定される。また、ハイサイドスイッチＳＷＨのソースが接地電位に固定される。そのため、ハイサイドドライバ５において過電流が検知され、第２判定信号ＤＧ２はＬレベルに固定される。また、検出電圧Ｖｆｂは、シャント抵抗Ｒｓに電流が流れないため、Ｌレベルに固定される。

（ｃ）第１天絡状態
図４（ｃ）に示すように、リニアソレノイド４の上流側端子ＣＮＨが、例えば電源線２とショートするなどして天絡した場合、第１判定信号ＤＧ１および第２判定信号ＤＧ２は、非短絡状態と同様の態様となる。

（ｄ）第２地絡状態
図４（ｄ）に示すように、リニアソレノイド４の下流側端子ＣＮＬが地絡した場合、リニアソレノイド４に電流が流れるものの、下流側端子ＣＮＬの端子電圧ＶＮＬが接地電位に固定される。そのため、第１判定信号ＤＧ１は、Ｌレベルに固定される。また、ハイサイドスイッチＳＷＨに流れる電流は、リニアソレノイド４の抵抗成分により、過大な電流とはならない。そのため、ハイサイドドライバ５において過電流が検知されず、第２判定信号ＤＧ２はＨレベルに固定される。また、検出電圧Ｖｆｂは、シャント抵抗Ｒｓに電流が流れないため、Ｌレベルに固定される。

（ｅ）第２天絡状態
図４の（ｅ）に示すように、リニアソレノイド４の下流側端子ＣＮＬが天絡した場合、リニアソレノイド４には電流が流れず、リニアソレノイド４の下流側端子ＣＮＬの端子電圧ＶＮＬが電源線２の電圧（電圧ＶＢ）に固定される。そのため、第１判定信号ＤＧ１は、Ｈレベルに固定される。また、ハイサイドスイッチＳＷＨのドレインおよびソースが同電位となるため、ハイサイドスイッチＳＷＨにも電流が流れない。そのため、ハイサイドドライバ５において過電流が検知されず、第２判定信号ＤＧ２は、Ｈレベルに固定される。また、シャント抵抗Ｒｓには、ローサイドスイッチＳＷＬのスイッチング動作に同期して過大な電流が流れる。そのため、検出電圧Ｖｆｂは、通常時に比べて高い電圧を示す。ただし、実際には、制御回路８による電流フィードバック制御により、ローサイドスイッチＳＷＬのオンデューティが低減されるため、検出電圧Ｖｆｂが通常時と同程度の電圧を示すこともある。

（ｆ）端子間短絡状態
図４の（ｆ）に示すように、リニアソレノイド４の各端子間が短絡した場合、リニアソレノイド４には電流が流れず、リニアソレノイド４の下流側端子ＣＮＬの端子電圧ＶＮＬがローサイドスイッチＳＷＬのスイッチング動作に同期して電圧値が変動する。そのため、第１判定信号ＤＧ１は、ＬレベルおよびＨレベルが交互に繰り返されるパルス信号となる。また、ハイサイドスイッチＳＷＨには、ローサイドスイッチＳＷＬのスイッチング動作に同期して過電流が流れる。そのため、第２判定信号ＤＧ２は、ＬレベルおよびＨレベルが交互に繰り返されるパルス信号となる。また、シャント抵抗Ｒｓには、ローサイドスイッチＳＷＬのスイッチング動作に同期して過大な電流が流れる。そのため、検出電圧Ｖｆｂは、通常時に比べて高い電圧を示す。ただし、実際には、制御回路８による電流フィードバック制御により、ローサイドスイッチＳＷＬのオンデューティが低減されるため、検出電圧Ｖｆｂが通常時と同程度の電圧を示すこともある。

このように、第１判定信号ＤＧ１および第２判定信号ＤＧ２は、リニアソレノイド４の各端子に関する短絡故障の有無および故障内容に応じて、その態様が異なる。制御回路８は、このような態様の違いに基づいて、リニアソレノイド４の各端子に関する短絡故障の有無および故障内容の切り分け（特定）を以下のようにして行う。なお、非短絡状態および第１天絡状態においては、第１判定信号ＤＧ１および第２判定信号ＤＧ２が同様の態様を示す。つまり、第１判定信号ＤＧ１および第２判定信号ＤＧ２に基づいて、非短絡状態および第１天絡状態のいずれの状態であるのかを特定することができない。しかし、第１天絡状態については、発明が解決しようとする課題の欄において述べたような理由から、検出するべき短絡故障の状態から除外することができる。従って、以降の説明では、第１天絡状態については短絡故障が生じていない状態（非短絡状態）と同等の状態として扱うことにする。ただし、第１天絡状態を検出する方法については別途説明する。

制御回路８は、短絡故障検出動作として、短絡故障の有無だけを判断する簡略モードと、短絡故障の内容（故障モード）を特定する詳細モードとを選択的に実行することができる。図５は、第１判定信号ＤＧ１および第２判定信号ＤＧ２の態様と、制御回路８による短絡故障の判定結果との関係を示している。

＜簡略モード＞
制御回路８は、簡略モードの短絡故障検出動作を実行する際、第１判定信号ＤＧ１がパルス信号ではないという第１条件および第２判定信号ＤＧ２がパルス信号であるという第２条件のうち、少なくとも一方の条件を満たす場合、短絡故障が生じていると判断する。また、制御回路８は、第１条件および第２条件のいずれの条件も満たさない場合、短絡故障が生じていないと判断する。すなわち、制御回路８は、第１判定信号ＤＧ１および第２判定信号ＤＧ２のエッジの有無を検出することにより、短絡故障の有無を判断する。

図５に示すように、第１地絡状態、第２地絡状態および第２天絡状態では、第１判定信号ＤＧ１がそれぞれＬレベル固定、レベル固定およびＨレベル固定であるため、第１条件を満たしている。そのため、通常モードによれば、短絡故障が生じていると正しく判断される。また、端子間短絡状態では、第１判定信号ＤＧ１がパルス信号であるため、第１条件を満たしていないが、第２判定信号ＤＧ２がパルス信号であるため、第２条件を満たしている。そのため、通常モードによれば、短絡故障が生じていると正しく判断される。

一方、非短絡状態および第１天絡状態では、第１判定信号ＤＧ１がパルス信号であるため、第１条件を満たしていない上、第２判定信号ＤＧ２がＨレベル固定であるため、第２条件も満たしていない。そのため、通常モードによれば、短絡故障が生じていないと正しく判断される。

＜詳細モード＞
制御回路８は、詳細モードの短絡故障検出動作を実行する際、第１判定信号ＤＧ１がパルス信号であるとともに、第２判定信号ＤＧ２がＨレベルである場合、非短絡状態であると特定する。また、制御回路８は、第１判定信号ＤＧ１および第２判定信号ＤＧ２がいずれもＬレベルである場合、第１地絡状態であると特定する。また、制御回路８は、第１判定信号ＤＧ１がＬレベルであるとともに、第２判定信号ＤＧ２がＨレベルである場合、第２地絡状態であると特定する。また、制御回路８は、第１判定信号ＤＧ１および第２判定信号ＤＧ２がいずれもＨレベルである場合、第２天絡状態であると特定する。また、制御回路８は、第１判定信号ＤＧ１および第２判定信号ＤＧ２がいずれもパルス信号である場合、端子間短絡状態であると特定する。このように、詳細モードによれば、短絡故障の発生有無が正しく判断されるだけでなく、短絡故障の内容が正しく特定される。

上記詳細モードにおいて、制御回路８は、第１判定信号ＤＧ１および第２判定信号ＤＧ２について、パルス信号であるか否かの判定（エッジ検出）だけでなく、信号レベル（Ｌ／Ｈ）を判定する必要がある。このような信号レベルの判定は、次のようにすることで、エッジ検出に置き換えることが可能である。この場合、制御回路８は、簡略モードと同様の判別方法により、短絡故障の有無を判断する。その判断により短絡故障が有ると判断された場合、さらに以下のように故障内容を特定する。

すなわち、制御回路８は、第１判定信号ＤＧ１にエッジが無いことが確認されるとともに、第２判定信号ＤＧ２にエッジが有ることが確認される場合、第１地絡状態であると特定する。この場合に検出（確認）される第２判定信号ＤＧ２のエッジは、非短絡状態から第１地絡状態に移行する際に、ＨレベルからＬレベルに転じる際に生じるものである。また、このとき、検出電圧Ｖｆｂは任意の電圧値（０Ｖよりも高い電圧値）となる。

また、制御回路８は、第１判定信号ＤＧ１および第２判定信号ＤＧ２のいずれにもエッジが無いことが確認されるとともに、検出電圧ＶｆｂがＬレベル（０Ｖ）に固定されていることが確認される場合、第２地絡状態であると特定する。また、制御回路８は、第１判定信号ＤＧ１および第２判定信号ＤＧ２のいずれにもエッジが無いことが確認されるとともに、検出電圧Ｖｆｂが任意の電圧値であることが確認される場合、第２天絡状態であると特定する。また、制御回路８は、第１判定信号ＤＧ１および第２判定信号ＤＧ２のいずれにも周期的なエッジが有ることが確認される場合、端子間短絡状態であると特定する。このように、エッジ検出を用いた詳細モードによっても、短絡故障の発生有無が正しく判断されるだけでなく、短絡故障の内容が正しく特定される。

また、制御回路８は、車両始動時などにおいて、次のような動作を行うことにより、第１天絡状態が生じているか否かを検出する。すなわち、制御回路８は、ハイサイドドライバ５に対し、ハイサイドスイッチＳＷＨをオフする旨を表す指令信号Ｓｈを出力するとともに、ローサイドスイッチＳＷＬを適当な周期でスイッチング動作する。この場合、リニアソレノイド４に異常（短絡故障）が生じていなければ、リニアソレノイド４およびシャント抵抗Ｒｓに電流が流れない。そのため、第１判定信号ＤＧ１はＬレベルに固定される。また、検出電圧ＶｆｂもＬレベルに固定される。

これに対し、リニアソレノイド４の上流側端子ＣＮＨが天絡した状態では、リニアソレノイド４およびシャント抵抗Ｒｓに電流が流れる。そのため、第１判定信号ＤＧ１は、ローサイドスイッチＳＷＬのスイッチング動作に同期したパルス信号になる。また、検出電圧Ｖｆｂは任意の電圧値となる。従って、制御回路８は、第１判定信号ＤＧ１がパルス信号であるか否か（エッジの有無）に基づいて、第１天絡状態であるか否かを判断することができる。

以上説明したように、本実施形態によれば次のような効果が得られる。
端子電圧検出部７は、リニアソレノイド４の下流側端子ＣＮＬの端子電圧ＶＮＬに応じて変化する第１判定信号ＤＧ１を出力する。また、ハイサイドドライバ５は、ハイサイドスイッチＳＷＨに流れる電流に応じて変化する第２判定信号ＤＧ２を出力する。それら第１判定信号ＤＧ１および第２判定信号ＤＧ２は、リニアソレノイド４の各端子に関する短絡故障の発生有無および故障内容に応じて態様が変化するものである。そして、制御回路８は、第１判定信号ＤＧ１および第２判定信号ＤＧ２に基づいてリニアソレノイド４の各端子に関する短絡故障を検出する短絡故障検出動作を実行する。従って、本実施形態によれば、リニアソレノイド４の各端子に関する短絡故障を確実に検出することができる。

制御回路８は、簡略モードの短絡故障検出動作を実行する際、第１判定信号ＤＧ１および第２判定信号ＤＧ２のエッジの有無を検出すること（エッジ検出）により、短絡故障の有無を判断する。そのため、制御回路８を構成するマイクロコンピュータの制御内容が簡略化され、ソフトウェアにおける処理負荷が低減されるという効果が得られる。また、制御回路８は、詳細モードの短絡故障検出動作を実行する際、第１判定信号ＤＧ１および第２判定信号ＤＧ２の態様の違いに基づいて、非短絡故障状態、第１地絡状態、第２天絡状態、第２地絡状態および端子間短絡状態のうち、いずれの状態であるのかを特定する。このように、短絡故障の内容（故障モード）を特定することができれば、特定された故障モードに合わせたフェールセーフ動作を適宜選択するといった対応を行うことが可能となる。

なお、リニアソレノイド４の各端子に関する短絡故障を確実に検出するため、本実施形態の構成に代えて、次のような構成を採用することが考えられる。すなわち、リニアソレノイド４の上流側に流れる電流を検出する電流検出回路を設け、その電流検出回路により過電流が検出されると、リニアソレノイド４に流れる電流を強制的に遮断するという構成である。しかしながら、このような構成を採用した場合、車両としては変速を実行することが出来なくなってしまうにもかかわらず、故障の原因を特定することができない。故障の原因が不明であると、その修理が行われる際に、本来交換の必要のない部品まで交換をしなければならなくなるなどの問題が生じる。これに対し、本実施形態の構成によれば、リニアソレノイド４の各端子に関する故障の内容を確実に特定することができるため、上述した問題が生じることもない。

（第２の実施形態）
以下、本発明の第２の実施形態について、図６〜図８を参照しながら上記実施形態と異なる点を主体に説明する。
図６に示す駆動装置３１は、図１に示した駆動装置１に対し、抵抗Ｒ２が省かれているとともに、制御回路８に代えて制御回路３２（制御部に相当）を備えている点が異なる。制御回路３２は、制御回路８に対し、第２判定入力端子Ｐｃ２が省かれている点が異なっている。これに伴い、ハイサイドドライバ５のＤＩＡＧ端子Ｐｄ５（トランジスタＴ１のドレイン）は、制御回路３２の第１判定入力端子Ｐｃ１に接続されるとともに、抵抗Ｒ４を介して電源端子１０に接続されている。つまり、端子電圧検出部７（コンパレータ１２）の出力端子およびハイサイドドライバ５のＤＩＡＧ端子Ｐｄ５は、共通接続されるとともに、抵抗Ｒ４を介して電圧Ｖｓにプルアップされている。

また、本実施形態では、端子電圧検出部７のコンパレータ１２の各入力端子が入れ替えられている。すなわち、コンパレータ１２において、反転入力端子にはローパスフィルタ回路１１を通じて端子電圧ＶＮＬが与えられ、非反転入力端子には判定電圧Ｖｒ１が与えられている。

このような構成により、第１の実施形態における第１判定信号ＤＧ１および第２判定信号ＤＧ２の論理和に相当する判定信号ＤＧが、制御回路３２の第１判定入力端子Ｐｃ１に与えられる。すなわち、本実施形態では、トランジスタＴ１、コンパレータ１２の出力段のトランジスタおよび抵抗Ｒ４により、ＡＮＤ回路３３が構成されている。制御回路３２は、短絡故障検出動作を実行する際、第１判定信号ＤＧ１および第２判定信号ＤＧ２に代えて、このような判定信号ＤＧに基づいてリニアソレノイド４の各端子に関する短絡故障を検出する。

次に、制御回路８による短絡故障検出動作について説明する。
判定信号ＤＧは、リニアソレノイド４の各端子に関する短絡故障の発生有無および故障内容に応じて、その態様が次の（ａ）〜（ｆ）のように変化する。

（ａ）非短絡状態
図７（ａ）に示すように、非短絡状態では、端子電圧ＶＮＬがゲート駆動信号（ＰＷＭ信号Ｓｌ）に同期したパルス状の電圧となるため、コンパレータ１２の出力段のトランジスタは、オン／オフを繰り返す。また、ハイサイドスイッチＳＷＨを通じて流れる電流が定常値であるため、ハイサイドドライバ５のトランジスタＴ１は、オフ状態となる。従って、判定信号ＤＧは、ＬレベルおよびＨレベルが交互に繰り返されるパルス信号となる。また、検出電圧Ｖｆｂは、目標電流に対応した任意の電圧となる。

（ｂ）第１地絡状態
図７（ｂ）に示すように、第１地絡状態では、リニアソレノイド４に電流が流れないため、端子電圧ＶＮＬが接地電位に固定される。そのため、コンパレータ１２の出力段のトランジスタは、オフ状態となる。また、ハイサイドスイッチＳＷＨのソースが接地電位に固定される。そのため、ハイサイドドライバ５において過電流が検知され、トランジスタＴ１は、オン状態となる。従って、判定信号ＤＧは、Ｌレベルに固定される。また、検出電圧Ｖｆｂは、シャント抵抗Ｒｓに電流が流れないため、Ｌレベルに固定される。

（ｃ）第１天絡状態
図７（ｃ）に示すように、第１天絡状態では、判定信号ＤＧは、非短絡状態と同様の態様となる。

（ｄ）第２地絡状態
図７（ｄ）に示すように、第２地絡状態では、リニアソレノイド４に電流が流れるものの、端子電圧ＶＮＬが接地電位に固定される。そのため、コンパレータ１２の出力段のトランジスタは、オフ状態となる。また、ハイサイドスイッチＳＷＨに流れる電流は、リニアソレノイド４の抵抗成分により、過大な電流とはならない。そのため、ハイサイドドライバ５において過電流が検知されず、トランジスタＴ１は、オフ状態となる。従って、判定信号ＤＧは、Ｈレベルに固定される。また、検出電圧Ｖｆｂは、シャント抵抗Ｒｓに電流が流れないため、Ｌレベルに固定される。

（ｅ）第２天絡状態
図７の（ｅ）に示すように、第２天絡状態では、リニアソレノイド４に電流が流れず、端子電圧ＶＮＬが電源線２の電圧に固定される。そのため、コンパレータ１２の出力段のトランジスタは、オン状態となる。また、ハイサイドスイッチＳＷＨのドレインおよびソースが同電位となるため、ハイサイドスイッチＳＷＨにも電流が流れない。そのため、ハイサイドドライバ５において過電流が検知されず、トランジスタＴ１は、オフ状態となる。従って、判定信号ＤＧは、Ｌレベルに固定される。また、シャント抵抗Ｒｓには、ローサイドスイッチＳＷＬのスイッチング動作に同期して過大な電流が流れる。そのため、検出電圧Ｖｆｂは、通常時に比べて高い電圧を示す。ただし、実際には、制御回路８による電流フィードバック制御により、ローサイドスイッチＳＷＬのオンデューティが低減されるため、検出電圧Ｖｆｂが通常時と同程度の電圧を示すこともある。

（ｆ）端子間短絡状態
図７の（ｆ）に示すように、端子間短絡状態では、リニアソレノイド４に電流が流れず、端子電圧ＶＮＬがローサイドスイッチＳＷＬのスイッチング動作に同期して電圧値が変動する。具体的には、端子電圧ＶＮＬは、ローサイドスイッチＳＷＬがオフのときにＨレベル（電圧ＶＢ相当）になり、オンのときにＬレベル（接地電位相当）になる。そのため、コンパレータ１２の出力段のトランジスタは、ローサイドスイッチＳＷＬがオフのときにオンになり、ローサイドスイッチＳＷＬがオンのときにオフになる。

また、ハイサイドスイッチＳＷＨには、ローサイドスイッチＳＷＬのスイッチング動作に同期して過電流が流れる。具体的には、ローサイドスイッチＳＷＬがオンのときに過電流が流れる。そのため、トランジスタＴ１は、ローサイドスイッチＳＷＬがオフのときにオフになり、ローサイドスイッチＳＷＬがオンのときにオンになる。従って、判定信号ＤＧは、Ｌレベルに固定される。

また、シャント抵抗Ｒｓには、ローサイドスイッチＳＷＬのスイッチング動作に同期して過大な電流が流れる。そのため、検出電圧Ｖｆｂは、通常時に比べて高い電圧を示す。ただし、実際には、制御回路８による電流フィードバック制御により、ローサイドスイッチＳＷＬのオンデューティが低減されるため、検出電圧Ｖｆｂが通常時と同程度の電圧を示すこともある。

このように、判定信号ＤＧは、リニアソレノイド４の各端子に関する短絡故障の有無および故障内容に応じて、その態様が異なる。制御回路３２は、このような態様の違いに基づいて、リニアソレノイド４の各端子に関する短絡故障の有無および故障内容の切り分け（特定）を以下のようにして行う。

制御回路３２は、短絡故障検出動作として、短絡故障の有無だけを判断する簡略モードと、短絡故障の内容（故障モード）を特定する詳細モードとを選択的に実行することができる。図８は、判定信号の態様と、制御回路３２による短絡故障の判定結果との関係を示している。

＜簡略モード＞
制御回路３２は、簡略モードの短絡故障検出動作を実行する際、判定信号がパルス信号ではないという条件を満たす場合、短絡故障が生じている（短絡故障有り）と判断する。また、制御回路３２は、上記条件を満たさない場合、短絡故障が生じていない（短絡故障無し）と判断する。すなわち、制御回路３２は、判定信号ＤＧのエッジの有無を検出することにより、短絡故障の有無を判断する。

図８に示すように、第１地絡状態、第２地絡状態、第２天絡状態および端子間短絡状態では、判定信号ＤＧがそれぞれＬレベル固定、Ｈレベル固定、Ｌレベル固定およびＬレベル固定であるため、上記条件を満たしている。そのため、通常モードによれば、短絡故障が生じていると正しく判断される。一方、非短絡状態および第１天絡状態では、判定信号ＤＧがパルス信号であるため、上記条件を満たしていない。そのため、通常モードによれば、短絡故障が生じていないと正しく判断される。

＜詳細モード＞
制御回路３２は、詳細モードの短絡故障検出動作を実行する際、判定信号ＤＧに加え、検出電圧Ｖｆｂに基づいて、非短絡故障状態または第１天絡状態と、第１地絡状態と、第２地絡状態と、第２天絡状態または端子間短絡状態とのいずれの状態であるのかを特定する。具体的には、制御回路３２は、判定信号ＤＧがパルス信号である場合、非短絡故障状態または第１天絡状態であると特定する。また、制御回路３２は、判定信号ＤＧがＬレベルであるとともに、検出電圧ＶｆｂがＬレベルである場合、第１地絡状態であると特定する。また、制御回路３２は、判定信号ＤＧがＨレベルである場合、第２地絡状態であると特定する。また、制御回路３２は、判定信号ＤＧがＬレベルであるとともに、検出電圧Ｖｆｂが任意の電圧値である場合、第２天絡状態または端子間短絡状態であると特定する。このように、詳細モードによれば、短絡故障の発生有無が正しく判断されるだけでなく、短絡故障の内容が正しく特定される。ただし、第２天絡状態および端子間短絡状態の切り分けはできない。

以上説明したように、本実施形態によれば、第１の実施形態と同様に、リニアソレノイド４の各端子に関する短絡故障の有無を確実に検出することができる。また、制御回路３２は、簡略モードの短絡故障検出動作を実行する際、判定信号ＤＧのエッジの有無を検出すること（エッジ検出）により、短絡故障の有無を判断する。そのため、制御回路３２を構成するマイクロコンピュータの制御内容が簡略化され、ソフトウェアにおける処理負荷が低減されるという効果が得られる。

また、制御回路３２は、詳細モードの短絡故障検出動作を実行する際、判定信号ＤＧおよび検出電圧Ｖｆｂの態様の違いに基づいて、非短絡故障状態と、第１地絡状態と、第２天絡状態と、第２地絡状態または端子間短絡状態とのうち、いずれの状態であるのかを特定することができる。

さらに、制御回路３２は、第１の実施形態の制御回路８に対し、短絡故障検出動作のために用いる（入力する）信号により占有される入力端子の数が２つから１つに低減されている。これは、制御回路３２を構成するマイクロコンピュータの入力ポートの数を１つ低減することができるということを意味する。近年、マイクロコンピュータなどのＩＣ（カスタムＩＣ）は、製造コストのうち、パッケージのコストが占める割合が非常に高い。従って、たとえＩＣの内部回路のサイズが大きくなったとしても、ポート数を削減するほうが、全体としてのコスト削減効果が高い。このような事情から、本実施形態のように、入力端子の数を低減することができる構成を採用することによるメリットは大きいと言える。

端子電圧検出部７のコンパレータ１２は、オープンドレインのトランジスタにより出力段が構成される。また、ハイサイドドライバ５のトランジスタＴ１は、オープンドレインの形態となっている。そして、コンパレータ１２の出力端子およびトランジスタＴ１のドレインは、共通接続されるとともに、抵抗Ｒ４を介して電圧Ｖｓにプルアップされている。このような構成により、論理回路を別途設けることなく、第１判定信号ＤＧ１および第２判定信号ＤＧ２の論理和に相当する判定信号ＤＧを出力するＡＮＤ回路を構成することができるため、駆動装置３１全体としての回路規模を小さく抑えることができる。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
ハイサイドスイッチＳＷＨおよびローサイドスイッチＳＷＬは、Ｎチャネル型のパワーＭＯＳＦＥＴに限らずともよく、バイポーラトランジスタやＩＧＢＴなど、他のスイッチング素子であってもよい。トランジスタＴ１は、ＭＯＳＦＥＴに限らずともよく、例えばバイポーラトランジスタなど、他のスイッチング素子であってもよい。
制御回路８および制御回路３２は、通常モードおよび詳細モードの短絡故障検出動作のうち、少なくともいずれか一方を実行する構成であればよい。
端子電圧検出部および負荷電流検出部としては、図１などに示した構成に限らずともよい。

ハイサイドドライバ５は、第２判定信号ＤＧ２を反転した信号を出力する構成でもよい。また、端子電圧検出部７は、第１判定信号ＤＧ１を反転した信号を出力する構成でもよい。このようにする場合、Ｈレベルが第１レベルに相当し、Ｌレベルが第２レベルに相当する。
第２の実施形態の駆動装置３１において、ハイサイドドライバ５のＤＩＡＧ端子Ｐｄ５の信号およびコンパレータ１２の出力信号を入力するＡＮＤ回路を備え、そのＡＮＤ回路の出力信号を判定信号ＤＧとして制御回路３２に与える構成としてもよい。

図面中、１、３１は駆動装置（誘導性負荷駆動装置）、２は電源線（高電位側電源線）、３はグランド線（電源線、低電位側電源線）、４はリニアソレノイド（誘導性負荷）、５はハイサイドドライバ（ハイサイド電流検出部）、６は負荷電流検出部、７は端子電圧検出部、８、３２は制御回路（制御部）、３３はＡＮＤ回路、Ｒ４は抵抗（プルアップ用抵抗）、ＳＷＨはハイサイドスイッチ、ＳＷＬはローサイドスイッチを示す。

Claims (7)

1. 一対の電源線を通じて与えられる電力を誘導性負荷に供給し、前記誘導性負荷に流れる電流をフィードバック制御して前記誘導性負荷を駆動する誘導性負荷駆動装置であって、
   前記一対の電源線のうち高電位側電源線と前記誘導性負荷の一方の端子との間に介在するハイサイドスイッチと、
   前記誘導性負荷の他方の端子電圧を検出し、その検出電圧値が判定電圧値未満である場合に第１レベルになるとともに、前記検出電圧値が前記判定電圧値以上である場合に第２レベルになる第１判定信号を出力する端子電圧検出部と、
   前記ハイサイドスイッチを通じて流れる電流を検出し、その検出電流値が判定電流値以上である場合に第１レベルになるとともに、前記検出電流値が前記判定電流値未満である場合に第２レベルになる第２判定信号を出力するハイサイド電流検出部と、
   前記誘導性負荷の他方の端子と前記一対の電源線のうち低電位側電源線との間の給電経路に介在するローサイドスイッチと、
   前記誘導性負荷の他方の端子と前記ローサイドスイッチとの間に流れる負荷電流を検出し、その検出値に応じた検出電圧を出力する負荷電流検出部と、
   前記ハイサイドスイッチおよび前記ローサイドスイッチの駆動を制御する制御部と、
   を備え、
   前記制御部は、
   前記ハイサイドスイッチをオンに固定するとともに、前記検出電圧および前記負荷電流の目標値に基づいて前記負荷電流の検出値が前記目標値に一致するように前記ローサイドスイッチをＰＷＭ駆動する通常動作と、
   前記ハイサイドスイッチをオン／オフ繰り返すことにより電流制限する保護動作と、
   前記第１判定信号および前記第２判定信号に基づいて、前記誘導性負荷の各端子に関する短絡故障を検出する短絡故障検出動作と、
   を実行することを特徴とする誘導性負荷駆動装置。
2. 前記制御部は、
   前記短絡故障検出動作を実行する際、
   前記第１判定信号がパルス信号ではないという条件および前記第２判定信号がパルス信号であるという条件のうち少なくとも一方を満たす場合、前記短絡故障が生じていると判断することを特徴とする請求項１に記載の誘導性負荷駆動装置。
3. 前記制御部は、
   前記短絡故障検出動作を実行する際、
   前記短絡故障が生じていない非短絡状態または前記誘導性負荷の一方の端子と前記高電位側電源線との間が短絡した第１天絡状態、前記誘導性負荷の一方の端子と前記低電位側電源線との間が短絡した第１地絡状態、前記誘導性負荷の他方の端子と前記高電位側電源線との間が短絡した第２天絡状態、前記誘導性負荷の他方の端子と前記低電位側電源線との間が短絡した第２地絡状態、および前記誘導性負荷の各端子間が短絡した端子間短絡状態のうち、いずれの状態であるかを特定することを特徴とする請求項１または２に記載の誘導性負荷駆動装置。
4. 前記制御部は、
   前記短絡故障検出動作を実行する際、
   前記第１判定信号がパルス信号であるという条件および前記第２判定信号が第２レベルであるという条件を満たす場合、前記非短絡状態または前記第１天絡状態であると特定し、
   前記第１判定信号が第１レベルであるという条件および前記第２判定信号が第１レベルであるという条件を満たす場合、前記第１地絡状態であると特定し、
   前記第１判定信号が第１レベルであるという条件および前記第２判定信号が第２レベルであるという条件を満たす場合、前記第２地絡状態であると特定し、
   前記第１判定信号が第２レベルであるという条件および前記第２判定信号が第２レベルであるという条件を満たす場合、前記第２天絡状態であると特定し、
   前記第１判定信号がパルス信号であるという条件および前記第２判定信号がパルス信号であるという条件を満たす場合、前記端子間短絡状態であると特定することを特徴とする請求項１〜３のいずれか一つに記載の誘導性負荷駆動装置。
5. 前記第１判定信号および前記第２判定信号の論理和である判定信号を出力するＡＮＤ回路を備え、
   前記制御部は、
   前記短絡故障検出動作を実行する際、
   前記第１判定信号および前記第２判定信号に代えて前記ＡＮＤ回路から出力される判定信号に基づいて、前記誘導性負荷の各端子に関する短絡故障を検出することを特徴とする請求項１に記載の誘導性負荷駆動回路。
6. 前記制御部は、
   前記短絡故障検出動作を実行する際、
   前記判定信号がパルス信号ではないという条件を満たす場合、前記短絡故障が生じていると判断することを特徴とする請求項５に記載の誘導性負荷駆動装置。
7. 前記端子電圧検出部は、オープンコレクタまたはオープンドレインのトランジスタにより出力段が構成され、
   前記ハイサイド電流検出部は、オープンコレクタまたはオープンドレインのトランジスタにより出力段が構成され、
   前記端子電圧検出部の出力端子および前記ハイサイド電流検出部の出力端子が共通接続されるとともに、プルアップ用抵抗を介して前記第２レベルに相当する電圧にプルアップされることにより、前記ＡＮＤ回路が構成されていることを特徴とする請求項５または６に記載の誘導性負荷駆動装置。

Images