JP2015095442A - スイッチ診断装置、スイッチ回路及びスイッチ診断方法 - Google Patents

Abstract

【課題】電源及び負荷の間を接続するスイッチのオン／オフに応じて負荷側の電圧が変動し難い場合であっても、電源及び負荷の間を接続した状態でスイッチの故障診断を行うことが可能なスイッチ診断装置、該スイッチ診断装置に用いられるスイッチ回路、及びスイッチ診断方法を提供する。【解決手段】第１スイッチ１０の負荷５側に該負荷５側から第１スイッチ１０に流れる電流を阻止する第１整流素子Ｄ１を直列に接続し、これらの直列回路に対して第２スイッチ２０を並列的に接続し、更に第１スイッチ１０及び第１整流素子Ｄ１の接続点と接地電位との間に第１抵抗器が接続されている。先に第２スイッチ２０をオンにし、次に第１スイッチ１０をオフ及びオンにし、オフ及びオンにした夫々の場合についてバッテリ３側からの電流によって第１抵抗器Ｒ１に生じた電圧を検出し、検出した電圧に基づいて第１スイッチ１０がオフ及びオンに変化したか否かを判定する。【選択図】図１

Description

本発明は、電源と負荷とを接続するスイッチの故障を診断するスイッチ診断装置、該スイッチ診断装置に用いられるスイッチ回路、及びスイッチ診断方法に関する。

従来、バッテリの＋側及び−側の夫々と負荷とを接続する＋側リレー及び−側リレーの溶着又は固着を検出する装置が知られている（特許文献１参照）。この装置では、＋側リレー、−側リレー、及び＋側リレーに並列接続されたプリチャージリレーのオン／オフの状態に応じて検出される負荷側の電圧に基づいて、各リレーの溶着又は固着が検出されるため、負荷側への電力の供給が一時的に中断されることが避けられない。

これに対し、特許文献２に記載されたスイッチ故障検出回路では、抵抗器及びスイッチの直列回路が２つ並列に接続されており、故障診断時に各スイッチを順次オフすることによって、電流ループを遮断することなくスイッチのオン固着故障を検出するようになっている。

特開２００５−１１６４８５号公報 特開２００７−２８５９６９号公報

しかしながら、特許文献２に記載された技術によって、例えば定格電圧が等しい２つのバッテリの間に抵抗器及びスイッチの直列回路が２つ並列に接続されている場合、２つのスイッチのオン／オフ状態をどのように組み合わせてもスイッチの両側の電圧に有意な差が生じないときがあるため、各スイッチの故障を確実に検出することができないという問題があった。また、特許文献２に記載されたスイッチ故障検出回路では、２つのスイッチの夫々と直列に抵抗器が接続されているため、各スイッチに大電流を流すことができないという問題もあった。

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、電源及び負荷の間を接続するスイッチのオン／オフに応じて負荷側の電圧が変動し難い場合であっても、電源及び負荷の間を接続した状態でスイッチの故障診断を行うことが可能なスイッチ診断装置、該スイッチ診断装置に用いられるスイッチ回路、及びスイッチ診断方法を提供することにある。

本発明に係るスイッチ診断装置は、電源と負荷とを接続するスイッチを備え、該スイッチの故障を診断するスイッチ診断装置において、前記スイッチと並列的に接続された第２のスイッチと、前記スイッチ及び第２のスイッチの前記負荷側の接続点と前記スイッチとの間に介装されており、前記負荷側の接続点から前記スイッチに流れる電流を阻止する整流素子と、前記スイッチ及び整流素子の接続点と所定電位との間に接続された抵抗器と、前記第２のスイッチをオンさせる手段と、該手段がオンさせた場合、前記スイッチをオフ／オンさせる手段と、該手段によって前記スイッチをオフ／オンさせたときに、前記電源からの電流によって前記抵抗器に生じた電圧を検出する手段と、該手段が検出した電圧に基づいて前記スイッチがオフ／オンしたか否かを判定する手段とを備えることを特徴とする。

本発明に係るスイッチ診断装置は、前記スイッチ及び第２のスイッチの前記負荷側の接続点と前記第２のスイッチとの間に介装されており、前記負荷側の接続点から前記第２のスイッチに流れる電流を阻止する第２の整流素子と、前記第２のスイッチ及び第２の整流素子の接続点と第２の電位との間に接続された第２の抵抗器と、前記スイッチをオンさせる手段と、該手段がオンさせた場合、前記第２のスイッチをオン／オフさせる手段と、該手段によって前記第２のスイッチをオン／オフさせたときに、前記電源からの電流によって前記第２の抵抗器に生じた電圧を検出する手段と、該手段が検出した電圧に基づいて前記第２のスイッチがオン／オフしたか否かを判定する手段とを備えることを特徴とする。

本発明に係るスイッチ診断装置は、前記第２のスイッチは、リレー接点を含むことを特徴とする。

本発明に係るスイッチ診断装置は、前記第２のスイッチは、常閉接点、前記負荷側に接続された常開接点及び前記電源側に接続された共通接点を有する１回路２接点（単極双投）のリレー接点を含み、前記常閉接点と第２の電位との間に接続された第２の抵抗器と、前記スイッチをオンさせる手段と、該手段がオンさせた場合、前記第２のスイッチをオン／オフさせる手段と、該手段によって前記スイッチをオン／オフさせたときに、前記電源からの電流によって前記第２の抵抗器に生じた電圧を検出する手段と、該手段が検出した電圧に基づいて前記第２のスイッチがオン／オフしたか否かを判定する手段とを備えることを特徴とする。

本発明に係るスイッチ診断装置は、前記スイッチは、前記電源側（又は負荷側）にドレインが接続されたＮチャネル型（又はＰチャネル型）のＭＯＳＦＥＴを含むことを特徴とする。

本発明に係るスイッチ診断装置は、前記整流素子は、前記負荷側の接続点にドレイン（又はソース）が接続されたＮチャネル型（又はＰチャネル型）の第２のＭＯＳＦＥＴのボディダイオードであり、前記スイッチをオフ／オンさせる場合、前記第２のＭＯＳＦＥＴをオフさせる手段を備えることを特徴とする。

本発明に係るスイッチ回路は、並列的に接続された第１及び第２スイッチを備えるスイッチ回路において、前記第１及び第２スイッチの一の接続点と前記第１及び第２スイッチとの間に夫々介装されており、前記一の接続点から前記第１及び第２スイッチの夫々に流れる電流を阻止する第１及び第２整流素子と、前記第１スイッチ及び第１整流素子の接続点に一端が接続された第１抵抗器と、前記第２スイッチ及び第２整流素子の接続点に一端が接続された第２抵抗器とを備えることを特徴とする。

本発明に係るスイッチ診断方法は、電源と負荷とを接続するスイッチの故障を診断する方法において、前記スイッチと並列的に接続された第２のスイッチと、前記スイッチ及び第２のスイッチの前記負荷側の接続点と前記スイッチとの間に介装されており、前記負荷側の接続点から前記スイッチに流れる電流を阻止する整流素子と、前記スイッチ及び整流素子の接続点と所定電位との間に接続された抵抗器とを用意し、前記第２のスイッチをオンさせ、前記スイッチをオフ／オンさせ、オン／オフさせたときに、前記電源からの電流によって前記抵抗器に生じた電圧を検出し、検出した電圧に基づいて前記スイッチがオフ／オンしたか否かを判定することを特徴とする。

本発明にあっては、電源及び負荷を接続するスイッチの負荷側に、該負荷側からスイッチに流れる電流を阻止する整流素子を直列に接続し、これらの直列回路に対して第２のスイッチを並列的に接続し、更に一端が所定電位に接続された抵抗器の他端を、スイッチ及び整流素子の接続点に接続してある。この接続状態にて、先に第２のスイッチをオンにし、次に電源及び負荷を接続していたスイッチをオフ及びオンにし、オフ及びオンにした夫々の場合について、電源側からの電流によって抵抗器に生じた電圧を検出し、検出した電圧に基づいてスイッチがオフ及びオンに変化したか否かを判定する。
これにより、電源及び負荷の間の接続が第２のスイッチによって確保され、且つ負荷側の電圧の高低に影響されることがない状態で、スイッチをオフ／オンにしたときに抵抗器に生じた電圧の変化に基づいて、スイッチが実際にオフ／オンしたか否かが判定される。

本発明にあっては、第２のスイッチの負荷側に、該負荷側から第２のスイッチに流れる電流を阻止する第２の整流素子を直列に接続し、更に一端が第２の電位に接続された第２の抵抗器の他端を、第２のスイッチ及び第２の整流素子の接続点に接続してある。この接続状態にて、スイッチをオンにし、次に第２のスイッチをオン及びオフにし、オン及びオフにした夫々の場合について、電源側からの電流によって第２の抵抗器に生じた電圧を検出し、検出した電圧に基づいて第２のスイッチがオン及びオフに変化したか否かを判定する。
これにより、電源及び負荷の間の接続がスイッチによって確保され、且つ負荷側の電圧の高低に影響されることがない状態で、第２のスイッチをオン／オフにしたときに第２の抵抗器に生じた電圧の変化に基づいて、第２のスイッチが実際にオン／オフしたか否かが判定される。

本発明にあっては、第２のスイッチにリレー接点が含まれており、電源側から負荷側に流れる電流が小さい状態でスイッチ及び／又は第２のスイッチの故障を診断することとした場合は、第２のスイッチに所謂マイクロリレー等の小型リレーのリレー接点が適用される。

本発明にあっては、第２のスイッチが１回路２接点（単極双投）のリレー接点を含み、該リレー接点の共通接点が電源側に、常開（ＮＯ）接点が負荷側に、常閉（ＮＣ）接点が第２の抵抗器を介して第２の電位に夫々接続されている。この接続状態にて、スイッチをオンにし、次に第２のスイッチをオン及びオフにし、オン及びオフにした夫々の場合について、電源側からの電流によって第２の抵抗器に生じた電圧を検出し、検出した電圧に基づいて第２のスイッチがオン及びオフに変化したか否かを判定する。
これにより、電源及び負荷の間の接続がスイッチによって確保され、且つ負荷側の電圧の高低に影響されることがない状態で、第２のスイッチをオン／オフにしたときに第２の抵抗器に生じた電圧の変化に基づいて第２のスイッチが実際にオン／オフしたか否かが判定される。

本発明にあっては、電源側にドレインが接続されたＮチャネル型のＭＯＳＦＥＴ、又は負荷側にドレインが接続されたＰチャネル型のＭＯＳＦＥＴが含まれている。
これにより、スイッチの信頼性が高く、且つ動作音が実質的に皆無となる。また、上記の如く含まれているＭＯＳＦＥＴのボディダイオードと整流素子とが直列的に逆方向に接続されているため、ボディダイオードを通じてスイッチに電流が流れることが防止される。

本発明にあっては、スイッチ及び第２のスイッチの負荷側の接続点にドレインが接続されたＮチャネル型の第２のＭＯＳＦＥＴ、又は前記負荷側の接続点にソースが接続されたＰチャネル型の第２のＭＯＳＦＥＴについて、ボディダイオードが第１整流素子Ｄ１と等価になるように接続されている。そして、スイッチをオフ／オンにする場合、第２のＭＯＳＦＥＴをオフさせるようにする。
これにより、スイッチの故障診断が行われる場合は、第２のＭＯＳＦＥＴがオフしてボディダイオードが第１整流素子Ｄ１の機能を果たし、スイッチの故障診断が行われない場合は、第２のＭＯＳＦＥＴがオンして双方向に電流を導通させる。

本発明にあっては、第１及び第２スイッチが並列的に接続され、これらの一の接続点と第１及び第２スイッチ夫々との間に、一の接続点からの電流を阻止する第１及び第２整流素子が介装されており、更に、第１スイッチ及び第１整流素子の接続点と、第２スイッチ及び第２整流素子の接続点との夫々に対して、第１及び第２抵抗器夫々の一端が接続されている。
これにより、第１及び第２スイッチの一の接続点に負荷を、他の接続点に電源を接続し、第１及び第２抵抗器夫々の他端を所定電位及び第２の電位に接続することとした場合は、第２スイッチ（又は第１スイッチ）をオンにして第１スイッチ（又は第２スイッチ）をオン／オフさせたときに第１抵抗器（又は第２抵抗器）の電圧を検出することにより、検出結果に基づいて、第１スイッチ（又は第２スイッチ）が実際にオン／オフしたか否かが判定される。

本発明によれば、電源及び負荷の間の接続が別途確保され、且つ負荷側の電圧の高低に影響されることがない状態で、抵抗器に生じた電圧の変化に基づいてスイッチが実際にオフ／オンしたか否かが判定される。
従って、電源及び負荷の間を接続するスイッチのオン／オフに応じて負荷側の電圧が変動し難い場合であっても、電源及び負荷の間を接続した状態でスイッチの故障診断を行うことが可能となる。

本発明の実施の形態１に係るスイッチ診断装置の構成例を示すブロック図である。 本発明の実施の形態１に係るスイッチ診断装置で第１スイッチの故障を診断するＣＰＵの処理手順を示すフローチャートである。 本発明の実施の形態１に係るスイッチ診断装置で第２スイッチの故障を診断するＣＰＵの処理手順を示すフローチャートである。 ＡからＥは、本発明の実施の形態１の変形例１に係る第１スイッチの構成を示す回路図である。 本発明の実施の形態２に係るスイッチ診断装置の構成例を示すブロック図である。 本発明の実施の形態３に係るスイッチ診断装置の構成例を示すブロック図である。 本発明の実施の形態３に係るスイッチ診断装置で第１スイッチの故障を診断するＣＰＵの処理手順を示すフローチャートである。 ＡからＥは、本発明の実施の形態３の変形例２に係る第１スイッチ及び第２のＦＥＴの構成を示す回路図である。

以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は、本発明の実施の形態１に係るスイッチ診断装置の構成例を示すブロック図である。図中１は車両に搭載されたスイッチ診断装置であり、スイッチ診断装置１は、エンジンに連動して発電するオルタネータ２及び該オルタネータ２が発電した電力によって充電されるバッテリ（メインバッテリ：電源に相当）３と、車載の負荷５及び該負荷５に供給する電力を蓄電するバッテリ４（サブバッテリ）との間に介装されている。負荷５側には、バッテリ４が接続されていなくてもよい。

スイッチ診断装置１は、少なくともバッテリ３及び負荷５を接続するＮチャネル型のＭＯＳＦＥＴ（以下、単にＦＥＴという）１１，１２からなる第１スイッチ（スイッチに相当）１０と、ＦＥＴ１１，１２を駆動する駆動回路１９と、第１スイッチ１０と並列的に接続されたリレー接点を有するマイクロリレーからなる第２スイッチ（第２のスイッチに相当）２０と、該第２スイッチ２０を駆動する駆動回路２９と、これらのスイッチのオン／オフを制御する制御部３０とを備える。

第１スイッチ１０は、１つのパッケージに封入された半導体スイッチであり、第２スイッチ２０のようなリレー接点を有するリレーであってもよいし、ＦＥＴ以外のスイッチング素子であってもよい。また、第２スイッチ２０は、第１スイッチ１０と同程度の電流容量のリレー接点を有するリレーであってもよいし、第１スイッチ１０と同様の半導体スイッチであってもよい。

第１スイッチ１０の負荷５側には、該負荷５側から第１スイッチ１０に流れる電流を阻止するダイオードからなる第１整流素子（整流素子に相当）Ｄ１が直列に接続されている。第１スイッチ１０及び第１整流素子Ｄ１の接続点には、一端が接地電位（所定電位に相当）に接続された第１抵抗器（抵抗器に相当）Ｒ１の他端が接続されている。

第２スイッチ２０の負荷５側には、負荷５側から第２スイッチ２０に流れる電流を阻止するダイオードからなる第２整流素子（第２の整流素子に相当）Ｄ２が直列に接続されている。第２スイッチ２０及び第２整流素子Ｄ２の接続点には、一端が接地電位（第２の電位に相当）に接続された第２抵抗器（第２の抵抗器に相当）Ｒ２の他端が接続されている。なお、第１整流素子Ｄ１及び第２整流素子Ｄ２のカソード同士の接続点Ｐが、並列的に接続された第１スイッチ１０及び第２スイッチ２０の負荷５側の接続点、又は一の接続点に相当する。

第１スイッチ１０は、バッテリ３側にドレインが向けられたＦＥＴ１１と負荷５側（即ち接続点Ｐ側：以下同様）にドレインが向けられたＦＥＴ１２とを、ソース同士を対向させて直列に接続してなる。ＦＥＴ１１，１２のゲートは、互いに接続されており、駆動回路１９に接続されている。ＦＥＴ１１，１２の夫々は、カソードがドレインに接続されたボディダイオード１３，１４を有する。なお、スイッチ診断装置１のうち、駆動回路１９，２９及び制御部３０を除いた部分がスイッチ回路に相当する。

駆動回路１９は、制御部３０に接続されており、制御部３０からの制御によって、ＦＥＴ１１，１２のゲートに駆動電圧を与える。第１スイッチ１０をオンさせる場合、ＦＥＴ１１，１２のゲートには、ＦＥＴ１１，１２のソースの電圧より高い電圧が与えられる。一方、第１スイッチ１０をオフさせる場合、ＦＥＴ１１，１２のゲートには、ＦＥＴ１１，１２のソースの電圧より高くない電圧が与えられる。

駆動回路２９は、第２スイッチ２０の図示しない駆動コイル及び制御部３０に接続されており、制御部３０からの制御によって第１スイッチ１０をオンさせる場合、上記駆動コイルに駆動電流を与える。

制御部３０は、ＣＰＵ３１を有するマイクロコンピュータからなる。ＣＰＵ３１は、プログラム等の情報を記憶するＲＯＭ３２、一時的に発生した情報を記憶するＲＡＭ３３、駆動回路１９，２９とインタフェースするためのＩ／Ｏポート３４、及びアナログの電圧をデジタルの電圧値に変換するＡ／Ｄ変換器３５と互いにバス接続されている。Ａ／Ｄ変換器３５には、第１抵抗器Ｒ１及び第２抵抗器Ｒ２夫々の他端の電圧が与えられる。

上述の構成において、エンジンが回転してオルタネータ２が発電している間、基本的には制御部３０が第１スイッチ１０をオンさせ続ける。これにより、バッテリ４は、オルタネータ２及び／又はバッテリ３からの電力によって、バッテリ３の電圧と同程度の電圧になるまで充電される。このような構成により、第２スイッチ２０をオフにした状態で、更に第１スイッチ１０をオフにした場合、負荷５側の電圧は殆ど変動しない。仮に負荷５側にバッテリ４が接続されていない場合であっても、通常は負荷５に容量成分が含まれているため、第１スイッチ１０をオフにした直後は、負荷５側の電圧が変動し難い。

さて、第１スイッチ１０の故障診断は、第１スイッチ１０がオンしている間に適時行われる。本実施の形態１では、図示しない電流検出手段によって第１スイッチ１０を流れる電流を検出し、検出した電流が第２スイッチ２０のリレー接点の電流容量より少ないときに第１スイッチ１０及び／又は第２スイッチ２０の故障診断を行う。第２スイッチ２０のリレー接点の電流容量が、第１スイッチ１０の電流容量と同程度の場合は、例えば定周期で第１スイッチ１０及び／又は第２スイッチ２０の故障診断を行うようにすればよい。

第１スイッチ１０の故障を診断する場合、制御部３０は、先ず第２スイッチ２０をオンに制御し、第１スイッチ１０による接続とは別に第２スイッチ２０によって、オルタネータ２及びバッテリ３とバッテリ４及び負荷５との接続を確保する。次いで、制御部３０は、第１スイッチ１０をオフ／オンに順次制御し、オフ及びオンにした夫々の場合について、オルタネータ２及びバッテリ３からの電流によって第１抵抗器Ｒ１に生じた電圧をＡ／Ｄ変換器３５によって検出し、検出した電圧に基づいて第１スイッチ１０がオフ及びオンに変化したか否かを判定する。

具体的には、制御部３０は、第１スイッチ１０をオフに制御したときに検出した第１抵抗器Ｒ１の電圧が、所定の第１電圧（例えば０．１Ｖ）より低いか否かによって、第１スイッチ１０が実際にオフしたか否かを判定する。この場合、負荷５側からの電流が第１整流素子Ｄ１によって阻止されているため、バッテリ４からの電流、又は負荷５に含まれる容量成分からの電流によって第１抵抗器Ｒ１に電圧が生じることはない。

制御部３０は、また、第１スイッチ１０をオンに制御したときに検出した第１抵抗器Ｒ１の電圧が、所定の第２電圧（例えばバッテリ３の電圧より１Ｖ程度低い電圧：１１Ｖのような固定的な電圧であってもよい）より高いか否かによって、第１スイッチ１０が実際にオンしたか否かを判定する。第２スイッチ２０の故障診断についても同様に行われる。

以下では、上述した制御部３０の動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ３２に予め格納されている制御プログラムに従って、制御部３０のＣＰＵ３１により実行される。
図２は、本発明の実施の形態１に係るスイッチ診断装置１で第１スイッチ１０の故障を診断するＣＰＵ３１の処理手順を示すフローチャートであり、図３は、本発明の実施の形態１に係るスイッチ診断装置１で第２スイッチ２０の故障を診断するＣＰＵ３１の処理手順を示すフローチャートである。

上述したように、図示しない電流検出手段によって検出した第１スイッチ１０を流れる電流が、第２スイッチ２０のリレー接点の電流容量より小さいときに、図２及び図３の何れかの処理が適時起動され、一方の処理が終了した後に他方の処理が起動される。例えば図２の処理だけが起動されるようにしてもよい。

図２及び図３の処理の夫々で用いられる「第１スイッチのオフ故障、第１スイッチのオン故障」及び「第２スイッチのオン故障、第２スイッチのオフ故障」は、ＣＰＵ３１のによる初期化処理でヌル（空）に初期化されたＲＡＭ３３の所定領域に記憶される。

図２の処理が起動された場合、ＣＰＵ３１は、Ｉ／Ｏポート３４及び駆動回路２９によって第２スイッチ２０をオンにする（Ｓ１１）。これにより、オルタネータ２及びバッテリ３と、バッテリ４及び負荷５との間の接続が、第２スイッチ２０及び第２整流素子Ｄ２によって確保される。その後、ＣＰＵ３１は、Ｉ／Ｏポート３４及び駆動回路１９によって第１スイッチ１０をオフにする（Ｓ１３）。この場合、第２スイッチ２０のオン遅延を考慮して、ＣＰＵ３１が第１スイッチ１０をオフにする制御を所定時間だけ遅らせてもよい。

次いで、ＣＰＵ３１は、Ａ／Ｄ変換器３５によって第１抵抗器Ｒ１の電圧を検出し（Ｓ１４）、検出電圧が第１電圧（例えば０．１Ｖ）より低いか否かを判定する（Ｓ１５）。検出電圧が第１電圧より低い場合（Ｓ１５：ＹＥＳ）、ＣＰＵ３１は、後述するステップＳ１７に処理を移す。検出電圧が第１電圧より低くない場合（Ｓ１５：ＮＯ）、ＣＰＵ３１は、「第１スイッチのオフ故障」をＲＡＭ３３に記憶する（Ｓ１６）。

その後、ＣＰＵ３１は、第１スイッチ１０をオンに戻した（Ｓ１７）後、再び第１抵抗器Ｒ１の電圧を検出し（Ｓ１８）、検出電圧が第２電圧（例えば１１Ｖ）より高いか否かを判定する（Ｓ１９）。検出電圧が第２電圧より高い場合（Ｓ１９：ＹＥＳ）、ＣＰＵ３１は、後述するステップＳ２２に処理を移す。検出電圧が第２電圧より高くない場合（Ｓ１９：ＮＯ）、ＣＰＵ３１は、「第１スイッチのオン故障」をＲＡＭ３３に記憶し（Ｓ２０）、第２スイッチ２０をオフに戻して（Ｓ２２）図２の処理を終了する。

図３に移って、図３の処理が起動された場合、ＣＰＵ３１は、Ｉ／Ｏポート３４及び駆動回路１９によって第１スイッチ１０を確実にオンにする（Ｓ３１）。これにより、オルタネータ２及びバッテリ３と、バッテリ４及び負荷５との間の接続が、第１スイッチ１０及び第１整流素子Ｄ１によって確保される。その後、ＣＰＵ３１は、Ｉ／Ｏポート３４及び駆動回路２９によって第２スイッチ２０をオンにする（Ｓ３３）。この後、次のステップに移るまでの間、第２スイッチ２０のオン遅延を考慮して、ＣＰＵ３１が所定時間だけ待機するようにしてもよい。

次いで、ＣＰＵ３１は、Ａ／Ｄ変換器３５によって第２抵抗器Ｒ２の電圧を検出し（Ｓ３４）、検出電圧が第２電圧（例えば１１Ｖ）より高いか否かを判定する（Ｓ３５）。検出電圧が第２電圧より高い場合（Ｓ３５：ＹＥＳ）、ＣＰＵ３１は、後述するステップＳ３７に処理を移す。検出電圧が第２電圧より高くない場合（Ｓ３５：ＮＯ）、ＣＰＵ３１は、「第２スイッチのオン故障」をＲＡＭ３３に記憶する（Ｓ３６）。

その後、ＣＰＵ３１は、第２スイッチ２０をオフに戻した（Ｓ３７）後、再び第２抵抗器Ｒ２の電圧を検出し（Ｓ３８）、検出電圧が第１電圧（例えば０．１Ｖ）より低いか否かを判定する（Ｓ３９）。検出電圧が第１電圧より低い場合（Ｓ３９：ＹＥＳ）、ＣＰＵ３１は、第１スイッチ１０をオンにした状態で図３の処理を終了する。検出電圧が第１電圧より低くない場合（Ｓ３９：ＮＯ）、ＣＰＵ３１は、「第２スイッチのオフ故障」をＲＡＭ３３に記憶し（Ｓ４０）、第１スイッチ１０をオンにした状態で図３の処理を終了する。

図２及び／又は図３の処理を終えた場合、ＲＡＭ３３の所定領域に記憶された内容が、第１スイッチ１０及び／又は第２スイッチ２０の故障診断の結果を示す。例えば、所定領域の記憶内容がヌルの場合、第１スイッチ１０及び／又は第２スイッチ２０にオン故障及びオフ故障がないことが示される。また、所定領域の記憶内容がヌルではない場合、記憶されている内容から、第１スイッチ１０及び／又は第２スイッチ２０のオン故障及びオフ故障が把握される。

以上のように本実施の形態１によれば、少なくともバッテリ３及び負荷５を接続する第１スイッチ１０の負荷５側に、該負荷５側から第１スイッチ１０に流れる電流を阻止する第１整流素子Ｄ１を直列に接続し、これらの直列回路に対して第２スイッチ２０を並列的に接続し、更に一端が接地電位に接続された第１抵抗器Ｒ１の他端を、第１スイッチ１０及び第１整流素子Ｄ１の接続点に接続してある。この接続状態にて、先に第２スイッチ２０をオンにし、次に少なくともバッテリ３及び負荷５を接続していた第１スイッチ１０をオフ及びオンにし、オフ及びオンにした夫々の場合について、バッテリ３側からの電流によって第１抵抗器Ｒ１に生じた電圧を検出し、検出した電圧に基づいて第１スイッチ１０がオフ及びオンに変化したか否かを判定する。

これにより、バッテリ３及び負荷５の間の接続が第２スイッチ２０によって確保され、且つ負荷５側の電圧の高低に影響されることがない状態で、第１スイッチ１０をオフ／オンにしたときに第１抵抗器Ｒ１に生じた電圧の変化に基づいて、第１スイッチ１０が実際にオフ／オンしたか否かが判定される。
従って、バッテリ３及び負荷５の間を接続する第１スイッチ１０のオン／オフに応じて負荷５側の電圧が変動し難い場合であっても、バッテリ３及び負荷５の間を接続した状態で第１スイッチ１０の故障診断を行うことが可能となる。

また、本実施の形態１によれば、第２スイッチ２０の負荷５側に、該負荷５側から第２スイッチ２０に流れる電流を阻止する第２整流素子Ｄ２を直列に接続し、更に一端が接地電位に接続された第２抵抗器Ｒ２の他端を、第２スイッチ２０及び第２整流素子Ｄ２の接続点に接続してある。この接続状態にて、第１スイッチ１０をオンにし、次に第２スイッチ２０をオン及びオフにし、オン及びオフにした夫々の場合について、バッテリ３側からの電流によって第２抵抗器Ｒ２に生じた電圧を検出し、検出した電圧に基づいて第２スイッチ２０がオン及びオフに変化したか否かを判定する。
従って、バッテリ３及び負荷５の間の接続が第１スイッチ１０によって確保され、且つ負荷５側の電圧の高低に影響されることがない状態で、第２抵抗器Ｒ２に生じた電圧の変化に基づいて第２スイッチ２０が実際にオン／オフしたか否かを判定することが可能となる。

更に、本実施の形態１によれば、第２スイッチ２０にリレー接点が含まれており、バッテリ３側から負荷５側に流れる電流が小さい状態で第１スイッチ１０及び／又は第２スイッチ２０の故障を診断することとした場合は、第２スイッチ２０に所謂マイクロリレー等の小型リレーのリレー接点を適用することが可能となる。

（変形例１）
実施の形態１が、第１スイッチ１０にソース同士を接続したＮチャネル型のＦＥＴ１１，１２を用いる形態であるのに対し、実施の形態１の変形例１は、第１スイッチ１０を構成するＦＥＴの組合せを変更した形態である。
図４のＡからＥは、本発明の実施の形態１の変形例１に係る第１スイッチ１０の構成を示す回路図である。

図４Ａでは、第１スイッチ１０は、負荷５側（即ち接続点Ｐ側：以下同様）にソースが向けられたＦＥＴ１１とバッテリ３側にソースが向けられたＦＥＴ１２とを、ドレイン同士を対向させて直列に接続してなる。ＦＥＴ１１，１２夫々のゲートは、駆動回路１９に接続されている。
このように、ＦＥＴ１１，１２をバッテリ３側と負荷５側とで入れ替えた場合であっても、第１スイッチ１０としての機能に変わりはない。

図４Ｂでは、図１又は図４ＢにおけるＦＥＴ１２が配線に置き換えられている。ＦＥＴ１１のゲートは、駆動回路１９に接続されている。
そもそも、図１又は図４ＢでＦＥＴ１１，１２を直列に接続してあるのは、第１スイッチ１０をバッテリ３側から負荷５側に流れる電流と、負荷５側からバッテリ３側に流れる電流とを、ＦＥＴ１１又は１２夫々に含まれるボディダイオード１３又は１４の影響を受けることなく遮断するためである。しかしながら、第１スイッチ１０には第１整流素子Ｄ１が直列に接続されているため、ＦＥＴ１２によらずとも、ＦＥＴ１１のボディダイオード１３を介して負荷５側からバッテリ３側に電流が流れることがない。

図４Ｃでは、第１スイッチ１０は、バッテリ３側にソースが向けられたＰチャネル型のＦＥＴ１５と負荷５側にソースが向けられたＰチャネル型のＦＥＴ１６とを、ドレイン同士を対向させて直列に接続してなる。ＦＥＴ１５，１６のゲートは、互いに接続されており、駆動回路１９に接続されている。ＦＥＴ１５，１６の夫々は、カソードがソースに接続されたボディダイオード１７，１８を有する。駆動回路１９が第１スイッチ１０をオンさせる場合、ＦＥＴ１５，１６のゲートには、略０Ｖの電圧が与えられる。この場合、ＦＥＴ１６のソースにはボディダイオード１８を介してバッテリ３側から電圧が印加される。一方、第１スイッチ１０をオフさせる場合、ＦＥＴ１５，１６のゲートには、バッテリ３の電圧と同程度の電圧が与えられる。
このように、Ｐチャネル型のＦＥＴ１５，１６を用いた場合であっても、第１スイッチ１０としての機能に変わりはない。

図４Ｄでは、第１スイッチ１０は、負荷５側にドレインが向けられたＦＥＴ１５とバッテリ３側にドレインが向けられたＦＥＴ１６とを、ソース同士を対向させて直列に接続してなる。ＦＥＴ１５，１６は、ゲート同士が接続されており、ゲートが駆動回路１９に接続されている。駆動回路１９が第１スイッチ１０をオンさせる場合、ＦＥＴ１５，１６のゲートには、ＦＥＴ１５，１６のソースの電圧より低い電圧が与えられる。一方、第１スイッチ１０をオフさせる場合、ＦＥＴ１５，１６のゲートには、ＦＥＴ１５，１６のソースの電圧より低くない電圧が与えられる。
このように、ＦＥＴ１５，１６をバッテリ３側と負荷５側とで入れ替えた場合であっても、第１スイッチ１０としての機能に変わりはない。

図４Ｅでは、図４Ｃ又は図４ＤにおけるＦＥＴ１６が配線に置き換えられている。ＦＥＴ１５のゲートは、駆動回路１９に接続されている。
図４Ｂにおける場合と同様に、ＦＥＴ１６によらずとも、ＦＥＴ１５のボディダイオード１７を介して負荷５側からバッテリ３側に電流が流れることがない。

以上のように実施の形態１及びその変形例１によれば、バッテリ３側にドレインが接続されたＮチャネル型のＦＥＴ１１、又は負荷５側にドレインが接続されたＰチャネル型のＦＥＴ１５が含まれている。
従って、第１スイッチ１０の信頼性を高め、且つ動作音を実質的に皆無とすることが可能となる。また、ＦＥＴ１１のボディダイオード１３と第１整流素子Ｄ１と、又はＦＥＴ１５のボディダイオード１７と第１整流素子Ｄ１とが直列的に逆方向に接続されているため、ボディダイオード１３又は１７を通じて第１スイッチ１０に電流が流れるのを防止することが可能となる。

（実施の形態２）
実施の形態１が、第２スイッチ２０に１回路１接点（単極単投）のリレー接点を有するマイクロリレーを用いる形態であるのに対し、実施の形態２は、第２スイッチ２０に１回路２接点（単極双投）のリレー接点を有するリレーを用いる形態である。

図５は、本発明の実施の形態２に係るスイッチ診断装置１の構成例を示すブロック図である。スイッチ診断装置１は、少なくともバッテリ３及び負荷５を接続するＦＥＴ１１，１２からなる第１スイッチ１０と、ＦＥＴ１１，１２を駆動する駆動回路１９と、第１スイッチ１０と並列的に接続されたリレー接点を有するリレーからなる第２スイッチ（第２のスイッチに相当）２０と、該第２スイッチ２０を駆動する駆動回路２９と、これらのスイッチのオン／オフを制御する制御部３０とを備える。

第２スイッチ２０は、共通接点がバッテリ３側に接続され、常開（ＮＯ）接点が負荷５側に接続され、常閉（ＮＣ）接点が第２抵抗器（第２の抵抗器に相当）Ｒ２を介して接地電位（第２の電位に相当）に接続されている。なお、第１整流素子Ｄ１のカソードと第２スイッチ２０の常開接点との接続点Ｐが、第１スイッチ１０及び第２スイッチ２０の負荷５側の接続点Ｐに相当する。
このように、第２スイッチ２０に１回路２接点のリレー接点を有するリレーを用いることにより、実施の形態１の場合と比較して第２整流素子Ｄ２が不要となる。

その他、実施の形態１に対応する箇所には同様の符号を付して、その説明を省略する。また、実施の形態２に係るスイッチ診断装置１で、第１スイッチ１０の故障を診断するＣＰＵ３１の処理手順を示すフローチャートは、実施の形態１の場合と同様であるため、これらの図面の記載及びその説明を省略する。

以上のように本実施の形態２によれば、第２スイッチ２０が１回路２接点（単極双投）のリレー接点を含み、該リレー接点の共通接点がバッテリ３側に、常開（ＮＯ）接点が負荷５側に、常閉（ＮＣ）接点が第２抵抗器Ｒ２を介して接地電位に夫々接続されている。この接続状態にて、第１スイッチ１０をオンにし、次に第２スイッチ２０をオン及びオフにし、オン及びオフにした夫々の場合についてバッテリ３側からの電流によって第２抵抗器Ｒ２に生じた電圧を検出し、検出した電圧に基づいて第２スイッチ２０がオン及びオフに変化したか否かを判定する。
従って、バッテリ３及び負荷５の間の接続が第１スイッチ１０によって確保され、且つ負荷５側の電圧の高低に影響されることがない状態で、第２抵抗器Ｒ２に生じた電圧の変化に基づいて第２スイッチ２０が実際にオン／オフしたか否かを判定することが可能となる。

（実施の形態３）
実施の形態１が、第１スイッチ１０にＮチャネル型のＦＥＴ１１，１２を用い、第１整流素子Ｄ１として単体のダイオードを用いる形態であるのに対し、実施の形態３は、第１スイッチ１０にＰチャネル型のＦＥＴを用い、それとは別に新たに適用したＰチャネル型の第２のＦＥＴのボディダイオードを第１整流素子Ｄ１として用いる形態である。

図６は、本発明の実施の形態３に係るスイッチ診断装置１の構成例を示すブロック図である。スイッチ診断装置１は、少なくともバッテリ３及び負荷５を接続するＰチャネル型のＦＥＴ１５，１６からなる第１スイッチ１０と、ＦＥＴ１５，１６を駆動する駆動回路１９と、第１スイッチ１０と並列的に接続されたリレー接点を有するリレーからなる第２スイッチ２０と、該第２スイッチ２０を駆動する駆動回路２９と、これらのスイッチのオン／オフを制御する制御部３０とを備える。

第１スイッチ１０の負荷５側には、該負荷５側から第１スイッチ１０に流れる電流を阻止するためのＰチャネル型の第２のＦＥＴ（第２のＭＯＳＦＥＴに相当）４１が、ドレインを第１スイッチ１０側に向けて直列に接続されている。第１スイッチ１０及び第２のＦＥＴ４１の接続点には、一端が接地電位に接続された第１抵抗器Ｒ１の他端が接続されている。第２のＦＥＴ４１は、カソードがソースに接続されたボディダイオード４３を有する。第２のＦＥＴ４１のゲートは、駆動回路４９に接続されている。

第１スイッチ１０は、バッテリ３側にソースが向けられたＰチャネル型のＦＥＴ１５と負荷５側にソースが向けられたＰチャネル型のＦＥＴ１６とを、ドレイン同士を対向させて直列に接続してなる。ＦＥＴ１５，１６のゲートは、互いに接続されており、駆動回路１９に接続されている。ＦＥＴ１５，１６の夫々は、カソードがソースに接続されたボディダイオード１７，１８を有する。なお、スイッチ診断装置１のうち、駆動回路１９，２９，４９及び制御部３０を除いた部分がスイッチ回路に相当する。

駆動回路１９は、制御部３０に接続されており、制御部３０からの制御によって、ＦＥＴ１５，１６のゲートに駆動電圧を与える。第１スイッチ１０をオンさせる場合、ＦＥＴ１５，１６のゲートには、略０Ｖの電圧が与えられる。一方、第１スイッチ１０をオフさせる場合、ＦＥＴ１５，１６のゲートには、バッテリ３の電圧と同程度の電圧が与えられる。

駆動回路４９は、制御部３０に接続されており、制御部３０からの制御によって、第２のＦＥＴ４１のゲートに駆動電圧を与える。第２のＦＥＴ４１をオンさせる場合、第２のＦＥＴ４１のゲートには、略０Ｖの電圧が与えられる。本実施の形態３では、第２のＦＥＴ４１をオンにする場合は、駆動回路１９が第１スイッチ１０のＦＥＴ１５，１６をオンにするため、第２のＦＥＴ４１のソースにはボディダイオード４３を介してバッテリ３側から電圧が印加される。これにより、第２のＦＥＴ４１のゲートにはソースに対して負の駆動電圧が印加されることとなる。一方、第２のＦＥＴ４１をオフさせる場合、第２のＦＥＴ４１のゲートには、バッテリ３の電圧と同程度の電圧が与えられる。

その他、実施の形態１に対応する箇所には同様の符号を付して、その説明を省略する。

図６に示す構成において、オルタネータ２及びバッテリ３とバッテリ４及び負荷５とを接続する場合、第１スイッチ１０及び第２のＦＥＴ４１が共にオンとなるように制御される。これにより、オルタネータ２及びバッテリ３とバッテリ４及び負荷５との間では、電流が双方向に導通する。

本実施の形態３では、第１スイッチ１０の故障を診断する場合、制御部３０は、先ず第２スイッチ２０をオンに制御し、第１スイッチ１０による接続とは別に第２スイッチ２０によって、オルタネータ２及びバッテリ３とバッテリ４及び負荷５との接続を確保する。次いで、制御部３０は、第２のＦＥＴ４１をオフに制御した後に第１スイッチ１０をオフ／オンに順次制御し、オフ及びオンにした夫々の場合について、オルタネータ２及びバッテリ３からの電流によって第１抵抗器Ｒ１に生じた電圧をＡ／Ｄ変換器３５によって検出し、検出した電圧に基づいて第１スイッチ１０がオフ及びオンに変化したか否かを判定する。

具体的には、制御部３０は、第１スイッチ１０をオフに制御したときに検出した第１抵抗器Ｒ１の電圧が、所定の第１電圧（例えば０．１Ｖ）より低いか否かによって、第１スイッチ１０が実際にオフしたか否かを判定する。この場合、第２のＦＥＴ４１がオフしており、且つ負荷５側からの電流がボディダイオード４３によって阻止されているため、バッテリ４からの電流、又は負荷５に含まれる容量成分からの電流によって第１抵抗器Ｒ１に電圧が生じることはない。

制御部３０は、また、第１スイッチ１０をオンに制御したときに検出した第１抵抗器Ｒ１の電圧が、所定の第２電圧（例えばバッテリ３の電圧より１Ｖ程度低い電圧：１１Ｖのような固定的な電圧であってもよい）より高いか否かによって、第１スイッチ１０が実際にオンしたか否かを判定する。この場合も、第２のＦＥＴ４１がオフしており、且つ負荷５側からの電流がボディダイオード４３によって阻止されているため、バッテリ４からの電流、又は負荷５に含まれる容量成分からの電流によって第１抵抗器Ｒ１に電圧が生じることはない。

以下では、上述した制御部３０の動作を、それを示すフローチャートを用いて説明する。
図７は、本発明の実施の形態３に係るスイッチ診断装置１で第１スイッチ１０の故障を診断するＣＰＵ３１の処理手順を示すフローチャートである。図７の処理は、例えば図示しない電流検出手段によって検出した第１スイッチ１０を流れる電流が、第２スイッチ２０のリレー接点の電流容量より小さいときに適時起動される。

図７に示すステップＳ５１からＳ６２までの処理は、ステップＳ５２及びＳ６１を除いて、実施の形態１における図２に示すステップＳ１１からＳ２２までの処理と同一内容であるため、以下では、ステップＳ５２及びＳ６１とその前後の処理とを中心に説明する。

図７の処理が起動された場合、ＣＰＵ３１は、Ｉ／Ｏポート３４及び駆動回路２９によって第２スイッチ２０をオンにし（Ｓ５１）、更にＩ／Ｏポート３４及び駆動回路４９によって第２のＦＥＴ４１をオフにする（Ｓ５２）。これにより、オルタネータ２及びバッテリ３と、バッテリ４及び負荷５との間の接続が、第２スイッチ２０及び第２整流素子Ｄ２によって確保されると共に、ボディダイオード４３を有する第２のＦＥＴ４１が、実施の形態１における第１整流素子Ｄ１と等価になる。

その後、ＣＰＵ３１は、ステップＳ５３からＳ６０までの処理を実行することにより、実施の形態１の場合と同様にして第１スイッチ１０の故障診断を行う。ステップＳ５９及びＳ６０の処理を終えた場合、ＣＰＵ３１は、第２のＦＥＴ４１をオンに戻した（Ｓ６１）後、第２スイッチ２０をオフに戻して（Ｓ６２）図７の処理を終了する。

以上のように本実施の形態３によれば、バッテリ３及び負荷５の間の接続が第２スイッチ２０によって確保され、且つ第２のＦＥＴ４１のボディダイオード４３によって負荷５側の電圧の高低に影響されることがない状態で、第１スイッチ１０をオフ／オンにしたときに第１抵抗器Ｒ１に生じた電圧の変化に基づいて、第１スイッチ１０が実際にオフ／オンしたか否かが判定される。
従って、バッテリ３及び負荷５の間を接続する第１スイッチ１０のオン／オフに応じて負荷５側の電圧が変動し難い場合であっても、バッテリ３及び負荷５の間を接続した状態で第１スイッチ１０の故障診断を行うことが可能となる。また、第１スイッチ１０及び第２スイッチ２０の故障診断を行わない場合に、オルタネータ２及びバッテリ３とバッテリ４及び負荷５との間で、電流を双方向に導通させることが可能となる。

（変形例２）
実施の形態３が、第１スイッチ１０にドレイン同士を接続したＰチャネル型のＦＥＴ１５，１６を用い、第１整流素子Ｄ１として第２のＦＥＴ４１のボディダイオード４３を用いる形態であるのに対し、実施の形態３の変形例２は、第１スイッチ１０を構成するＦＥＴと第２のＦＥＴとの組合せを変更した形態である。
図８のＡからＥは、本発明の実施の形態３の変形例２に係る第１スイッチ１０及び第２のＦＥＴの構成を示す回路図である。但し、図８のＡからＤまでにおける第２のＦＥＴは、実施の形態３の図６における第２のＦＥＴ４１と同じ構成である。

図８Ａでは、第１スイッチ１０は、負荷５側（即ち接続点Ｐ側：以下同様）にドレインが向けられたＦＥＴ１５とバッテリ３側にドレインが向けられたＦＥＴ１６とを、ソース同士を対向させて直列に接続してなる。ＦＥＴ１５，１６は、ゲート同士が接続されており、ゲートが駆動回路１９に接続されている。
このように、ＦＥＴ１５，１６をバッテリ３側と負荷５側とで入れ替えた場合であっても、第１スイッチ１０としての機能に変わりはない。

図８Ｂでは、図６又は図８ＡにおけるＦＥＴ１６が配線に置き換えられている。ＦＥＴ１５のゲートは、駆動回路１９に接続されている。
この場合、第１スイッチ１０には第２のＦＥＴ４１のボディダイオード４３が直列に接続されているため、ＦＥＴ１６によらずとも、ＦＥＴ１５のボディダイオード１７を介して負荷５側からバッテリ３側に電流が流れることがない。

図８Ｃでは、第１スイッチ１０は、バッテリ３側にドレインが向けられたＮチャネル型のＦＥＴ１１と負荷５側にドレインが向けられたＮチャネル型のＦＥＴ１２とを、ソース同士を対向させて直列に接続してなる。ＦＥＴ１１，１２は、ゲート同士が接続されており、ゲートが駆動回路１９に接続されている。ＦＥＴ１１，１２の夫々は、カソードがドレインに接続されたボディダイオード１３，１４を有する。
このように、Ｎチャネル型のＦＥＴ１１，１２を用いた場合であっても、第１スイッチ１０としての機能に変わりはない。図示は省略するが、ＦＥＴ１１，１２をバッテリ３側と負荷５側とで入れ替えた場合であっても同様である。

図８Ｄでは、図８ＣにおけるＦＥＴ１２が配線に置き換えられている。ＦＥＴ１１のゲートは、駆動回路１９に接続されている。
図８Ｂにおける場合と同様に、ＦＥＴ１２によらずとも、ＦＥＴ１１のボディダイオード１３を介して負荷５側からバッテリ３側に電流が流れることがない。

図８Ｅでは、図８Ｄにおける第２のＦＥＴ４１が、Ｎチャネル型の第２のＦＥＴ４２に置き換えられている。第２のＦＥＴ４２は、ドレインとボディダイオード４４のカソードとを負荷５側に向けて接続されている。第２のＦＥＴ４２のゲートは、駆動回路４９に接続されている。第２のＦＥＴ４２をオンさせる場合、第２のＦＥＴ４２のゲートには、ソースの電圧より高い電圧が与えられる。ここでの第１スイッチ１０は、図８のＡからＣに示される何れの第１スイッチ１０に置き換えてもよい。

図６及び図８のＡからＥに示す構成のうち、図８Ｂ及び図８Ｅでは、第１スイッチ１０を構成するＦＥＴと第２のＦＥＴとが同じチャネル構造であるため、１つのパッケージに封入された半導体スイッチとすることが可能である。

以上のように、実施の形態３及びその変形例２によれば、第１スイッチ１０及び第２スイッチ２０の負荷５側の接続点Ｐにドレインが接続されたＮチャネル型の第２のＦＥＴ４２、又は負荷５側の接続点Ｐにソースが接続されたＰチャネル型の第２のＦＥＴ４１について、ボディダイオード４４又は４３が第１整流素子Ｄ１と等価になるように接続されている。そして、第１スイッチ１０をオフ／オンにする場合、第２のＦＥＴ４２又は４１をオフさせるようにする。
従って、第１スイッチ１０の故障診断を行う場合は、第２のＦＥＴ４２又は４１をオフさせてボディダイオード４４又は４３の夫々が第１整流素子Ｄ１の機能を果たすようにし、第１スイッチ１０の故障診断を行わない場合は、第２のＦＥＴ４２又は４１をオンさせて双方向に電流を導通させることが可能となる。

今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施の形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。

１ スイッチ診断装置
２ オルタネータ
３、４ バッテリ
５ 負荷
１０ 第１スイッチ
１１、１２、１５、１６ ＦＥＴ
１３、１４、１７、１８ ボディダイオード
１９ 駆動回路
２０ 第２スイッチ
２９ 駆動回路
Ｄ１ 第１整流素子
Ｄ２ 第２整流素子
Ｒ１ 第１抵抗器
Ｒ２ 第２抵抗器
３０ 制御部
３１ ＣＰＵ
３２ ＲＯＭ
４１、４２ 第２のＦＥＴ
４３、４４ ボディダイオード
４９ 駆動回路

Claims (8)

1. 電源と負荷とを接続するスイッチを備え、該スイッチの故障を診断するスイッチ診断装置において、
   前記スイッチと並列的に接続された第２のスイッチと、
   前記スイッチ及び第２のスイッチの前記負荷側の接続点と前記スイッチとの間に介装されており、前記負荷側の接続点から前記スイッチに流れる電流を阻止する整流素子と、
   前記スイッチ及び整流素子の接続点と所定電位との間に接続された抵抗器と、
   前記第２のスイッチをオンさせる手段と、
   該手段がオンさせた場合、前記スイッチをオフ／オンさせる手段と、
   該手段によって前記スイッチをオフ／オンさせたときに、前記電源からの電流によって前記抵抗器に生じた電圧を検出する手段と、
   該手段が検出した電圧に基づいて前記スイッチがオフ／オンしたか否かを判定する手段と
   を備えることを特徴とするスイッチ診断装置。
2. 前記スイッチ及び第２のスイッチの前記負荷側の接続点と前記第２のスイッチとの間に介装されており、前記負荷側の接続点から前記第２のスイッチに流れる電流を阻止する第２の整流素子と、
   前記第２のスイッチ及び第２の整流素子の接続点と第２の電位との間に接続された第２の抵抗器と、
   前記スイッチをオンさせる手段と、
   該手段がオンさせた場合、前記第２のスイッチをオン／オフさせる手段と、
   該手段によって前記第２のスイッチをオン／オフさせたときに、前記電源からの電流によって前記第２の抵抗器に生じた電圧を検出する手段と、
   該手段が検出した電圧に基づいて前記第２のスイッチがオン／オフしたか否かを判定する手段と
   を備えることを特徴とする請求項１に記載のスイッチ診断装置。
3. 前記第２のスイッチは、リレー接点を含むことを特徴とする請求項１又は２に記載のスイッチ診断装置。
4. 前記第２のスイッチは、常閉接点、前記負荷側に接続された常開接点及び前記電源側に接続された共通接点を有する１回路２接点（単極双投）のリレー接点を含み、
   前記常閉接点と第２の電位との間に接続された第２の抵抗器と、
   前記スイッチをオンさせる手段と、
   該手段がオンさせた場合、前記第２のスイッチをオン／オフさせる手段と、
   該手段によって前記スイッチをオン／オフさせたときに、前記電源からの電流によって前記第２の抵抗器に生じた電圧を検出する手段と、
   該手段が検出した電圧に基づいて前記第２のスイッチがオン／オフしたか否かを判定する手段と
   を備えることを特徴とする請求項１に記載のスイッチ診断装置。
5. 前記スイッチは、前記電源側（又は負荷側）にドレインが接続されたＮチャネル型（又はＰチャネル型）のＭＯＳＦＥＴを含むことを特徴とする請求項１から４の何れか１項に記載のスイッチ診断装置。
6. 前記整流素子は、前記負荷側の接続点にドレイン（又はソース）が接続されたＮチャネル型（又はＰチャネル型）の第２のＭＯＳＦＥＴのボディダイオードであり、
   前記スイッチをオフ／オンさせる場合、前記第２のＭＯＳＦＥＴをオフさせる手段を備えること
   を特徴とする請求項１から５の何れか１項に記載のスイッチ診断装置。
7. 並列的に接続された第１及び第２スイッチを備えるスイッチ回路において、
   前記第１及び第２スイッチの一の接続点と前記第１及び第２スイッチとの間に夫々介装されており、前記一の接続点から前記第１及び第２スイッチの夫々に流れる電流を阻止する第１及び第２整流素子と、
   前記第１スイッチ及び第１整流素子の接続点に一端が接続された第１抵抗器と、
   前記第２スイッチ及び第２整流素子の接続点に一端が接続された第２抵抗器と
   を備えることを特徴とするスイッチ回路。
8. 電源と負荷とを接続するスイッチの故障を診断する方法において、
   前記スイッチと並列的に接続された第２のスイッチと、
   前記スイッチ及び第２のスイッチの前記負荷側の接続点と前記スイッチとの間に介装されており、前記負荷側の接続点から前記スイッチに流れる電流を阻止する整流素子と、
   前記スイッチ及び整流素子の接続点と所定電位との間に接続された抵抗器とを用意し、
   前記第２のスイッチをオンさせ、
   前記スイッチをオフ／オンさせ、
   オン／オフさせたときに、前記電源からの電流によって前記抵抗器に生じた電圧を検出し、
   検出した電圧に基づいて前記スイッチがオフ／オンしたか否かを判定すること
   を特徴とするスイッチ診断方法。

Images