JP6131874B2 - インバータ回路の故障検出方法、駆動装置及びモータ駆動システム - Google Patents

Description

本発明は、並列に接続された複数のスイッチング素子が上アームと下アームのそれぞれに設けられたスイッチング回路を有するインバータ回路の故障検出方法、駆動装置及びモータ駆動システムに関する。

従来、並列に接続された複数のスイッチング素子が上アームと下アームのそれぞれに設けられたスイッチング回路を有するインバータ装置が知られている（例えば、特許文献１を参照）。このインバータ装置は、並列に接続された複数のスイッチング素子の中間に配置された温度検出センサによって、それらの複数のスイッチング素子のオープン故障を検出するものである。

特開２０１２−７５２７９号公報

しかしながら、上述の従来技術では、並列に接続されたスイッチング素子群毎に温度検出センサが必要であるため、オープン故障を簡易な構成で検出できず、コストが上昇するおそれがある。

そこで、並列に接続された各スイッチング素子のオープン故障を検出する構成を簡易化できる、インバータ回路の故障検出方法、駆動装置及びモータ駆動システムの提供を目的とする。

一つの案では、
並列に接続された複数のスイッチング素子が上アームと下アームのそれぞれに設けられ、前記上アームと前記下アームとが直列に接続されて設けられたスイッチング回路を複数相有するインバータ回路の故障検出方法であって、
前記上アームと前記下アームのいずれか一方のアームの駆動中に、前記一方のアームに設けられた前記複数のスイッチング素子のうち一部のスイッチング素子の駆動を停止し、
前記一部のスイッチング素子の駆動が停止している期間で還流する電流が、前記一方のアームと同相のスイッチング回路に設けられた他方のアームに流れることが検出されたとき、前記一方のアームに設けられた前記複数のスイッチング素子のうち前記一部のスイッチング素子とは別のスイッチング素子がオープン故障していると判定する、インバータ回路の故障検出方法が提供される。

一態様によれば、並列に接続された各スイッチング素子のオープン故障を検出する構成を簡易化できる。

駆動装置及びモータ駆動システムの一例を示す構成図 インバータ回路の故障検出方法の一例を示すフローチャート 上アームの片側のスイッチング素子のオープン故障の検出方法の一例を説明するための図 上アームの片側のスイッチング素子がオープン故障していないときの各波形の一例を示すタイミングチャート 上アームの片側のスイッチング素子がオープン故障しているときの各波形の一例を示すタイミングチャート 下アームの片側のスイッチング素子のオープン故障の検出方法の一例を説明するための図 下アームの片側のスイッチング素子がオープン故障していないときの各波形の一例を示すタイミングチャート 下アームの片側のスイッチング素子がオープン故障しているときの各波形の一例を示すタイミングチャート

図１は、駆動装置１１及びモータ駆動システム１の一例を示す構成図である。モータ駆動システム１は、車両に搭載されるシステムの一例であり、駆動装置１１と、駆動装置１１によって駆動されるモータ１２とを備えている。

モータ１２は、駆動装置１１のインバータ回路２０から供給される電流によって駆動される誘導性負荷の一例である。モータ１２は、例えば３相（Ｕ相、Ｖ相、Ｗ相）式のブラシレスモータであるが、３相式以外の多相式のモータ（例えば、５相式のモータなど）であってもよい。

なお、図示のインバータ回路２０では、説明の便宜上、２相分のスイッチング回路４０，６０のみが示され、１相分のスイッチング回路の図示が省略されている。すなわち、インバータ回路２０は、３相式のモータを駆動する場合であれば、３相式のモータの相数と同じ３つのスイッチング回路を有し、５相式のモータを駆動する場合であれば、５相式のモータの相数と同じ５つのスイッチング回路を有している。

モータ駆動システム１の具体例として、運転者によるステアリング操作をアシストする電動パワーステアリング装置が挙げられる。この場合、モータ１２は、例えば、駆動装置１１のインバータ回路２０によって駆動されることによって、運転者によるステアリング操作をアシストするためのアシスト力を発生させるアクチュエータの一例である。

駆動装置１１は、インバータ回路２０と、制御部３０とを備えている。

インバータ回路２０は、上アームと下アームとが直列に接続されて設けられたスイッチング回路を複数相有するインバータ回路の一例であり、同一構成の複数のスイッチング回路が並列に接続された回路構成を有している。インバータ回路２０は、例えば、Ｕ相用のスイッチング回路４０と、Ｖ相用のスイッチング回路６０と、Ｗ相用のスイッチング回路（図示省略）とを有している。

スイッチング回路４０は、上アーム４１と下アーム４６とが高電源電位部２１と低電源電位部２２との間で直列に接続されて設けられたスイッチング回路の一例である。上アーム４１は、中間ノード５１に対して高電源電位部２１側のハイサイドに設けられたスイッチング素子群であり、下アーム４６は、中間ノード５１に対して低電源電位部２２側のローサイドに設けられたスイッチング素子群である。中間ノード５１は、例えば、モータ１２のＵ相のコイルに接続される。

高電源電位部２１は、例えば、バッテリやコンバータ等の電源の正極端子に導電的に接続される部位である。高電源電位部２１よりも低電位の低電源電位部２２は、例えば、バッテリやコンバータ等の電源の負極端子、又は車体アース部に、導電的に接続されるグランド部位である。

スイッチング回路４０には、並列に接続された複数のスイッチング素子が上アーム４１と下アーム４６のそれぞれに設けられている。図示の場合、上アーム４１には、並列に接続された２つのトランジスタ４２とトランジスタ４３とが設けられ、下アーム４６には、並列に接続された２つのトランジスタ４７とトランジスタ４８とが設けられている。

スイッチング回路６０は、上アーム６１と下アーム６６とが高電源電位部２１と低電源電位部２２との間で直列に接続されて設けられたスイッチング回路の一例である。上アーム６１は、中間ノード７１に対して高電源電位部２１側のハイサイドに設けられたスイッチング素子群であり、下アーム６６は、中間ノード７１に対して低電源電位部２２側のローサイドに設けられたスイッチング素子群である。中間ノード７１は、例えば、モータ１２のＶ相のコイルに接続される。

スイッチング回路６０には、並列に接続された複数のスイッチング素子が上アーム６１と下アーム６６のそれぞれに設けられている。図示の場合、上アーム６１には、並列に接続された２つのトランジスタ６２とトランジスタ６３とが設けられ、下アーム６６には、並列に接続された２つのトランジスタ６７とトランジスタ６８とが設けられている。

各トランジスタは、オンオフ動作するスイッチング素子の一例であり、例えば、制御電極と第１の主電極と第２の主電極とを有する、絶縁ゲート型の電圧制御可能な半導体素子である。トランジスタの具体例として、ＭＯＳＦＥＴ，ＩＧＢＴなどのパワートランジスタ素子が挙げられる。図面には、Ｎチャネル型のＭＯＳＦＥＴが示されている。

以下、説明の便宜上、各トランジスタがＭＯＳＦＥＴであるとして、説明する。各トランジスタがＩＧＢＴの場合であれば、「ドレイン」を「コレクタ」に、「ソース」を「エミッタ」に置き換えて読むとよい。

トランジスタ４２のゲート電極は、制御部３０のインバータ駆動回路３１に接続される制御電極の一例である。トランジスタ４２のドレイン電極は、高電源電位部２１に接続される第１の主電極の一例である。トランジスタ４２のソース電極は、中間ノード５１及び下アーム４６を介して、低電源電位部２２に接続される第２の主電極の一例である。トランジスタ４３も同様である。

トランジスタ４２，４３のゲート電極は、インバータ駆動回路３１に接続され、それぞれ別々のプリドライバに接続されている。トランジスタ４２，４３の各ドレイン電極は、互いに接続され、トランジスタ４２，４３の各ソース電極も、互いに接続されている。

トランジスタ４７のゲート電極は、制御部３０のインバータ駆動回路３１に接続される制御電極の一例である。トランジスタ４７のドレイン電極は、中間ノード５１及び上アーム４１を介して、高電源電位部２１に接続される第１の主電極の一例である。トランジスタ４７のソース電極は、低電源電位部２２に接続される第２の主電極の一例である。トランジスタ４８も同様である。

トランジスタ４７，４８のゲート電極は、インバータ駆動回路３１に接続され、それぞれ別々のプリドライバに接続されている。トランジスタ４７，４８の各ドレイン電極は、互いに接続され、トランジスタ４７，４８の各ソース電極も、互いに接続されている。

トランジスタ４２は、逆導通用のダイオード４４をドレイン電極とソース電極との間に備えている。ダイオード４４は、トランジスタ４２に逆導通接続された素子であり、トランジスタ４２のドレイン電極に接続されたカソードと、トランジスタ４２のソース電極に接続されたアノードとを有している。ダイオード４５，４９，５０も同様である。

スイッチング回路６０の構成は、スイッチング回路４０の構成と同一であるため、スイッチング回路６０の説明は、スイッチング回路４０の説明を援用することで省略する。

制御部３０は、インバータ駆動回路３１と、制御回路３２とを備えている。

インバータ駆動回路３１は、制御回路３２から供給される指令信号に従って、インバータ回路２０の各トランジスタをオン又はオフさせる制御信号を各トランジスタの制御電極に対して出力する複数のプリドライバを備えている。インバータ駆動回路３１の各プリドライバは、モータ１２の駆動用の三相交流電力がインバータ回路２０からモータ１２に供給されるように、インバータ回路２０内の各トランジスタを制御回路３２からの指令信号に同期してオン又はオフさせる制御信号を出力する。プリドライバは、例えば、ＩＣ（集積回路）である。

インバータ駆動回路３１は、制御回路３２からの指令信号Ｓ１３，Ｓ１４に従って、スイッチング回路４０の上アーム４１をオン又はオフさせ、制御回路３２からの指令信号Ｓ１５，Ｓ１６に従って、スイッチング回路４０の下アーム４６をオン又はオフさせる。インバータ駆動回路３１は、制御回路３２からの指令信号Ｓ３３，Ｓ３４に従って、スイッチング回路６０の上アーム６１をオン又はオフさせ、制御回路３２からの指令信号Ｓ３５，Ｓ３６に従って、スイッチング回路６０の下アーム６６をオン又はオフさせる。

駆動装置１１は、低電源電位部２２と中間ノード５１との間に配置された下アーム４６に流れる相電流Ｉ１を検出する検出回路５２と、低電源電位部２２と中間ノード７１との間に配置された下アーム６６に流れる相電流Ｉ２を検出する検出回路７２とを備えている。検出回路５２は、下アーム４６に流れる相電流Ｉ１の電流値に応じたフィードバック信号Ｓ２１を出力し、検出回路７２は、下アーム６６に流れる相電流Ｉ２の電流値に応じたフィードバック信号Ｓ４１を出力する。図面には、検出回路５２，７２の一例が示されている。

検出回路５２は、例えば、シャント抵抗５３と、差動アンプ５４と、ＡＤ変換器５５とを有している。シャント抵抗５３は、下アーム４６と低電源電位部２２との間に直列に挿入され、相電流Ｉ１の電流値に応じた検出電圧を発生させる。差動アンプ５４は、シャント抵抗５３で発生した検出電圧を差動増幅したアナログ電圧Ｓ２２を出力する。ＡＤ変換器５５は、アナログ電圧Ｓ２２をＡＤ変換し、デジタルのフィードバック信号Ｓ２１を出力する。

検出回路７２は、例えば、シャント抵抗７３、差動アンプ７４と、ＡＤ変換器７５とを有している。シャント抵抗７３は、下アーム６６と低電源電位部２２との間に直列に挿入され、相電流Ｉ２の電流値に応じた検出電圧を発生させる。差動アンプ７４は、シャント抵抗７３で発生した検出電圧を差動増幅したアナログ電圧Ｓ４２を出力する。ＡＤ変換器７５は、アナログ電圧Ｓ４２をＡＤ変換し、デジタルのフィードバック信号Ｓ４１を出力する。

制御回路３２は、駆動制御部３３と、割り込み部３４と、故障判定部３７とを備えている。制御回路３２の具体例として、ＣＰＵを搭載するマイクロコンピュータが挙げられる。なお、ＡＤ変換器５５，７５は、マイクロコンピュータに内蔵された回路でも、マイクロコンピュータに外付けされた回路でもよい。

駆動制御部３３は、各スイッチング回路の下アームに流れる相電流のフィードバック信号と、相電流の目標値とに基づいて、各アームをＰＷＭ駆動させるためのＰＷＭ信号（パルス幅変調信号）を出力するフィードバック制御を行う。駆動制御部３３は、ＰＷＭ信号Ｓ１１，Ｓ１２，Ｓ３１，Ｓ３２を出力する。ＰＷＭ信号Ｓ１１は、スイッチング回路４０の上アーム４１をオンオフさせるための信号である。ＰＷＭ信号Ｓ１２は、スイッチング回路４０の下アーム４６をオンオフさせるための信号である。ＰＷＭ信号Ｓ３１は、スイッチング回路６０の上アーム６１をオンオフさせるための信号である。ＰＷＭ信号Ｓ３２は、スイッチング回路６０の下アーム６６をオンオフさせるための信号である。

割り込み部３４は、アームのＰＷＭ駆動中にそのアーム内の一部のトランジスタのＰＷＭ駆動を一時的に禁止する割り込みをインバータ駆動回路３１に与えることで、そのアーム内の残りのトランジスタのみをＰＷＭ駆動させる割り込み制御を行う。割り込み部３４は、この割り込み制御を論理積ゲート３６を用いてトランジスタ毎に行う割り込み制御部３５を有している。

故障判定部３７は、駆動制御部３３から出力される各ＰＷＭ信号の状態で決まる各相の相電流の期待値と、フィードバック信号Ｓ２１，Ｓ４１等により得られる各相の相電流の検出値とを比較して、各トランジスタのオープン故障を判定する制御を行う。故障判定部３７は、いずれかのトランジスタがオープン故障していると判定した場合、例えば、オープン故障と判定されたトランジスタの異常情報（例えば、オープン故障の発生をユーザに知らせるためのダイアグ情報や警告情報など）を出力する。

図２は、インバータ回路２０の故障検出方法の一例を示すフローチャートである。図２に示される故障検出方法は、制御回路３２（駆動制御部３３、割り込み部３４及び故障判定部３７）によって、インバータ回路２０内のトランジスタ一つずつについて実行される。以下、図１を参照して図２を説明する。

上アームと下アームの少なくともいずれか一方のアームが駆動制御部３３によってＰＷＭ駆動されているときに（ステップＳ１０）、割り込み部３４は、その一方のアームにおける一部のトランジスタのＰＷＭ駆動を一時的に停止する（ステップＳ２０）。つまり、割り込み部３４は、ステップＳ２０において、その一方のアームに設けられた複数のトランジスタのうち、ＰＷＭ駆動が一時的に停止された一部のトランジスタに並列に接続された別のトランジスタについては、ＰＷＭ駆動を一時的に停止せずに継続させる。

仮に、ＰＷＭ駆動が一時的に停止された一部のトランジスタを「トランジスタＡ」とし、ＰＷＭ駆動が一時的に停止された一部のトランジスタに並列に接続された別のトランジスタを「トランジスタＢ」とする。また、トランジスタＡを有する一方のアームと同相のスイッチング回路に設けられた他方のアーム（言い換えれば、一方のアームに対向するアーム）を「アームＣ」とする。また、トランジスタＡのＰＷＭ駆動が一時的に停止している期間を「期間Ｘ」とする。

図１において、例えば、トランジスタＡがトランジスタ４２であれば、トランジスタＢはトランジスタ４３に相当し、アームＣは下アーム４６に相当する。例えば、トランジスタＡがトランジスタ６８であれば、トランジスタＢはトランジスタ６７に相当し、アームＣは上アーム６１に相当する。

トランジスタＢがオープン故障していない正常な状態であれば、トランジスタＢをＰＷＭ駆動させる制御信号がトランジスタＢの制御電極に期間Ｘに入力されると、トランジスタＢは期間Ｘでオンする。したがって、期間ＸではトランジスタＡはオフしたままトランジスタＢはオンするため、期間Ｘで還流する相電流は、トランジスタＢには流れるが、トランジスタＡ及びアームＣには流れない。

しかしながら、トランジスタＢがオープン故障している異常な状態であれば、トランジスタＢをＰＷＭ駆動させる制御信号がトランジスタＢの制御電極に期間Ｘに入力されても、トランジスタＢはオンしない。したがって、期間ＸではトランジスタＡとトランジスタＢが両方ともオンしないため（オフしているため）、期間Ｘで還流する相電流は、トランジスタＡ，Ｂには流れずに、アームＣに流れる。

したがって、ステップＳ３０で、故障判定部３７は、期間Ｘで還流する相電流が一方のアームに対向する他方のアーム（すなわち、アームＣ）に流れるか否かを検出する。故障判定部３７は、期間Ｘで還流する相電流がアームＣに流れることが検出されたとき、一方のアーム内の複数のトランジスタのうちトランジスタＡとは別のトランジスタ（すなわち、トランジスタＢ）がオープン故障していると判定する（ステップＳ５０）。一方、故障判定部３７は、期間Ｘで還流する相電流がアームＣに流れないことが検出されたとき、トランジスタＢがオープン故障していないと判定する（ステップＳ４０）。

したがって、図２に示される故障検出方法は、例えば温度検出センサ等の特別な素子を追加することなく制御回路３２により実行されるプログラムによって実現できるため、並列に接続された各トランジスタのオープン故障を検出する構成を簡易化できる。

図３は、スイッチング回路４０の上アーム４１に配置されたトランジスタ４３のオープン故障を検出するときの、インバータ回路２０の故障検出方法の一例を説明するための図である。図４は、トランジスタ４３がオープン故障していないときの各波形の一例を示すタイミングチャートである。図５は、トランジスタ４３がオープン故障しているときの各波形の一例を示すタイミングチャートである。以下、図４，５を参照して、図３について説明する。

図４，５において、指令信号Ｓ１４がハイレベル（Ｈ）であるとき、トランジスタ４３をオンさせるためのハイレベルの制御信号が、トランジスタ４３の制御電極に入力される。指令信号Ｓ１４がローレベル（Ｌ）であるとき、トランジスタ４３をオフさせるためのローレベルの制御信号が、トランジスタ４３の制御電極に入力される。同様に、指令信号Ｓ１３がハイレベル（Ｈ）であるとき、トランジスタ４２をオンさせるためのハイレベルの制御信号が、トランジスタ４２の制御電極に入力される。指令信号Ｓ１３がローレベル（Ｌ）であるとき、トランジスタ４２をオフさせるためのローレベルの制御信号が、トランジスタ４２の制御電極に入力される。

図４，５において、相電流Ｉ２は、スイッチング回路６０の下アーム６６に還流する電流である。正（＋）の相電流Ｉ２は、中間ノード７１から下アーム６６及び検出回路７２を経由して低電源電位部２２に流れる方向に還流していることを表す。相電流Ｉ２が零（０）のとき、相電流Ｉ２が下アーム６６に流れていないことを表す。

図４，５において、相電流Ｉ１は、スイッチング回路４０の下アーム４６に還流する電流である。負（−）の相電流Ｉ１は、低電源電位部２２から検出回路５２及び下アーム４６を経由して中間ノード５１に流れる方向に還流していることを表す。相電流Ｉ１が零（０）のとき、相電流Ｉ１が下アーム４６に流れていないことを表す。

図３において、上アーム４１のＰＷＭ駆動中、トランジスタ４２とトランジスタ４３は同じタイミングでオンオフしている。割り込み制御部３５は、上アーム４１のＰＷＭ駆動中に、割り込み信号Ｓ１８をハイレベルに固定した状態でローレベルの割り込み信号Ｓ１７を、ＰＷＭ信号Ｓ１１が入力される論理積ゲート３６に一時的に入力する。

これにより、指令信号Ｓ１４のレベルは、ＰＷＭ信号Ｓ１１と同じタイミングでハイレベルとローレベルが繰り返される一方で、指令信号Ｓ１３のレベルは、ローレベルに一時的に固定される（図４，５の期間ｔ３−ｔ４を参照）。期間ｔ３−ｔ４が、上述の期間Ｘの一例である。

トランジスタ４３がオープン故障していない正常な状態であれば、トランジスタ４２がローレベルの指令信号Ｓ１３により一時的にオフしている期間ｔ３−ｔ４に、トランジスタ４３がハイレベルの指令信号Ｓ１４によりオンする。そのため、期間ｔ３−ｔ４ではトランジスタ４２はオフしたままトランジスタ４３はオンする。したがって、期間ｔ３−ｔ４で還流する相電流は、高電源電位部２１からトランジスタ４３を経由して中間ノード５１に至る経路８１（図３参照）で流れた後、モータ１２及びオン状態のトランジスタ６７，６８を経由して低電源電位部２２に流れる。しかし、期間ｔ３−ｔ４で還流する相電流は、トランジスタ４２及び下アーム４６には流れない。よって、相電流Ｉ２は期間ｔ３−ｔ４で検出回路７２によって検出されるが、相電流Ｉ１は期間ｔ３−ｔ４で検出回路５２によって検出されない（図４参照）。

一方、トランジスタ４３がオープン故障している異常な状態であれば、トランジスタ４２がローレベルの指令信号Ｓ１３により一時的にオフしている期間ｔ３−ｔ４に、指令信号Ｓ１４がローレベルからハイレベルに遷移しても、トランジスタ４３はオンしない。そのため、期間ｔ３−ｔ４ではトランジスタ４２もトランジスタ４３もオフしている。したがって、期間ｔ３−ｔ４で還流する相電流は、低電源電位部２２からダイオード４９，５０を経由して中間ノード５１に至る経路８２（図３参照）で流れた後、モータ１２及びオン状態のトランジスタ６７，６８を経由して低電源電位部２２に流れる。期間ｔ３−ｔ４で還流する相電流は、トランジスタ４２，４３には流れない。よって、相電流Ｉ２は期間ｔ３−ｔ４で検出回路７２によって検出されるとともに、相電流Ｉ１も期間ｔ３−ｔ４で検出回路５２によって検出される（図５参照）。

したがって、故障判定部３７は、期間ｔ３−ｔ４で還流する相電流が下アーム４６に流れることが検出回路５２によって検出されたとき、トランジスタ４３がオープン故障していると判定する。一方、故障判定部３７は、期間ｔ３−ｔ４で還流する相電流が下アーム４６に流れることが検出回路５２によって検出されないとき、トランジスタ４３がオープン故障していないと判定する。

図６は、スイッチング回路６０の下アーム６６に配置されたトランジスタ６８のオープン故障を検出するときの、インバータ回路２０の故障検出方法の一例を説明するための図である。図７は、トランジスタ６８がオープン故障していないときの各波形の一例を示すタイミングチャートである。図８は、トランジスタ６８がオープン故障しているときの各波形の一例を示すタイミングチャートである。以下、図７，８を参照して、図６について説明する。

図７，８において、指令信号Ｓ３６がハイレベル（Ｈ）であるとき、トランジスタ６８をオンさせるためのハイレベルの制御信号が、トランジスタ６８の制御電極に入力される。指令信号Ｓ３６がローレベル（Ｌ）であるとき、トランジスタ６８をオフさせるためのローレベルの制御信号が、トランジスタ６８の制御電極に入力される。同様に、指令信号Ｓ３５がハイレベル（Ｈ）であるとき、トランジスタ６７をオンさせるためのハイレベルの制御信号が、トランジスタ６７の制御電極に入力される。指令信号Ｓ３５がローレベル（Ｌ）であるとき、トランジスタ６７をオフさせるためのローレベルの制御信号が、トランジスタ６７の制御電極に入力される。

図７，８において、相電流Ｉ２は、スイッチング回路６０の下アーム６６に還流する電流である。正（＋）の相電流Ｉ２は、中間ノード７１から下アーム６６及び検出回路７２を経由して低電源電位部２２に流れる方向に還流していることを表す。相電流Ｉ２が零（０）のとき、相電流Ｉ２が下アーム６６に流れていないことを表す。

図７，８において、相電流Ｉ１は、スイッチング回路４０の下アーム４６に還流する電流である。負（−）の相電流Ｉ１は、低電源電位部２２から検出回路５２及び下アーム４６を経由して中間ノード５１に流れる方向に還流していることを表す。相電流Ｉ１が零（０）のとき、相電流Ｉ１が下アーム４６に流れていないことを表す。

図６において、下アーム６６のＰＷＭ駆動中、トランジスタ６７とトランジスタ６８は同じタイミングでオンオフしている。割り込み制御部３５は、下アーム６６のＰＷＭ駆動中に、割り込み信号Ｓ４０をハイレベルに固定した状態でローレベルの割り込み信号Ｓ３９を、ＰＷＭ信号Ｓ３２が入力される論理積ゲート３６に一時的に入力する。

これにより、指令信号Ｓ３６のレベルは、ＰＷＭ信号Ｓ３２と同じタイミングでハイレベルとローレベルが繰り返される一方で、指令信号Ｓ３５のレベルは、ローレベルに一時的に固定される（図７，８の期間ｔ３−ｔ４を参照）。期間ｔ３−ｔ４が、上述の期間Ｘの一例である。

トランジスタ６８がオープン故障していない正常な状態であれば、トランジスタ６７がローレベルの指令信号Ｓ３５により一時的にオフしている期間ｔ３−ｔ４に、トランジスタ６８がハイレベルの指令信号Ｓ３６によりオンする。そのため、期間ｔ３−ｔ４ではトランジスタ６７はオフしたままトランジスタ６８はオンする。したがって、期間ｔ３−ｔ４で還流する相電流は、高電源電位部２１からオン状態のトランジスタ４２，４３及び中間ノード５１を経由してからモータ１２に流れた後、中間ノード７１からトランジスタ６８を経由して低電源電位部２２に至る経路８３（図６参照）で流れる。しかし、期間ｔ３−ｔ４で還流する相電流は、トランジスタ６７及び上アーム６１には流れない。よって、相電流Ｉ２は期間ｔ３−ｔ４で検出回路７２によって検出されるが、相電流Ｉ１は期間ｔ３−ｔ４で検出回路５２によって検出されない（図７参照）。

一方、トランジスタ６８がオープン故障している異常な状態であれば、トランジスタ６７がローレベルの指令信号Ｓ３５により一時的にオフしている期間ｔ３−ｔ４に、指令信号Ｓ３６がローレベルからハイレベルに遷移しても、トランジスタ６８はオンしない。そのため、期間ｔ３−ｔ４ではトランジスタ６７もトランジスタ６８もオフしている。したがって、期間ｔ３−ｔ４で還流する相電流は、高電源電位部２１からオン状態のトランジスタ４２，４３及び中間ノード５１を経由してからモータ１２に流れた後、中間ノード７１からダイオード６４，６５を経由して高電源電位部２１に至る経路８４（図６参照）で流れる。期間ｔ３−ｔ４で還流する相電流は、トランジスタ６７，６８には流れない。よって、相電流Ｉ２は期間ｔ３−ｔ４で検出回路７２によって検出されないとともに、相電流Ｉ１も期間ｔ３−ｔ４で検出回路５２によって検出されない（図８参照）。

したがって、故障判定部３７は、期間ｔ３−ｔ４で還流する相電流が下アーム６６に流れることが検出回路７２によって検出されないとき（あるいは、期間ｔ３−ｔ４で還流する相電流が下アーム６６に流れないことが検出回路７２によって検出されたとき）、トランジスタ６８がオープン故障していると判定する。つまり、故障判定部３７は、期間ｔ３−ｔ４で還流する相電流が下アーム６６に流れることが検出回路７２によって検出されないとき（あるいは、期間ｔ３−ｔ４で還流する相電流が下アーム６６に流れないことが検出回路７２によって検出されたとき）、期間ｔ３−ｔ４で還流する相電流が上アーム６１に流れていると推定して、トランジスタ６８がオープン故障していると判定する。一方、故障判定部３７は、期間ｔ３−ｔ４で還流する相電流が下アーム６６に流れることが検出回路７２によって検出されたとき、トランジスタ６８がオープン故障していないと判定する。

オープン故障の検出対象が図３，６の場合と異なるトランジスタであっても、図３，６の場合と同様に考えることができる。制御回路３２は、インバータ検出回路２０内の各トランジスタについて、上述の故障検出方法を繰り返して実行すればよい。

以上、インバータ回路の故障検出方法、駆動装置及びモータ駆動システムを実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

例えば、スイッチング素子は、ＭＯＳトランジスタやＩＧＢＴに限られず、バイポーラトランジスタでもよい。

また、例えば、並列に接続されたスイッチング素子の数は、２つに限らず、３つ以上であってもよい。例えばトランジスタが３つ並列に接続されたアームの場合、制御回路３２は、１つのトランジスタＡの駆動が停止している期間Ｘで還流する電流がアームＣに流れることが検出されたとき、１つのトランジスタＡに接続された残りの２つのトランジスタＢがオープン故障していると判定する。また例えばトランジスタが３つ並列に接続されたアームの場合、制御回路３２は、２つのトランジスタＡの駆動が停止している期間Ｘで還流する電流がアームＣに流れることが検出されたとき、２つのトランジスタＡに接続された残りの１つのトランジスタＢがオープン故障していると判定する。

また、下アームに流れる電流を検出する検出回路は、シャント抵抗を用いて電流を検出する構成に限られない。例えば、下アームに流れる電流を検出する検出回路は、下アームのトランジスタに並列に接続されたセンストランジスタと、下アームのダイオードに並列に接続されたセンスダイオードとを用いて、電流を検出する構成であってもよい。

１ モータ駆動システム
１１ 駆動装置
１２ モータ
２０ インバータ回路
２１ 高電源電位部
２２ 低電源電位部
３０ 制御部
３１ インバータ駆動回路
３２ 制御回路
３３ 駆動制御部
３４ 割り込み部
３５ 割り込み制御部
３６ 論理積ゲート
３７ 故障判定部
４０，６０ スイッチング回路
４１，６１ 上アーム
４２，４３，４７，４８，６２，６３，６７，６８ トランジスタ
４４，４５，４９，５０，６４，６５，６９，７０ ダイオード
４６，６６ 下アーム
５１，７１ 中間ノード
５２，７２ 検出回路
５３，７３ シャント抵抗
５４，７４ 差動アンプ
５５，７５ ＡＤ変換器
８１，８２，８３，８４ 経路

Claims (5)

1. 並列に接続された複数のスイッチング素子が上アームと下アームのそれぞれに設けられ、前記上アームと前記下アームとが直列に接続されて設けられたスイッチング回路を複数相有するインバータ回路の故障検出方法であって、
   前記上アームと前記下アームのいずれか一方のアームの駆動中に、前記一方のアームに設けられた前記複数のスイッチング素子のうち一部のスイッチング素子の駆動を停止し、
   前記一部のスイッチング素子の駆動が停止している期間で還流する電流が、前記一方のアームと同相のスイッチング回路に設けられた他方のアームに流れることが検出されたとき、前記一方のアームに設けられた前記複数のスイッチング素子のうち前記一部のスイッチング素子とは別のスイッチング素子がオープン故障していると判定する、インバータ回路の故障検出方法。
2. 前記上アームに設けられた前記一部のスイッチング素子の駆動が停止している期間で還流する電流が、前記下アームに流れることが検出されたとき、前記上アームに設けられた前記別のスイッチング素子がオープン故障していると判定し、
   前記下アームに設けられた前記一部のスイッチング素子の駆動が停止している期間で還流する電流が、前記下アームに流れないことが検出されたとき、前記下アームに設けられた前記別のスイッチング素子がオープン故障していると判定する、請求項１に記載のインバータ回路の故障検出方法。
3. 並列に接続された複数のスイッチング素子が上アームと下アームのそれぞれに設けられ、前記上アームと前記下アームとが直列に接続されて設けられたスイッチング回路を複数相有するインバータ回路と、
   前記上アームと前記下アームのいずれか一方のアームの駆動中に、前記一方のアームに設けられた前記複数のスイッチング素子のうち一部のスイッチング素子の駆動を停止する制御部とを備え、
   前記制御部は、前記一部のスイッチング素子の駆動が停止している期間で還流する電流が、前記一方のアームと同相のスイッチング回路に設けられた他方のアームに流れることが検出されたとき、前記一方のアームに設けられた前記複数のスイッチング素子のうち前記一部のスイッチング素子とは別のスイッチング素子がオープン故障していると判定する、駆動装置。
4. 前記下アームに流れる電流を検出する検出回路を備え、
   前記制御部は、
   前記上アームに設けられた前記一部のスイッチング素子の駆動が停止している期間で還流する電流が、前記下アームに流れることが前記検出回路によって検出されたとき、前記上アームに設けられた前記別のスイッチング素子がオープン故障していると判定し、
   前記下アームに設けられた前記一部のスイッチング素子の駆動が停止している期間で還流する電流が、前記下アームに流れることが前記検出回路によって検出されないとき、前記下アームに設けられた前記別のスイッチング素子がオープン故障していると判定する、請求項３に記載の駆動装置。
5. 請求項３又は４に記載の駆動装置と、該駆動装置によって駆動されるモータとを備える、モータ駆動システム。

Images