JP6514946B2 - 電流ドライバ回路 - Google Patents
電流ドライバ回路 Download PDFInfo
- Publication number
- JP6514946B2 JP6514946B2 JP2015083453A JP2015083453A JP6514946B2 JP 6514946 B2 JP6514946 B2 JP 6514946B2 JP 2015083453 A JP2015083453 A JP 2015083453A JP 2015083453 A JP2015083453 A JP 2015083453A JP 6514946 B2 JP6514946 B2 JP 6514946B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- driver circuit
- potential
- current driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Led Devices (AREA)
Description
また別の電流ドライバ回路として、図8に示す回路が知られている。この電流ドライバ回路は、トランジスタがカレントミラー回路を形成しており、直流電流源から流れる電流を所望の値に変換してLEDに印加することができる。
図9に示す電流ドライバ回路は、図8に示す電流ドライバ回路のトランジスタを高耐圧トランジスタで置き換えたものである。この構成によれば、LED等の外部負荷の駆動電圧が高い場合でも、電流ドライバ回路の内部のトランジスタにかかる電圧をある程度の大きさまで許容することができる。
本発明は、上記問題点に着目してなされたものであり、高電源電圧が印加された場合でも、内部回路の耐圧を確保し、且つ低面積な電流ドライバ回路を提供することを目的としている。
以下、図面を参照して、本発明の一実施形態について説明する。
まず、本発明の第1実施形態を説明する。
図1は、本発明の第1実施形態における電流ドライバ回路1の一例を示す回路図であって、電流ドライバ回路1により外付けLED回路10に駆動電流を供給する。
電流ドライバ回路1は、図1に示すように、Nチャネル型の高耐圧トランジスタM1と、直列に接続された定電流源からなる電流ソースC1及びNチャネル型のMOSトランジスタM2と、このMOSトランジスタM2にカレントミラー接続される、Nチャネル型のMOSトランジスタM3〜M6と、を備える。ここで、高耐圧トランジスタM1が第3のトランジスタに対応し、MOSトランジスタM2が第1のトランジスタに対応し、MOSトランジスタM3〜M6が第2のトランジスタに対応している。
ここで高耐圧トランジスタの一例として、必要な耐性に応じてトランジスタのサイズを大きくすることで、トランジスタの端子間に印加される電圧が高くても破壊に至らないように耐圧を確保するようにしたトランジスタを用いることができる。
電流ソースC1は、制御装置20からの制御信号Scによりオンオフ制御される。
そして、電流ドライバ回路1の外部出力端子T1と外付けLED回路10の接続端子t10とを接続することによって、電流ドライバ回路1から外付けLED回路10に駆動電流が供給される。
LED10aに電流を流さない時には、制御装置20はパワーダウン信号を電流ソースC1に出力すると共に、高耐圧トランジスタM1のゲートに、制御信号Scとしてグラウンド電位の信号を出力する。
パワーダウン信号が入力された電流ソースC1は、電流供給を停止する。また、グラウンド電位の制御信号Scが入力された高耐圧トランジスタM1は、ゲート電位がグラウンド電位に制御されオフ状態となるため、外付けLED回路10への駆動電流の供給は停止される。
パワーアップ信号が入力された電流ソースC1は、電流供給を開始する。
電流ソースC1から電流供給が行われることから、MOSトランジスタM2のドレイン電位及びゲート電位が上昇するが、電流ソースC1の電流を流せるだけのゲート電位になった時点で上昇は止まる。
まず、電流ソースC1が大きさIの電流を流す場合、MOSトランジスタM2のサイズとMOSトランジスタM3〜M6のサイズとが等しいときには、電流ソースC1に流れる電流Iの4倍の電流4Iが外付けLED回路10に流れることになる。このとき高耐圧トランジスタM1のゲート電位を制御し、オン抵抗を所望の値に制御することで、高耐圧トランジスタM1において所望の電圧降下を引き起こすことができる。これによってMOSトランジスタM3〜M6のドレイン電位はある値以下に抑えられ、MOSトランジスタM3〜M6に耐圧以上の電圧がかかることを防ぐことができる。
つまり、制御装置20は、図示しない電流センサのセンサ出力に基づき外部出力端子T1を流れる駆動電流を監視し、この駆動電流に基づき、高耐圧トランジスタM1のソース電位が、MOSトランジスタM3〜M6の耐圧に応じて予め設定したしきい値以下となるように、高耐圧トランジスタM1のゲート電位を制御する制御信号Scを生成する。
このように本発明の第1実施形態では、高電源電圧を用いて複数個縦続接続されたLED10aを制御するような場合においても、外部出力端子T1に流れる駆動電流に応じて高耐圧トランジスタM1のゲート電位を制御することにより、MOSトランジスタM2〜M6に高耐圧トランジスタを採用する必要がなくなる。
なお、第1実施形態では、電流ソースC1の4倍の電流を駆動電流として供給する場合について説明したが、MOSトランジスタのサイズや数を変更することで、外付けLED回路10に供給する電流量を自由に設定することが可能である。
図2は、図1に示す電流ドライバ回路1において、Nチャネル型MOSトランジスタをPチャネル型MOSトランジスタに置き換えたものである。
すなわち、図2に示す第1変形例における電流ドライバ回路1aは、Pチャネル型の高耐圧トランジスタM1aと、直列に接続されたPチャネル型のMOSトランジスタM2a及び定電流源からなる電流ソースC1と、MOSトランジスタM2aにカレントミラー接続されたPチャネル型のMOSトランジスタM3a〜M6aと、を備える。
MOSトランジスタM2aのドレイン及びゲートは共通ノードとなっており、電流ソースC1を介してグラウンドに接続されると共に、MOSトランジスタM3a〜M6aのゲートに接続される。MOSトランジスタM2aのソース及び、MOSトランジスタM3a〜M6aのソースは高電位側電源に接続される。
そして、電流ドライバ回路1aの外部出力端子T1と外付けLED回路10の接続端子t10とを接続することによって、電流ドライバ回路1aから外付けLED回路10に駆動電流が供給される。
なお、この第1変形例においても、MOSトランジスタのサイズや数を変更することで、外付けLED回路10に供給する電流量を自由に設定することが可能である。
図3は、図1に示す電流ドライバ回路1において、Nチャネル型MOSトランジスタを、npn型のバイポーラトランジスタに置き換えたものである。
バイポーラトランジスタM1bは、npn型の高耐圧のバイポーラトランジスタ(以下、高耐圧トランジスタM1bともいう。)である。
なお、この第2変形例においても、バイポーラトランジスタのサイズや数を変更することで、供給する電流量を自由に設定することが可能である。
次に、本発明の第2実施形態を説明する。
図4は、本発明の第2実施形態に係る電流ドライバ回路2の一例を示す回路図であって、電流ドライバ回路2により外付けLED回路10に駆動電流を供給する。
第2実施形態における電流ドライバ回路2は、図1に示す第1実施形態における電流ドライバ回路1において、さらに演算増幅器OP1を備えたものである。なお、図1に示す電流ドライバ回路1と同一部には同一符号を付与し、その詳細な説明は省略する。
図4に示すように、演算増幅器OP1の非反転入力端子Vaには、MOSトランジスタM2のドレイン電位が入力される。演算増幅器OP1の反転入力端子Vbには、高耐圧トランジスタM1のソース電位、すなわちMOSトランジスタM3〜M6のドレイン電位が入力される。演算増幅器OP1の出力端は、高耐圧トランジスタM1のゲートに接続される。
そして、演算増幅器OP1は、制御装置20によって作動制御される。
LED10aに電流を流さない時には、制御装置20は、制御信号Scとしてパワーダウン信号を電流ソースC1及び演算増幅器OP1に出力する。
電流ソースC1はパワーダウン信号を入力すると、電流供給を停止する。また、演算増幅器OP1は、パワーダウン信号を入力すると、出力電位がグラウンド電位まで低下する。これにより高耐圧トランジスタM1がオフ状態となり、外付けLED回路10への電流供給が停止される。
LED10aに電流を流す時には、制御装置20は、制御信号Scとしてパワーアップ信号を電流ソースC1及び演算増幅器OP1に出力する。
まず、電流ソースC1がある大きさIの電流を流す場合、MOSトランジスタM2のサイズとMOSトランジスタM3〜M6のサイズとが等しいときには、電流ソースC1の供給電流Iの4倍の電流4Iが外付けLED回路10に流れることになる。このとき高耐圧トランジスタM1のゲート電位を制御し、高耐圧トランジスタM1のオン抵抗を、MOSトランジスタM3〜M6の耐圧に応じて、高耐圧トランジスタM1のソース電位が予め設定したしきい値となるように制御することで、高耐圧トランジスタM1において所望の電圧降下を引き起こし、MOSトランジスタM2のドレイン電位とMOSトランジスタM3〜M6のドレイン電位と一定に保つことができる。これによって、MOSトランジスタM3〜M6に耐圧以上の電圧がかかることを防ぐことができる。
なお、図4に示す電流ドライバ回路2では、電流ソースC1の4倍の電流を、外付けLED回路10に供給する場合について説明したが、MOSトランジスタのサイズや数を変更することで、外付けLED回路10に供給する電流を自由に設定することが可能である。
次に、本発明の第3実施形態を説明する。
図5は、本発明の第3実施形態に係る電流ドライバ回路3の一例を示す回路図であって、電流ドライバ回路3により外付けLED回路10に駆動電流を供給する。
第3実施形態における電流ドライバ回路3は、図4に示す第2実施形態における電流ドライバ回路2において、さらにスイッチング素子SW1を備えたものである。なお、図4に示す電流ドライバ回路2と同一部には同一符号を付与し、その詳細な説明は省略する。
図5に示すように、スイッチング素子SW1は、一端が、MOSトランジスタM3〜M6のドレイン、高耐圧トランジスタM1のソース及び、演算増幅器OP1の反転入力端子に接続され、他端がグラウンドに接続される。
そして、スイッチング素子SW1は、制御装置20によって制御される。
LED10aに電流を流さない時には、制御装置20は、制御信号Scとして、パワーダウン信号を、電流ソースC1及び演算増幅器OP1に出力すると共に、LEDオフ信号をスイッチング素子SW1に出力する。
電流ソースC1は、パワーダウン信号が入力されると、電流供給を停止する。演算増幅器OP1は、パワーダウン信号が入力されると、出力電位がグラウンド電位まで低下する。このため、高耐圧トランジスタM1がオフ状態となり、外付けLED回路10への電流供給が停止される。
LED10aに電流を流す時には、制御装置20は、まず、LEDオン信号をスイッチング素子SW1に出力する。スイッチング素子SW1は、LEDオン信号を入力すると、遮断状態となる。そして、制御装置20が、パワーアップ信号を電流ソースC1及び演算増幅器OP1に出力する。
これにより、電流ソースC1及び演算増幅器OP1が起動され、以後、上記第2実施形態と同様の動作を行う。
なお、第3実施形態においては、第2実施形態における電流ドライバ回路2において、スイッチング素子SW1をさらに設けた場合について説明したが、図1〜図3に示す第1実施形態における電流ドライバ回路1、1a、1bに設けた場合であっても、同等の作用効果を得ることができる。
次に、本発明の第4実施形態を説明する。
図6は、本発明の第4実施形態に係る電流ドライバ回路4の一例を示す回路図であって、電流ドライバ回路4により外付けLED回路10に駆動電流を供給する。
第4実施形態における電流ドライバ回路4は、図5に示す第3実施形態における電流ドライバ回路3において、スイッチング素子SW1に替えて、第4のトランジスタとして、ダイオード接続されたトランジスタMD1を設けたものである。なお、図5に示す電流ドライバ回路3と同一部には同一符号を付与し、その詳細な説明は省略する。
トランジスタMD1は、Nチャネル型MOSトランジスタで構成される。トランジスタMD1のドレイン及びゲートは共通ノードとなっており、高耐圧トランジスタM1のソース、演算増幅器OP1の反転入力端子Vb、及びMOSトランジスタM3〜M6のドレインに接続され、ソースはグラウンドに接続される。
LED10aに電流を流さない時には、制御装置20は、制御信号Scとして、パワーダウン信号を電流ソースC1及び演算増幅器OP1に出力する。
電流ソースC1は、パワーダウン信号を入力したことから電流供給を停止し、演算増幅器OP1は、出力電位がグラウンド電位まで低下する。そのため、高耐圧トランジスタM1がオフ状態となり、外付けLED回路10への電流供給が停止する。
LED10aに電流を流す時には、制御装置20は、制御信号Scとしてパワーアップ信号を電流ソースC1及び演算増幅器OP1に出力する。
これにより、電流ソースC1及び演算増幅器OP1が起動され、以後、上記第2実施形態と同様の動作を行う。また、このとき、MOSトランジスタM3〜M6と共に、ダイオード接続されたトランジスタMD1にもミラー電流が流れる。
また、第4実施形態では、第2実施形態における電流ドライバ回路2において、ダイオード接続されたトランジスタMD1や抵抗素子を追加した構成としているが、第1実施形態における電流ドライバ回路1、1a、1bに適用することも可能であって、この場合も同等の作用効果を得ることができる。
次に、本発明の第5実施形態を説明する。
図7は、本発明の第5実施形態に係る電流ドライバ回路5の一例を示す回路図であって、電流ドライバ回路5により外付けLED回路10に駆動電流を供給する。
第5実施形態における電流ドライバ回路5は、第2実施形態における電流ドライバ回路2において、バイアストランジスタM7が追加されたものである。なお、図4に示す第2実施形態における電流ドライバ回路2と同一部には同一符号を付与し、その詳細な説明は省略する。
そして、バイアストランジスタM7のドレインとMOSトランジスタM2のゲートとが共通ノードとなり、MOSトランジスタM2にカレントミラー接続されるMOSトランジスタM3〜M6のゲートに接続される。
バイアストランジスタM7のソースつまりMOSトランジスタM2のドレインは演算増幅器OP1の非反転入力端子Vaに接続され、バイアストランジスタM7のゲートにはバイアス電圧Vbiasが入力される。
演算増幅器OP1の出力端は高耐圧トランジスタM1のゲートに接続される。高耐圧トランジスタM1のドレインは、電流ドライバ回路5の外部出力端子T1に接続される。
電流ソースC1及び演算増幅器OP1は、制御装置20によって作動制御される。
一方、外付けLED回路10は、LED10aを含んで構成され、LED10aのアノードは高電位側電源に接続され、カソードは、接続端子t10に接続される。そして、電流ドライバ回路5の外部出力端子T1と外付けLED回路10の接続端子t10とが接続されることにより、電流ドライバ回路5から外付けLED回路10に駆動電流が供給される。
LED10aに電流を流さない時の動作は、図2に示す第2実施形態における電流ドライバ回路2の動作と同様であって、制御装置20は、制御信号Scとしてパワーダウン信号を電流ソースC1及び演算増幅器OP1に出力する。
パワーダウン信号を入力すると、電流ソースC1は電流供給を停止し、演算増幅器OP1は、出力電位がグラウンド電位まで低下する。これにより高耐圧トランジスタM1がオフ状態となり、外付けLED回路10への電流供給が停止される。
その結果、演算増幅器OP1の非反転入力端子Va及び反転入力端子Vb間に電位差が生じ、演算増幅器OP1の出力レベルが上昇する。これにより、高耐圧トランジスタM1がオン状態となり、MOSトランジスタM3〜M6が電流を流すことが可能になる。
10 外付けLED回路
10a LED
20 制御装置
C1 電流ソース
M1 高耐圧トランジスタ
M2 MOSトランジスタ
M3〜M6 MOSトランジスタ
M7 バイアストランジスタ
MD1 トランジスタ
OP1 演算増幅器
SW1 スイッチング素子
T1 外部出力端子
t10 接続端子
Claims (5)
- 一端に定電流源が接続され、制御端にバイアス電圧が入力されるバイアストランジスタと、
一端が前記バイアストランジスタの他端と接続され、制御端に前記バイアストランジスタの前記定電流源と接続される一端が接続される第1のトランジスタと、
当該第1のトランジスタにカレントミラー接続された第2のトランジスタと、
外部出力端と前記第2のトランジスタとの間に接続される、前記第1及び第2のトランジスタよりも高耐圧の第3のトランジスタと、
前記バイアストランジスタの他端と、前記第2のトランジスタの前記第3のトランジスタと接続される一端とが各入力端に接続され、これら入力端への入力信号が一致するように出力を調整する演算増幅器と、を備え、
前記演算増幅器の出力端は前記第3のトランジスタの制御端に接続される電流ドライバ回路。 - 前記第2のトランジスタは、前記第1のトランジスタにカレントミラー接続される複数のトランジスタを含むことを特徴とする請求項1に記載の電流ドライバ回路。
- 前記第2のトランジスタの両端間に接続されるスイッチング素子を備え、
前記スイッチング素子は、電流供給停止時に導通状態に制御される請求項1又は請求項2に記載の電流ドライバ回路。 - 前記第2のトランジスタの両端間に接続され、ダイオード接続された第4のトランジスタを備える請求項1又は請求項2に記載の電流ドライバ回路。
- 前記第2のトランジスタM3の両端間に接続される抵抗素子を備える請求項1又は請求項2に記載の電流ドライバ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015083453A JP6514946B2 (ja) | 2015-04-15 | 2015-04-15 | 電流ドライバ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015083453A JP6514946B2 (ja) | 2015-04-15 | 2015-04-15 | 電流ドライバ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016208082A JP2016208082A (ja) | 2016-12-08 |
JP6514946B2 true JP6514946B2 (ja) | 2019-05-15 |
Family
ID=57490509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015083453A Active JP6514946B2 (ja) | 2015-04-15 | 2015-04-15 | 電流ドライバ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6514946B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7111504B2 (ja) * | 2018-04-25 | 2022-08-02 | シャープ株式会社 | Ledモジュールおよびバックライト装置 |
JP6824230B2 (ja) * | 2018-08-08 | 2021-02-03 | 株式会社藤商事 | 遊技機 |
CN109496040A (zh) * | 2018-11-20 | 2019-03-19 | 广州市力驰微电子科技有限公司 | 大功率led线性恒流驱动控制芯片 |
CN113891524B (zh) * | 2020-07-03 | 2023-07-21 | 酷矽半导体科技(上海)有限公司 | 支持宽电压输入的驱动电路、驱动芯片及系统、方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3581472B2 (ja) * | 1996-01-26 | 2004-10-27 | 株式会社ルネサステクノロジ | パルス信号発生回路 |
JP3774678B2 (ja) * | 2002-05-10 | 2006-05-17 | アルプス電気株式会社 | シフトレジスタ装置および表示装置 |
JP2005191305A (ja) * | 2003-12-25 | 2005-07-14 | Casio Comput Co Ltd | 発光ダイオード装置 |
JP2005208241A (ja) * | 2004-01-21 | 2005-08-04 | Nec Electronics Corp | 発光素子駆動回路 |
JP2007071944A (ja) * | 2005-09-05 | 2007-03-22 | Toshiba Microelectronics Corp | 電流出力型集積回路及び諧調データ信号供給方法 |
JP2007280322A (ja) * | 2006-04-12 | 2007-10-25 | Sharp Corp | 定電流回路 |
JP2009289825A (ja) * | 2008-05-27 | 2009-12-10 | Toshiba Microelectronics Corp | Led駆動装置 |
JP2013081011A (ja) * | 2011-10-03 | 2013-05-02 | Denso Corp | モード選択回路 |
CN105375928B (zh) * | 2014-08-29 | 2020-09-01 | 意法半导体研发(深圳)有限公司 | 被配置用于产生可变输出电流的电流导引型数模转换器电路 |
-
2015
- 2015-04-15 JP JP2015083453A patent/JP6514946B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016208082A (ja) | 2016-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6514946B2 (ja) | 電流ドライバ回路 | |
JP2008015925A (ja) | 基準電圧発生回路 | |
JPWO2017164197A1 (ja) | レギュレータ回路 | |
KR102262374B1 (ko) | 전압 레귤레이터 | |
US9740222B2 (en) | Overcurrent protection circuit for controlling a gate of an output transistor based on an output current | |
JP4008459B2 (ja) | 制御信号供給回路及び信号出力回路 | |
CN108075750B (zh) | 电流钳位电路 | |
KR20180048326A (ko) | 볼티지 레귤레이터 | |
JP2010191619A (ja) | ボルテージレギュレータ | |
JP6498503B2 (ja) | 電流検出回路 | |
KR102230318B1 (ko) | 볼티지 레귤레이터 및 반도체 장치 | |
JP2017126259A (ja) | 電源装置 | |
JP5482961B2 (ja) | 半導体集積回路および半導体物理量センサ装置 | |
JP5806972B2 (ja) | 出力ドライバ回路 | |
US9798346B2 (en) | Voltage reference circuit with reduced current consumption | |
JP2006345230A (ja) | 最大電圧検出回路及び最小電圧検出回路 | |
JP2012209762A (ja) | レベル生成回路 | |
JP2016139247A (ja) | 定電流駆動回路 | |
JP2009093446A (ja) | 電圧制御回路 | |
JP6302639B2 (ja) | 電流監視回路 | |
KR20170038158A (ko) | 볼티지 레귤레이터 | |
JP5849585B2 (ja) | 過電流検出回路 | |
US10691151B2 (en) | Devices and methods for dynamic overvoltage protection in regulators | |
JP7240075B2 (ja) | 定電圧回路 | |
JP2010165071A (ja) | 定電圧電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190320 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6514946 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |