CN113891524B - 支持宽电压输入的驱动电路、驱动芯片及系统、方法 - Google Patents

Abstract

本发明涉及支持宽电压输入的驱动电路、驱动芯片及系统、方法。由脉动电压为串联连接的多个驱动电路供电。驱动电路包括电源输入端以及电势参考端。驱动电路用于驱动单路或多路发光二极管，每一路发光二极管路均和驱动电路的恒流单元串联连接在电源输入端与电势参考端之间。电压调节模块在电源输入端与电势参考端间。驱动电路的电源输入端与电势参考端之间存在着电压压降。脉动电压的电压从低向高增大的阶段每个驱动电路的电压调节模块控制自身的电压压降予以抬高。在脉动电压的电压从高向低减小的阶段每个驱动电路的电压调节模块退出对自身电压压降的抬高控制。

Description

支持宽电压输入的驱动电路、驱动芯片及系统、方法

技术领域

本发明主要涉及到照明显示领域，更确切的说，在含有固态发光二极管光源的照明显示场合中，提供支持宽电压输入的驱动电路、驱动芯片及系统、方法。

背景技术

针对交流市电这类电力能源的应用场景，绝大多数场合都是先行将交流市电整流成脉动直流电以及再利用滤波电容来对脉动直流电实施稳压，滤波电容输出的纹波较少的直流电压被提供给各类负载。通常配合直流到直流的转换器，可进一步将滤波电容之直流电压执行升压转换或降压转换而形成不同准位的电压给负载。这涉及到无源或者有源功率因数校正和涉及到如何改善总谐波失真以及涉及到开关电源的脉冲宽度调制。惯用电解电容的滤波电容体积大价格贵，转换器亦存在元件多效率低和调制复杂之特点。

在照明显示领域，单个驱动芯片能驱动的像素点个数有限，若试图在显示系统中集成超大规模的像素点则众多驱动芯片必须级联。像素点具有三基色发光二极管。脉冲调光技术是在确定时间段内改变发光二极管点亮或关断的时间宽度，同时要求导通点亮期间流经发光二极管的电流是恒流值，藉此实现亮度改变。根据格拉斯曼定律和国际发光照明委员会定义的标准色度图，需要将像素点的基准颜色分量分配在预定的强度范围，视觉系统能够感受的所有颜色均能依赖基准颜色的灰度变化而获得。对于照明显示领域，亟待设计出可兼顾脉动电压和稳定电压的供电方案来代替传统电力应用技术的繁琐环节。

发明内容

本申请涉及到一种支持宽电压输入的系统，包括：

串联连接的多个驱动电路，由直流电压为串联连接的多个所述驱动电路供电；

所述驱动电路包括电源输入端以及电势参考端，在串联连接的多个所述驱动电路中将后一个所述驱动电路的电源输入端耦合到相邻前一个所述驱动电路的电势参考端；

所述驱动电路用于驱动一路或多路发光二极管，每一路发光二极管路均和所述驱动电路的恒流单元串联在电源输入端与电势参考端之间；

所述驱动电路具有设置在电源输入端与电势参考端之间的电压调节模块；

每个所述驱动电路的电源输入端与电势参考端之间存在着电压压降；

在直流电压的电压值从低向高增大的阶段，每个所述驱动电路的所述电压调节模块控制自身的所述电压压降予以抬高；或者

在直流电压的电压值从高向低减小的阶段，每个所述驱动电路的所述电压调节模块退出对自身的所述电压压降的抬高控制。

上述的支持宽电压输入的系统，每个所述驱动电路包括：多个脉宽调制模块，每个脉宽调制模块根据与其配对的一路发光二极管所匹配的灰度数据来形成相应的一路脉宽调制信号，多路发光二极管对应着多路脉宽调制信号；以及

在每个所述驱动电路中：多路脉宽调制信号共有的每个循环周期被分割成多个时段，每路脉宽调制信号的有效逻辑值分布在相应的一个时段内；

任意一路发光二极管对应的一路脉宽调制信号出现有效逻辑值时，该任意一路发光二极管被点亮并流过恒流单元提供的恒定电流。

上述的支持宽电压输入的系统，每个驱动电路配备有红绿蓝三基色的发光二极管。

上述的支持宽电压输入的系统，驱动电路包括带有解码器的数据传输模块，用于从接收的通讯数据中译码出灰度数据以及用于转发通讯数据；

多个驱动电路以级联连接的方式接收通讯数据：每个驱动电路收到通讯数据后，提取属于本级的通讯数据和将接收到的余下其他通讯数据转发给与它级联连接的后一级。

上述的支持宽电压输入的系统，每个所述的驱动电路还配备有与多路发光二极管并联连接的一个负载；所述负载和所述恒流单元串联在电源输入端与电势参考端之间；

多路脉宽调制信号实施或非逻辑运算得到的结果视为一个控制信号，在控制信号出现有效逻辑值时，将恒流单元提供的恒定电流切换到流经该负载。

上述的支持宽电压输入的系统，所述电压调节模块包括：

设置在电源输入端与电势参考端之间的分压器，对所述电压压降采样并获得分压值；

在电源输入端与电势参考端之间串联的第一电阻、开关、稳压二极管；

输出端耦合到所述开关的控制端的比较器，该比较器将所述分压值与一个阈值电压进行比较并且在所述分压值超过所述阈值电压时，接通所述开关并使稳压二极管导通；

在所述分压值低于所述阈值电压时，关断所述开关。

上述的支持宽电压输入的系统，所述电压调节模块包括：

在电源输入端与电势参考端之间串联的第二电阻、齐纳二极管、结型场效应晶体管；

齐纳二极管与第二电阻串接在结型场效应晶体管的第一端与电源输入端之间；

结型场效应晶体管的控制端耦合到电势参考端以及结型场效应晶体管的第二端通过钳位电阻耦合到电势参考端。

上述的支持宽电压输入的系统，任意一个所述驱动电路的电压压降只有在不低于一个临界电压，使得齐纳二极管被反向击穿时，该任意一个所述驱动电路的所述电压调节模块才被接通；任意一个驱动电路的电压压降低于临界电压，齐纳二极管截止，该任意一个驱动电路的所述电压调节模块被关断。

上述的支持宽电压输入的系统，所述电压调节模块包括：

设置在电源输入端与电势参考端之间的分压器，对所述电压压降采样并获得分压值；

在电源输入端与电势参考端之间串联的第三电阻、电流源；

决定该电流源是否被接通的比较器，该比较器将所述分压值与一个阈值电压进行比较并且在所述分压值超过所述阈值电压时，接通该电流源；

在所述分压值低于所述阈值电压时，关断该电流源。

上述的支持宽电压输入的系统，所述电压调节模块包括：

在电源输入端与电势参考端之间串联的第四电阻、齐纳二极管、电流源；

任意一个所述驱动电路的电压压降只有在不低于一个临界电压、使得齐纳二极管被反向击穿而导通时，该电流源才接通，否则该电流源被关断。

本申请涉及到一种支持宽电压输入的方法，其特征在于：

将多个驱动电路予以串联连接；

所述驱动电路包括电源输入端以及电势参考端，在串联连接的多个所述驱动电路中将后一个所述驱动电路的电源输入端耦合到相邻前一个所述驱动电路的电势参考端；

所述驱动电路用于驱动一路或多路发光二极管，每一路发光二极管路均和所述驱动电路的恒流单元串联在电源输入端与电势参考端之间；

所述驱动电路具有设置在电源输入端与电势参考端之间的电压调节模块；

每个所述驱动电路的电源输入端与电势参考端之间存在着电压压降；

所述的方法包括：

将交流电整流后得到的直流电压施加给多个所述驱动电路，以实现供电；

随着直流电压的电压值从低向高增大，迫使每个所述驱动电路的所述电压调节模块自适应的抬高所述电压压降，使直流电压的电压被均匀的分配给各个所述驱动电路；或

随着直流电压的电压值从高向低减小，迫使每个所述驱动电路的所述电压调节模块自适应的拉低所述电压压降。

上述的方法，所述电压调节模块包括：

设置在电源输入端与电势参考端之间的分压器，对所述电压压降采样并获得分压值；

在电源输入端与电势参考端之间串联的第一电阻、开关、稳压二极管；

输出端耦合到所述开关的控制端的比较器，该比较器将所述分压值与一个阈值电压进行比较并且在所述分压值超过所述阈值电压时，接通所述开关并使稳压二极管导通；

在所述分压值低于所述阈值电压时，关断所述开关。

上述的方法，所述电压调节模块包括：

在电源输入端与电势参考端之间串联的第二电阻、齐纳二极管、结型场效应晶体管；

齐纳二极管与第二电阻串接在结型场效应晶体管的第一端与电源输入端之间；

结型场效应晶体管的控制端耦合到电势参考端以及结型场效应晶体管的第二端通过钳位电阻耦合到电势参考端。

上述的方法，所述电压调节模块包括：

设置在电源输入端与电势参考端之间的分压器，对所述电压压降采样并获得分压值；

在电源输入端与电势参考端之间串联的第三电阻、电流源；

决定该电流源是否被接通的比较器，该比较器将所述分压值与一个阈值电压进行比较并且在所述分压值超过所述阈值电压时，接通该电流源；

在所述分压值低于所述阈值电压时，关闭该电流源。

上述的方法，所述电压调节模块包括：

在电源输入端与电势参考端之间串联的第四电阻、齐纳二极管、电流源；

任意一个所述驱动电路的电压压降只有在不低于一个临界电压、使得齐纳二极管被反向击穿而导通时，该电流源才接通，否则该电流源被关断。

上述的方法，每个所述驱动电路包括：多个脉宽调制模块，每个脉宽调制模块根据与其配对的一路发光二极管所匹配的灰度数据来形成相应的一路脉宽调制信号，多路发光二极管对应着多路脉宽调制信号；以及

在每个驱动电路中：脉宽调制信号共有的每个循环周期被分割成多个时段，每路脉宽调制信号的有效逻辑值分布在相应的一个时段内；任意一路发光二极管对应的一路脉宽调制信号出现有效逻辑值时，该任意一路发光二极管被点亮并流过恒流单元的恒定电流。

上述的方法，每个所述驱动电路还配备有与多路发光二极管并联的负载；所述负载和所述恒流单元串联在电源输入端与电势参考端之间；多路脉宽调制信号实施或非逻辑运算得到的结果视为一个控制信号，在控制信号出现有效逻辑值时，将恒流单元提供的恒定电流切换到流经该负载。

本申请涉及到一种支持宽电压输入的驱动电路，包括：

电源输入端以及电势参考端；

恒流单元，受所述驱动电路所驱动的一路或多路发光二极管和所述恒流单元串联连接在电源输入端与电势参考端之间；

设置在电源输入端与电势参考端之间的电压调节模块；

在多个驱动电路串联连接的前提下，由直流电压为多个所述驱动电路供电；

每个所述驱动电路的电源输入端与电势参考端之间存在着电压压降；

在直流电压的电压值从低向高增大的阶段，每个所述驱动电路的所述电压调节模块控制自身的所述电压压降予以抬高；或者

在直流电压的电压值从高向低减小的阶段，每个所述驱动电路的所述电压调节模块退出对自身的所述电压压降的抬高控制。

上述的支持宽电压输入的驱动电路，所述电压调节模块包括：

设置在电源输入端与电势参考端之间的分压器，对所述电压压降采样并获得分压值；

在电源输入端与电势参考端之间串联的第一电阻、开关、稳压二极管；

输出端耦合到所述开关的控制端的比较器，该比较器将所述分压值与一个阈值电压进行比较并且在所述分压值超过所述阈值电压时，接通所述开关并使稳压二极管导通；

在所述分压值低于所述阈值电压时，关断所述开关。

上述的支持宽电压输入的驱动电路，所述电压调节模块包括：

在电源输入端与电势参考端之间串联的第二电阻、齐纳二极管、结型场效应晶体管；

齐纳二极管与第二电阻串接在结型场效应晶体管的第一端与电源输入端之间；

结型场效应晶体管的控制端耦合到电势参考端以及结型场效应晶体管的第二端通过钳位电阻耦合到电势参考端。

上述的支持宽电压输入的驱动电路，所述电压调节模块包括：

设置在电源输入端与电势参考端之间的分压器，对所述电压压降采样并获得分压值；

在电源输入端与电势参考端之间串联的第三电阻、电流源；

决定该电流源是否被接通的比较器，该比较器将所述分压值与一个阈值电压进行比较并且在所述分压值超过所述阈值电压时，接通该电流源；

在所述分压值低于所述阈值电压时，关断该电流源。

上述的支持宽电压输入的驱动电路，所述电压调节模块包括：

在电源输入端与电势参考端之间串联的第四电阻、齐纳二极管、电流源；

任意一个所述驱动电路的电压压降只有在不低于一个临界电压、使得齐纳二极管反向击穿而导通时，该电流源才被接通，否则该电流源被关断。

上述的支持宽电压输入的驱动电路，包括脉宽调制模块，每个脉宽调制模块根据与其配对的一路发光二极管所匹配的灰度数据来形成相应的一路脉宽调制信号，多路发光二极管对应着多路脉宽调制信号；在每个驱动电路中：脉宽调制信号共有的每个循环周期被分割成多个时段，每路脉宽调制信号的有效逻辑值分布在相应的一个时段内；任意一路发光二极管对应的一路脉宽调制信号出现有效逻辑值时，该任意一路发光二极管被点亮并流过恒流单元提供的恒定电流。

上述的支持宽电压输入的驱动电路，驱动电路配备有红绿蓝三路发光二极管。

上述的支持宽电压输入的驱动电路，包括带有解码器的数据传输模块，用于从接收的通讯数据中译码出灰度数据以及用于转发通讯数据；并且多个所述驱动电路以级联连接的方式接收通讯数据：每个所述驱动电路收到通讯数据后，提取属于本级的通讯数据和将接收到的余下其他通讯数据转发给与它级联连接的后一级。

上述的支持宽电压输入的驱动电路，每个所述驱动电路还配备有与多路发光二极管并联的一个负载；所述负载和所述恒流单元串联在电源输入端与电势参考端之间；

多路脉宽调制信号实施或非逻辑运算得到的结果视为一个控制信号，在控制信号出现有效逻辑值时，将恒流单元提供的恒定电流切换到流经该负载。

本申请涉及到一种支持宽电压输入的驱动芯片，其特征在于包括如上下文所言的支持宽电压输入的驱动电路。另外由交流电整流得到脉动电压形式的所述直流电压。

附图说明

为使上述目的和特征及优点能够更加明显易懂，下面结合附图对具体实施方式做详细的阐释，阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见。

图1是主节点发送的系列灰度数据分配给诸多驱动电路作为显示数据。

图2是诸多驱动电路串联连接在稳定直流电源的正负极之间的示意图。

图3是交流市电经过整流器整流后的脉动电压为诸多的驱动电路供电。

图4是脉动电压未均匀的分配给各驱动电路而引起电压压降出现差异。

图5是在电源输入端与电势参考端之间设有电压调节模块的驱动电路。

图6是带有比较器和稳压二极管以及分压器的驱动电路的拓扑结构图。

图7是带有齐纳二极管和结型场效应晶体管的驱动电路的拓扑结构图。

图8是驱动电路中各脉宽调制模块产生多路脉宽调制信号的可选范例。

图9是脉宽调制模块产生多路脉宽调制信号及控制信号的波形示意图。

图10是带有比较器和电流源以及分压器的驱动电路的可选拓扑结构示意图。

图11是带有串接的系列齐纳二极管和电流源的驱动电路的可选拓扑示意图。

图12是脉动电压被尽量均匀的分配给各驱动电路而抑制电压压降出现差异。

图13是脉动电压为驱动电路供电以及为与驱动电路串接的发光二极管供电。

具体实施方式

下面将结合各个实施例，对本发明的方案进行清楚完整的阐述。本领域的技术人员在没有做出创造性劳动的前提下获得的方案均属于本发明的保护范围。

参见图1，显示系统之屏幕分辨率是指屏幕图像的精密度，通常指代显示系统最大能显示的像素点之数量有多少。由于屏幕上的点和线及面皆是由像素点组成，显示系统可显示的像素越多则画面越精细，屏幕区域内能显示的信息也愈多和越发清晰，以致屏幕分辨率对显示系统而言是非常重要的性能指标。建筑亮化和商业照明等场合像素点均配备有级联的驱动芯片IC1-ICK等从节点，主节点MST将通讯数据发送给从节点。主节点和从节点间的通信允许采用标准化的通信协议或定制的非标准化通信协议。主从节点各自皆配置有用于实现数据通信的接口电路，从节点的数量即正整数K超过1。显示技术较为通用的通信是采用多条传输线例如四根来实现通讯信号的传输：时钟信号线及数据信号线和载入信号线及输出使能信号线共同工作，通讯数据分别依次串行传输下去并由四线信号相互配合实现对各级联的从节点进行控制。仅仅使用数据线和时钟线及锁存线合计三条线的通信协议亦是显示技术的主流通信方案。像素点间距较大时则采用双线传输，数据线及时钟线的双线传输是数据线条数与传输速率的折中。尽管通用的多线协议适用于主节点和诸多级联连接的从节点之间的通信并传递通讯数据，但替代性的单线通信作为较佳的实施例更适用于显示数据的传输，单线协议的优势是级联数据的传输仅需单条数据线。

参见图1，照明显示领域惯用的像素点或者说灯点作为基本显示单元。每个独立像素点采用红绿蓝三基色混色来得到全彩色。倘若每种颜色具有八位灰度数据，那么任何单色的基准颜色就会具有256阶灰度等级，则三基色混色可构成约十六兆色。再如假设每种颜色具有多达十位灰度数据，任何单色的基准颜色具有1024阶灰度等级，那么三基色混色后可构成近十亿种的颜色。业界所言的灰度数据往往携带有占空比信息。显示屏和照明及装饰等领域广泛使用红绿蓝灯珠RGB-LED作为像素点或灯点。当然作为范例的三种基色颜色在每个像素点中亦可被替换成其他的任意颜色。从节点在业界往往是所谓恒流驱动芯片并同时具有灰度调节以及亮度调节功能，恒流驱动芯片提供给固态光源的输出电流通道可设置有利用脉冲宽度调制信号来实现调光的功能。从节点若设置成直接利用本地所保存的灰度数据来执行灰度调节则无需额外的通信功能，从节点若需要接收外部通讯数据并在线撷取和刷新灰度数据来执行灰度调节则需要配备通信功能。

参见图1，任何从节点在接收完本级的数据后能自动将后续数据整形并由数据转发功能转发至下级，信号不随级联变远而出现失真或衰减。如主节点MST将第一个数据源传给第一驱动芯片IC1和将第二个数据源传给第二驱动芯片IC2，依此类推第K个数据源被传给第K驱动芯片ICK。设该K是大于1的正整数。从节点譬如包括发光二极管驱动芯片且数据源包含红绿蓝三基色各自的灰度数据。主节点MST所包含的控制器选自于现场可编程逻辑门阵列、处理器、状态机、微处理器、逻辑电路、软件驱动的控制装置或者复杂可编程逻辑器件、半定制的ASIC或单片机等，用于处理通讯数据。数据源的传输方式包括多线传输或单线串行传输。在单线传输方面又以归一码编码格式的数据传输或归零码编码格式的数据传输最为常见，曼彻斯特编码亦归属于单线传输方案。单线传输条件下的通信模式通常要求从节点具有数据转发功能：譬如每个从节点收到主节点传输过来的通讯数据时需要先提取属于自身本单元的数据源、将不属于本单元的其它数据源转发给与其级联连接的后级从节点。通信方面要求驱动芯片IC1至ICK是级联连接关系。

参见图2，电压转换器DC之核心功能是将一个位准的电压透过不同形式的拓扑架构转换为所需求的目标电压水准。电压转换器DC执行电压转换并提供稳定的输出电压从而为串联的诸多驱动电路100供电。又称开关变换器的电压转换器DC可以是降压转换器或升压转换器或CUK或SEPIC或ZETA或升降压转换器等拓扑架构，这里提及到的用于电压变换的电路拓扑架构在业界属于所谓的非隔离式电压转换器。

参见图2，不限制于非隔离式电压转换器，可由隔离式的电压转换器替代所述非隔离式电压转换器同样可实现提供稳定电压之目的，只不过隔离式电压转换器需要使用高频变压器来传递能量。甚至由交流开关电源来代替非隔离式电压转换器或隔离式电压转换器也能提供稳定电压。非隔离式的电压转换器或隔离式的电压转换器属于直流开关电源并用于实现直流转直流，适用于交流市电转换场景的交流开关电源可以实现交流转直流以及提供稳定的直流输出电压给串联的诸多驱动电路100。

参见图2，电源输入端VCC通常定义为驱动电路100中的各个功能模块的电源供应端则总输入电流是从电源输入端VCC流入的。与此相对的电势参考端GND通常定义为驱动电路100的电位参考地端则总输出电流是从电势参考端GND流出的。在业界驱动电路除了可以设计成分立电路的形式还可以设计成集成度高的驱动芯片。

参见图2，诸多驱动电路100在供电途径上被设置成一列或多列。每一列中作为列首的第一个驱动电路100的电源输入端VCC耦合到电源正极VP，与此相对的作为列尾的最后一个驱动电路100的电势参照端GND耦合到电源负极VN。每一列中还设置后一个驱动电路的电源输入端耦合到前一个驱动电路的电势参照端。在本范例中如在第一列中设置第二个驱动电路100的电源输入端VCC耦合到相邻的第一个驱动电路100的电流流出端也即电势参照端GND。第一列中设第三个驱动电路100的电源输入端VCC连到相邻的第二个驱动电路100的电流流出端也即电势参照端GND。以及再例如可在第一列中设置第四个驱动电路100的电源输入端VCC耦合到相邻的第三个驱动电路100的电流流出端也即电势参照端GND。第一列中最后一个驱动电路100的电源输入端VCC耦合到倒数第二个驱动电路100的电流流出端也即电势参照端GND。再例如可在第一列中设置倒数第二个驱动电路100的电源输入端VCC被耦合到倒数第三个驱动电路100的电流流出端也即电势参照端GND。藉此可知：多个驱动电路在供电关系上每一列当中后面驱动芯片的电源输入端耦合到相邻前面驱动电路的电势参照端，直至每一列当中所有的驱动电路都串接或曰叠加在外部供电电源正极VP和负极VN之间。作为稳压选项可在每个驱动电路的电源输入端VCC和电势参照端GND间设置电容CZ。认为每一列当中将前一个驱动电路的总输出电流视为相邻后一个驱动电路的总输入电流，或认为每一列中所有驱动电路的总输入电流是相等的，这是由所有驱动电路的串联结构所决定的。

参见图2，仍然利用级联的多级驱动电路来进行阐释说明。注意前文记载的级联驱动电路在供电途径上被设置成列的形式即驱动芯片串联。主节点MST向各级驱动芯片发送通讯数据且主节点可使用服务器或微处理器等类似的数据发送端。向以级联形式出现的诸多驱动芯片等发送通讯数据时：前一级或上一级驱动芯片之信号输出端DO可以设置成通过耦合电容C耦合到后级或下级驱动芯片之信号输入端DI。假设三个驱动芯片级联连接并为每个驱动芯片分配二十四比特位的灰度数据。第一个驱动芯片先行接收到主节点发来的首批二十四比特数据后，紧接着第一个驱动芯片又接收到了主节点发过来的第二批二十四比特数据，但是鉴于第一个驱动芯片所需的总比特数已经达到期望数，所以第一个驱动芯片会将第二批二十四比特数据直接转发给第二个驱动芯片。第一个驱动芯片后续又收到主节点发过来的第三批二十四比特数据，那么第三批二十四比特数据按照转发规则又被转发给第二个驱动芯片，而第二个驱动芯片所需的总比特数也达到了期望数，所以第二个驱动芯片会将第三批二十四比特数据转发给第三个驱动芯片。

参见图2，诸多驱动电路100在通信方面亦被设置成单列或多列。第一列中作为列首的第一个驱动电路100的信号输入端DI收主节点MST之通讯数据。第一列中还设置前级驱动电路的信号输出端DO耦合到后级驱动电路的信号输入端DI。例如在第一列中设置第二个驱动电路100的信号输入端DI耦合到相邻的第一个驱动电路100也即前一级驱动电路的所谓信号输出端DO。在诸多驱动电路的级联方面依此类推，例如在第一列中设置第三个驱动电路100的信号输入端DI耦合到相邻的第二个驱动电路100也即前一级驱动电路的所谓信号输出端DO。在诸多驱动电路的级联方面依此类推，例如在第一列中设置第四个驱动电路100的信号输入端DI耦合到相邻的第三个驱动电路100也即前一级驱动电路的所谓信号输出端DO。第一列中作为列尾的最后一个驱动电路100如果是诸多驱动电路的末级驱动电路则其信号输出端DO可以浮空，列尾驱动电路100如果不是诸多驱动电路的末级驱动电路则其信号输出端DO可以继续向后级传递通讯数据。

参见图2，诸多驱动电路100在通信方面亦被设置成单列或多列。第二列中也设置前级驱动电路的信号输出端DO耦合到后级驱动电路的信号输入端DI。例如在第二列中设置第二个驱动电路100的信号输出端DO耦合到相邻第一个驱动电路100也即后一级驱动电路的所谓信号输入端DI。在诸多驱动电路的级联方面依此类推，例如在第二列中设置第三个驱动电路100的信号输出端DO耦合到相邻第二个驱动电路100也即后一级驱动电路的所谓信号输入端DI。在诸多驱动电路的级联方面依此类推，例如在第二列中设置第四个驱动电路100的信号输出端DO耦合到相邻第三个驱动电路100也即后一级驱动电路的所谓信号输入端DI。第二列中作为列尾的最后一个驱动电路100允许接收源自第一列驱动电路中最后一个驱动电路100输出的通讯数据，同样的第二列中作为列尾的最后一个驱动电路100也允许接收源自主节点MST的通讯数据。左侧第一列之通讯数据是从列首向列尾的方向传递，右侧第二列之通讯数据是从列尾向列首的方向传递。

参见图2，电压转换器DC被视为供电装置或直流电源，驱动电路100是用电者所以相对应的被视为功率单元或耗电单元。诸多驱动电路100串联连接在所述电压转换器所提供的直流电源之正极VP和负极VN之间。电压转换器DC必不可少的功率开关需要实施脉宽调制所以必然存在着电磁和射频干扰，电压转换器DC通常还使用各类辅助电路来实现其电压转换目的，体积大成本高是电压转换器DC固有的局限性。

参见图3，整流器200以桥式整流器为例，可将交流电整流成直流电。业界所谓的整流又包括全波整流和半波整流。整流得到脉动直流电VDC又称脉动电压。若在供电和用单系统中摒弃电压转换器而将脉动直流电VDC直接施加给驱动电路100，则前文关于电压转换器的种种弊端和劣势便迎刃而解。在前述的图2中正极VP和负极VN之间的供电电压稳定的前提下，驱动电路100个体通常带有稳压模块，使电源输入端VCC和所谓的电势参照端GND之间的电压压降近乎是固定值。图3中正极VP和负极VN之间的供电电压不具有稳定性，驱动电路100的稳压模块变成了掣肘，使电源输入端VCC和所谓的电势参照端GND之间的电压压降没有自适应的调节能力，需要舍去。

参见图3，脉动直流电VDC被视为直流脉动电压，驱动电路100依然是用电者所以相对应的被视为功率单元或耗电单元。诸多驱动电路100串联在脉动直流电VDC这类直流电源的正极VP与负极VN之间。再者需注意的是，电压转换器DC所提供的直流电源的电压大小和方向几乎都不随时间的变换而随之改变，脉动直流电VDC所提供的脉动电压的电压大小却随着时间的变化而随之改变、但是方向不变。总电流IS或曰串级电流表征着流经所有的驱动电路100的电流。每一列当中前一个驱动电路100的总输出电流视为后一个驱动电路100的总输入电流，所有驱动电路100的总输入电流是相等的。

参见图4，交流电VAC整流得到的脉动直流电VDC之显著特征是：电压总是随着时间的变化而随之改变。面对脉动直流电VDC的电压变化，各驱动电路100两端所承受的电压压降往往呈现出非线性特征。正整数N大于1，设N个驱动电路100被串联连接在脉动直流电VDC这类电源的正极VP和负极VN间。第一个驱动电路100自身所承受的电压压降为DIV1、第二个驱动电路100自身所承受的电压压降为DIV2、依此类推直至所谓的第N个驱动电路100自身所承受的电压压降为DIVN。脉动直流电VDC的电压值在不是很大的时候譬如在谷值附近，电压压降DIV1、DIV2、……DIVN之间的电压差异非常小而不至于影响到驱动电路100的正常运行。但是一旦当脉动直流电VDC的电压值略有增加的时候譬如脱离谷值附近，电压压降DIV1、DIV2、……DIVN之间的电压差异将增大而会负面影响到驱动电路100的正常运行。

参见图4，各驱动电路100的电压压降之和为脉动直流电VDC的电压。用函数式表达也即电压压降之和DIV1+DIV2+……+DIVN等于脉动直流电VDC的电压。图中特意绘制有脉动直流电VDC的阴影部分，阴影部分表示脉动直流电VDC的电压值已经增大到足以使系列电压压降DIV1、DIV2、……DIVN之间存在着较大的电压差异。例如导致电压压降DIV2远大于电压压降DIV1，电压压降DIVN远小于电压压降DIV1。实质上就是脉动直流电的电压没有被均匀的分配给各个驱动电路100，串接场景下驱动电路的电压分配存在着很大的随机性和难以预料性。两端电压压降较大的驱动电路100往往处于过压状态而出现功耗大热量高的异常情况。两端电压压降较小的驱动电路100则有可能处于欠压状态而出现无法正常运行的情况。通常而言处于过压的驱动电路100之使用寿命会提前结束而导致整列驱动电路100进入无法使用的境地。产生以上弊端的缘由是脉动直流电所增加的电压总是聚集在一个或少数几个驱动电路处。

参见图5，驱动电路配置有三个脉宽调制模块MOD1和MOD2以及MOD3并且相应的可以驱动三路发光二极管。每个脉宽调制模块根据与其配对的一路发光二极管所匹配的灰度数据来形成相应的一路脉宽调制信号。第一个脉宽调制模块MOD1根据与其配对的第一路发光二极管LED1所匹配的灰度数据形成第一路脉宽调制信号PWM₁，作为光源第一路发光二极管LED1是否流过恒流单元所提供的恒定电流，受控于与第一路发光二极管相对应的该第一路脉宽调制信号PWM₁。第二个脉宽调制模块MOD2根据与其配对的第二路发光二极管LED2所匹配的灰度数据形成第二路脉宽调制信号PWM₂，作为光源第二路发光二极管LED2是否流过恒流单元所提供的恒定电流，受控于与第二路发光二极管相对应的该第二路脉宽调制信号PWM₂。第三个脉宽调制模块MOD3根据与其配对的第三路发光二极管LED3所匹配的灰度数据形成第三路脉宽调制信号PWM₃，作为光源第三路发光二极管LED3是否流过恒流单元所提供的恒定电流，受控于与第三路发光二极管相对应的该第三路脉宽调制信号PWM₃。任意一路发光二极管允许是单个发光二极管也允许是同颜色的多个发光二极管之串接结构。

参见图5，驱动电路之数据传输模块DAT具有解码功能，包含解码器并能够按照预设的通信协议对输入的串行数据予以解码，例如驱动电路可以从接收的通讯数据中译码出灰度数据或者是可以译码出电流调节数据。事实上无论是电流调节数据还是灰度数据都是由解码器将通讯数据当中具有预设编码规则的信号还原为普通的二进制数据，被还原的数据在用途上略有区别所以命名规则也存在着差异。

参见图5，基于解释说明的便捷性示意出了三路发光二极管，应当理解具体的光源数量不构成任何限制而仅用于参考。假设数据传输模块DAT在通讯数据中解码出多组灰度数据则第一个脉宽调制模块MOD1根据分配给第一路发光二极管LED1的灰度数据形成与第一路发光二极管LED1对应的第一路脉宽调制信号PWM₁，而依据相同的道理则可以获悉第二个脉宽调制模块MOD2根据分配给第二路发光二极管LED2的灰度数据形成与第二路发光二极管LED2对应的第二路脉宽调制信号PWM₂。及依据相同的道理还可以获悉第三个脉宽调制模块MOD3根据分配给第三路发光二极管LED3的灰度数据形成与第三路发光二极管LED3对应的第三路脉宽调制信号PWM₃。藉此驱动电路中每个脉宽调制模块根据与其对应或配对的一路发光二极管所匹配的灰度数据形成相应的一路脉宽调制信号。具体而言，是每个脉宽调制模块根据分配给每路发光二极管的灰度数据形成与每路发光二极管相对应的脉宽调制信号。另外多路发光二极管除包括红绿蓝三基色光源外还允许包括白光发光二极管，或包括两绿再加红蓝等替代方案。若照明显示场景需更多的发光二极管光源则三路发光二极管可增加至更多路发光二极管，若照明显示场景需少量的发光二极管光源则三路发光二极管可削减至一个至二个二极管。

参见图5，发光二极管皆与公共恒流单元串联。第一路发光二极管LED1通过与其对应的第一开关S1与该公共的恒流单元CC1串联、第二路发光二极管LED2通过与其对应的第二开关S2与该公共的恒流单元CC1串联、第三路发光二极管LED3通过与其对应的第三开关S3与该公共的恒流单元CC1串联。另一路负载例如电阻RX通过与其对应的第四开关S4与该公共的恒流单元CC1串联。当任意一路发光二极管对应的一路脉宽调制信号出现有效逻辑电平时，公共的恒流单元CC1被启用以及任意一路发光二极管切换到与公共的恒流单元CC1串联而点亮。第一路脉宽调制信号出现有效逻辑电平例如出现高电平时则第一开关S1接通从而进一步使得公共的恒流单元CC1被启用及第一路发光二极管LED1切换到与公共的恒流单元CC1串联而点亮。第二路脉宽调制信号出现有效逻辑值如高电平时则第二开关S2接通进一步使公共恒流单元CC1被启用及第二路发光二极管LED2切换到与公共的恒流单元CC1串联而被点亮。第三路脉宽调制信号出现有效逻辑电平如高电平时则第三开关S3接通进一步使恒流单元CC1被启用及第三路发光二极管LED3切换到与公共的恒流单元CC1串联而被点亮。或非门101的几个输入端分别输入所述的第一至第三路脉宽调制信号PWM₁至PWM₃，或非门101的输出端输出的控制信号CTL控制第四开关S4是否被导通。控制信号CTL出现有效逻辑电平如高电平时则第四开关S4接通并使恒流单元CC1被启用及负载例如电阻RX切换到与公共的恒流单元CC1串联。第一至第三开关受控于第一至第三脉宽调制信号，它们在有效逻辑电平如高电平状态下被接通而在非有效逻辑电平如低电平状态下被关断。每路发光二极管是否流过与其串联的公共恒流单元所提供的恒定电流，仍然受控于与其相对应的一路脉宽调制信号。电阻RX可用发光二极管或不发光的常规二极管等负载代替。图中任意某个开关和与其串联连接的发光二极管的位置可以对调。

参见图5，允许驱动电路和其他通信电路之间相互级联连接也允许驱动电路之间相互级联连接因此它们均具备数据转发功能。驱动电路的核心功能之一是驱动与之配套的多路发光二极管按照显示要求进行点亮，三基色相加混色时改变红绿蓝三基色的相对亮度比可得到不同颜色。在三基色混色时通过改变红绿蓝颜色的发光二级管在循环周期中的点亮时间来改变各种颜色发光二级管的亮度比，等效于改变三基色的相对亮度比从而在发光二极管灰度级变化时得到不同的颜色。在可选范例中可假设第一路发光二极管LED1至第三路发光二极管LED3是红绿蓝基色或其他颜色的二极管，暂时以三基色发光二极管为例并省略其他的光源部分。驱动电路配置的数据传输模块DAT具有解码器，按照预设的通信协议对输入的串行数据予以解码并从接收的通讯数据中译码出灰度数据，驱动电路则根据分配给红绿蓝或其他发光二极管各自的灰度数据来调节该像素点的颜色。在可选的范例中以带有的数据解码器和数据转发功能为例，来阐释数据传输模块DAT接收通讯数据和转发通讯数据的机制。信号输入端DI接收外部提供的通讯数据，解码器需要解码或译码出通讯数据中携带的这些数据信息，数据解码的意义在于可以将发光二极管无法直接显示的预编码格式的数据还原成常规的容易被识别和执行的二进制码，译码得到的二进制码可被暂存到寄存器当中，考虑到寄存器的数据刷新可能比较快时常在更新则可用另外的缓存空间或锁存器来保存解码后的数据。曼彻斯特编解码技术或归一码编解码技术及归零码编解码技术等编码格式适用于数据传输模块DAT的单线数据传输协议或通信协议。

参见图5，由所谓数据传输模块DAT承担数据再生或曰数据转发、完成所谓的数据转发任务譬如向后级驱动电路传递通讯数据。数据传输模块DAT最简单的转发模式是透传即允许信号输入端DI接收到的通讯数据直接从信号输出端DO输出，级联连接的驱动电路或者其他的通信电路再按照地址分配规律各自分别从单根数据线上提取到与自身地址相符的并属于自己的通讯数据。而作为替代性的转发方案，需要配合统计属于每级驱动电路的通讯数据，每一级驱动电路在每一帧通讯数据中撷取到属于本级的通讯数据之后便将它接收到的余下其他通讯数据转发给与其级联的后一级通讯数据接收方，后一级通讯数据接收方可以是后级驱动电路或者其他的通信电路。例如每一级驱动电路需要配合统计归属于本级的通讯数据的总比特数是否被完整的接收，统计结果是一旦属于本级驱动电路的通讯数据被译码和完整的接收则会触发数据传输模块DAT将信号输入端DI接收的通讯数据从信号输出端DO转发除去。数据转发过程还允许对数据进行整形：因为通讯数据在多级驱动电路的转发阶段存在信号衰减问题，驱动电路的级联数目越多则信号失真衰减得愈厉害所以转发通讯数据时可对其进行整形。如归零码或归一码要求每位通讯数据在传输过程中其高电平或低电平满足预定的占空比，为了保障通讯数据不衰减，传输过程中会重构每位通讯数据之高电平或低电平的占空比。整形转发相当于：具有预定占空比的每位数据先被数据传输模块DAT接收和解码，数据传输模块DAT对每位数据之占空比进行修调直至其占空比恢复成预定占空比。也即，数据传输模块DAT的信号输入端DI所接收的每位数据的预定占空比和数据传输模块DAT的信号输出端DO转发输出的每位数据的实际占空比是粗略相等的，通过对数据进行整形挽回信号衰减失真。作为替代性的转发方案还可以为数据传输模块DAT配置编码器并采用再编码技术来实现转发：通讯数据被解码并暂存到数据传输模块DAT之存储空间后，由能够重新对二进制数据实施再编码的编码器将暂存数据重新编码予以输出，这种数据被译码保存和按照预定编码格式再编码输出的中继作用保证了数据能顺利传递。数据转发属于现有技术的范畴。

参见图5，若驱动电路以本地储存的灰度数据作为显示资源，那么驱动电路完全可以摒弃起到通信作用的数据传输模块DAT。相反的是，如果以在线收取灰度数据的模式操作驱动电路则需保留数据传输模块DAT。使用本地灰度数据资源往往是对显示内容的丰富程度要求不高的场合，使用外部灰度数据资源则能够实时更新显示内容。

参见图5，第一个脉宽调制模块MOD1根据分给第一路发光二极管LED1的灰度数据也即记作为R[M]至R[0]的该些比特位数据，形成与第一路发光二极管LED1对应起来的第一路脉宽调制信号PWM₁。灰度数据R[M]至R[0]又表述为R[M:0]，假设该些数据用于表征红色发光二极管光源的灰度数据。第一路脉宽调制信号PWM₁在循环工作周期内具有高电平时段和低电平时段，例如所述第一路脉宽调制信号PWM₁在高电平时段可以指示恒流单元CC1将产生的恒定电流提供给第一路发光二极管LED1。相反在低电平时段第一路脉宽调制信号PWM₁可以指示恒流单元CC1予以关断，并不再将产生的恒定电流提供给第一路发光二极管LED1而使其无法导通。相当于第一路脉宽调制信号确定了红色发光二极管在第一路脉宽调制信号周期内的点亮时间和熄灭时间。用来表示灰度数据比特位数的正整数M大于1，最常用的位数是取8位即R[7]至R[0]合计8位数据能够为红色发光二极管提供256阶灰度级，如果取16位则提供65536阶灰度级。实质上灰度数据的位数并不限制于特定的8或16等，这里记载具体位数只是方便解释。第一路脉宽调制信号本质上体现了红色发光二极管所匹配的灰度数据携带的占空比信息。红色发光二极管是否流过与红色发光二极管串联的恒流单元CC1所提供的恒定电流则受控于与其对应的第一路脉宽调制信号PWM₁，红色发光二极管在第一路脉宽调制信号的周期内的恒流点亮时间由与红色发光二极管对应的第一路脉宽调制信号PWM₁来确定。数据的表达方式可参阅由潘松等作者编著的教材EDA技术与Verilog-HDL等文献资料。

参见图5，第二个脉宽调制模块MOD2根据分给第二路发光二极管LED2的灰度数据也即记作为G[M]至G[0]的该些比特位数据，形成与第二路发光二极管LED2对应起来的第二路脉宽调制信号PWM₂。灰度数据G[M]至G[0]又表述为G[M:0]，假设该些数据用于表征绿色发光二极管光源的灰度数据。第二路脉宽调制信号PWM₂在循环工作周期内具有高电平时段和低电平时段，例如所述第二路脉宽调制信号PWM₂在高电平时段可以指示恒流单元CC1将产生的恒定电流提供给第二路发光二极管LED2。相反在低电平时段第二路脉宽调制信号PWM₂可以指示恒流单元CC1予以关断，并不再将产生的恒定电流提供给第二路发光二极管LED2而使其无法导通。相当于第二路脉宽调制信号确定了绿色发光二极管在第二路脉宽调制信号周期内的点亮时间和熄灭时间。用来表示灰度数据的比特位数的正整数M例如最常用的位数是取8位也即G[7]至G[0]合计8位数据能够为绿色发光二极管提供256阶灰度级，如果取16位则提供65536阶灰度级。第二路脉宽调制信号本质上体现了绿色发光二极管所匹配的灰度数据携带的占空比信息。绿色发光二极管是否流过与绿色发光二极管串联的恒流单元CC1所提供的恒定电流则受控于与其对应的第二路脉宽调制信号PWM₂，绿色发光二极管在第二路脉宽调制信号的周期内的恒流点亮时间由与绿色发光二极管对应的第二路脉宽调制信号PWM₂来确定。

参见图5，第三个脉宽调制模块MOD3根据分给第三路发光二极管LED3的灰度数据也即记作为B[M]至B[0]的该些比特位数据，形成与第三路发光二极管LED3对应起来的第三路脉宽调制信号PWM₃。灰度数据B[M]至B[0]又表述为B[M:0]，假设该些数据用于表征蓝色发光二极管光源的灰度数据。第三路脉宽调制信号PWM₃在循环工作周期内具有高电平时段和低电平时段，譬如所述第三路脉宽调制信号PWM₃在高电平时段可以指示恒流单元CC1将产生的恒定电流提供给第三路发光二极管LED3。相反在低电平时段第三路脉宽调制信号PWM₃可以指示恒流单元CC1予以关断，并不再将产生的恒定电流提供给第三路发光二极管LED3而使其无法导通。相当于第三路脉宽调制信号确定了蓝色发光二极管在第三路脉宽调制信号周期内的点亮时间和熄灭时间。用来表示灰度数据的比特位数的正整数M例如最常用的位数是取8位也即B[M]至B[0]合计8位数据能够为蓝色发光二极管提供256阶灰度级，如果取16位则提供65536阶灰度级。第三路脉宽调制信号本质上体现了蓝色发光二极管所匹配的灰度数据携带的占空比信息。蓝色发光二极管是否流过与蓝色发光二极管串联的恒流单元CC1所提供的恒定电流则受控于与其对应的第三路脉宽调制信号PWM₃，蓝色发光二极管在第三路脉宽调制信号的周期内的恒流点亮时间由与蓝色发光二极管对应的第三路脉宽调制信号PWM₃来确定。

参见图5，在设置可编程式的恒流单元方面，调节恒流单元CC1提供的恒定电流之大小值的实施方案是多样化的。驱动电路解码出的分给恒流单元CC1的电流调节数据在图中是表述为Y[X:0]，表示数据位数的正整数X大于1。所以前文的数据传输模块既可以用来解码得到灰度数据也可以用来解码出电流调节数据。譬如电流调节数据被用来微调恒流单元所提供的恒定电流的大小值。利用二进制数值来微调电流值的技术方案在业界被技术人员所熟知所以本申请不再赘述。尽管恒流调节数据Y[X:0]可用来调节该恒流单元所提供的恒定电流之大小，但是事实上，恒流单元CC1提供的恒定电流也允许是事先设计好的固定电流值而无需通过电流调节数据来调整。

参见图5，驱动电路100包括电源输入端VCC和电势参考端GND，和包括设置在电源输入端VCC与电势参考端GND之间的电压调节模块103。驱动电路100包括设在电源输入端VCC与电势参考端GND之间的负载或光源和恒流单元CC1。注意电流是从电源输入端VCC流入和从电势参考端GND流出。驱动电路100作为耗能单元譬如是可以对常规二极管或发光二极管或者电阻这类负载实施恒流驱动的驱动电路，尤其是驱动显示屏领域各类固态光源的像素点驱动芯片。在业界驱动电路100除了包括上文提及的各个组成部分之外，作为可选项而非必须项：还允许驱动电路100集成过温保护或启动保护或静电保护或瞬时电压保护或尖峰电流泄放电路等保护电路和带隙电路，及集成振荡器和上电复位电路和时钟电路或通信模块等。这些模块或电路在负载或光源的恒流驱动方面皆属于驱动电路的必要或可选部分，当驱动电路为集成度高的驱动芯片时，前述的该些内容为业界的技术人员所熟知所以不再赘述。恒流单元CC1产生的恒定电流在驱动光源的策略上通常采用脉冲宽度调制的方法，例如利用图中特意描述的脉宽调制模块来产生脉宽调制信号并用于控制恒流单元的通断。此时满幅值的恒定电流是以接通或关断的重复脉冲序列被加载到光源上：恒定电流在导通的时间如脉宽调制信号具有高电平逻辑则恒定电流被输出加载到光源上，恒定电流在断开的时候如脉宽调制信号具有低电平逻辑则恒定电流从光源上直接被切断。脉冲宽度调制属于现有技术的范畴。

参见图5，源自交流电的脉冲直流电VDC或脉动电压之特征：每个周期内电压必然是从最低值也即谷值上升到最高值也即峰值、然后电压必然又从最高值也即峰值下降到最低值也即谷值，周而复始的循环。电压调节模块103的核心是：在脉动直流电的电压从低向高增大的阶段，串联的诸多驱动电路100各自的电压压降需要被调节，如果在此阶段每个驱动电路100的电压调节模块103均控制自身的电压压降予以抬高，则所有串联的诸多驱动电路100的电压压降之和DIV1+DIV2+……+DIVN亦有所增大，电压压降的这种调节趋势符合脉冲直流电VDC在此阶段的增长规律。更重要的是，在串联结构中由于每个驱动电路100都抬高了自身的电压压降，所以脉冲直流电VDC所增加的电压部分不可能聚集在一个或少数几个驱动电路100处，而是脉冲直流电VDC的电压增加部分匀分给各驱动电路100。在脉冲直流电VDC动态脉动变化的阶段，本实施例较好的解决了电压压降DIV1、DIV2、……DIVN之间的电压差异变大的疑虑。所以脉冲直流电之电压增大的趋势不会只让一个或者少数几个驱动电路变成热源集中地，在串联结构中脉冲直流电带给系统的热量被分散到各个驱动电路处。缘由就在于，各驱动电路100控制自身的电压压降予以抬高等效于是主动的承揽一部分热量到自身。

参见图5，尽管电压调节模块103具电压调节功能，若电压调节模块103持续的去影响驱动电路100的电压压降势必带来不可回避的劣势。假设在脉动直流电的电压下降阶段驱动电路100的电压压降被电压调节模块103所牵制住而无法回调，则所有串联的诸多驱动电路100的电压压降之和DIV1+DIV2+……+DIVN亦被钳制住。电压压降的该不可回调性不符合脉冲直流电VDC在此阶段的递减规律。例如在脉动直流电的谷值附近电压调节模块103的强制电压调节功能会干扰驱动电路100的正常运作，此时脉动直流电降到很低的电压水准而电压调节模块103却欲保持原有的高电压准位，这种矛盾毋庸置疑的会导致供电和用电之间的系统性紊乱。再者若站在功耗的角度审视，持续抬压的该电压调节模块103无疑会消耗极大的能量和产生极高的温度。

参见图5，脉动直流电VDC之电压从高向低减小的阶段，若驱动电路100的所述电压调节模块103退出对自身的电压压降的控制，例如第一个驱动电路100退出对自身的电压压降DIV1的控制、第二个驱动电路100退出对自身电压压降DIV2的控制、依此类推直至第N个驱动电路100退出对自身电压压降DIVN的控制。那么所有串联连接的诸多驱动电路100的电压压降之和DIV1+DIV2+……+DIVN不再被钳制住，此时电压压降具备的可回调性符合脉冲直流电VDC在此阶段的递减规律。很容里理解，一旦脉动直流电降到了很低的电压水准而电压调节模块103却不准再去扰动电压压降，顺利的解决了供电和用电之间的供需矛盾以及改善了电压调节模块103的功耗问题。

参见图6，在可选的范例中，电压调节模块103包括连在电源输入端VCC与所述的电势参考端GND之间的分压器105。如带有分压电阻R1和R2的分压器105在图中对电源输入端VCC与电势参考端GND之间电压压降进行采样，在电阻R1和R2两者的互连节点处采样到电压压降的分压值。电压调节模块103含连在电源输入端VCC与所述的电势参考端GND之间的第一电阻RL1和开关MQ以及稳压二极管SR。开关通常采用双极晶体管或金属氧化物半导体场效应晶体管等。开关和第一电阻以及稳压二极管它们三者的位置可以互换，如开关和第一电阻互换位置，或第一电阻和稳压二极管互换位置或开关和稳压二极管互换位置，只要保留它们之间的串联关系即可。

参见图6，开关MQ的控制端为双极晶体管的基极，或开关MQ的控制端为半导体场效应晶体管的栅极。开关MQ的第一端通过第一电阻RL1耦合到电源输入端而开关相对应的第二端则耦合到稳压二极管SR的阴极或负极。稳压二极管SR的阳极或正极则耦合到所述电势参考端。开关MQ的第一端和第二端例如分别是双极晶体管的发射极和集电极或者分别是双极晶体管的集电极和发射极。开关MQ的第一端和第二端还例如分别是场效应晶体管的漏极和源极或者分别是场效应晶体管的源极和漏极。

参见图6，在可选的范例中，电压调节模块103包括比较器A。比较器A的作用是比较分压器105取得的分压值和阈值电压VTH，分压值和阈值电压VTH被分别输入到该电压比较器A的正相输入端和反相输入端。在分压值超过阈值电压VTH时比较结果是高电平而比较器A的输出端耦合到开关MQ的控制端，所以开关MQ接通，以至于前述的稳压二极管SR在此时导通和产生流经第一电阻RL1与开关MQ的电流。在脉动直流电的每个周期之内因为电压必然是从最低值也即谷值上升到最高值也即峰值，由于随着脉动直流电的增大导致每个驱动电路的分压器105所侦测到的分压值也增大，所以在此阶段所述的开关MQ会被接通而导致第一电阻RL1两端的电压增大，这种调压行为相当于将电源输入端VCC与电势参考端GND之间的电压压降予以抬高。若前述的比较结果是低电平而比较器A的输出端耦合到开关MQ的控制端，所以开关MQ关断，以至于前述的稳压二极管SR在此时截止和没有流经第一电阻RL1与开关MQ的电流。在脉动直流电的每个周期之内因为电压必然是从最高值也即峰值下降到最低值也即谷值，由于随着脉动直流电的降低导致每个驱动电路的分压器105所侦测到的分压值也减小，所以在此阶段所述的开关MQ会被关断而导致电压调节模块103失去调压功能。相当于在脉动直流电的电压从高向低减小的阶段，电压调节模块103退出对自身电压压降的抬高控制。

参见图6，在可选的范例中，电压调节模块103包括比较器A。比较器A依然是比较该分压器105取得的分压值和阈值电压VTH。分压值和阈值电压VTH可分别输入到该电压比较器A的反相输入端和正相输入端。开关MQ在本范例中修改为在低电平的控制之下被接通而在高电平的控制之下被关断。在分压值超过阈值电压VTH时比较结果是低电平而比较器A的输出端耦合到开关MQ的控制端，所以开关MQ接通，该情况往往是随着脉动直流电的增大导致每个驱动电路的分压器105的分压值也增大。当完全相反的结果产生时再来分析电压调节模块的反应。在分压值低于阈值电压VTH时比较结果是高电平而比较器A的输出端耦合到开关MQ的控制端，所以开关MQ关断，该情况往往是随着脉动直流电的降低导致每个驱动电路的分压器105的分压值也降低。至于开关是高电平接通还是低电平接通取决于选型，例如N型的晶体管或P型晶体管。

参见图6，在可选的范例中，在脉动直流电的每个周期的增大阶段，由于随着脉动直流电的增大导致每个驱动电路的分压器105所侦测到的分压值也增大，所以在此阶段所述的开关MQ接通而导致电压调节模块103开始控制自身的电压压降。这种调压控制相当于在脉动直流电之电压增大阶段激活启用电压调节模块103。可认为在脉动直流电的电压从低向高增大的阶段，例如脉动直流电的电压超过一个预设电压值时，串联结构中的驱动电路的电压调节模块会被启用而进一步控制自身的电压压降予以抬高。脉动直流电的电压超过该预设电压值足以触发每个驱动电路的开关MQ被接通。注意驱动电路的电压调节模块控制自身电压压降予以抬高的时间节点，可能发生在脉动直流电VDC的电压从低向高增大的这一阶段的任意时刻，该时间节点也即开关MQ被接通的时间点。

参见图6，在可选的范例中，在脉动直流电的每个周期的降低阶段，由于随着脉动直流电的降低导致每个驱动电路的分压器105所侦测到的分压值也降低，所以在此阶段所述的开关MQ关断而使电压调节模块103开始退出对电压压降的控制。这种调压行为可能会将电源输入端VCC与电势参考端GND之间的电压压降予以拉低，因为在某些场景下该开关MQ关断而使第一电阻RL1断流、第一电阻RL1的压降陡降。脉动直流电的电压从高向低减小的阶段，例如脉动直流电的电压低于前述预设电压值时，串联结构中的驱动电路的电压调节模块则会退出对自身电压压降的抬高控制。脉动直流电的电压低于该预设电压值足以触发每个驱动电路的开关MQ被关断。驱动电路的电压调节模块退出对自身的电压压降的抬高控制的退出时间节点，可能发生在脉动直流电VDC的电压从高向低减小的这一阶段的任意时刻，该时间节点也即开关MQ被关断的时间点。

参见图7，在可选的范例中，电压调节模块103包括连在电源输入端VCC与所述的电势参考端之间的第二电阻RL2和齐纳二极管ZR及结型场效应晶体管JFET。结型场效应晶体管JFET的控制端耦合到电势参考端GND以及结型场效应晶体管JFET的第二端通过钳位电阻R3也耦合到了该电势参考端GND。该结型场效应晶体管JFET的第一端和第二端如分别是漏极和源极或分别是源极和漏极。该结型场效应晶体管JFET的控制端如是耗尽型结型场效应晶体管栅极控制端。齐纳二极管ZR与第二电阻RL2串联连接在结型场效应晶体管JFET的第一端与电源输入端VCC之间。齐纳二极管ZR的阴极或负极通过第二电阻RL2耦合到电源输入端，齐纳二极管ZR的阳极或正极则耦合到所述的结型场效应晶体管JFET的第一端。实质上齐纳二极管ZR与第二电阻RL2的位置可以互换例如齐纳二极管ZR的阴极或负极耦合到电源输入端，而齐纳二极管ZR的阳极或正极通过第二电阻RL2耦合到结型场效应晶体管JFET的第一端。

参见图7，在可选的范例中，当驱动电路100的电压压降不低于临界电压并足以使得齐纳二极管ZR被反向击穿时，驱动电路100的电压调节模块103才接通。而相反的情况是当驱动电路100的电压压降低于临界电压，齐纳二极管ZR截止未导通，毫无疑虑在此时该驱动电路100的电压调节模块103是被关断的。又称崩溃电压的临界电压是决定齐纳二极管ZR是否被接通的前提条件。电压压降超过齐纳二极管ZR的临界电压意味着齐纳二极管ZR接通，结型场效应晶体管JFET与第二电阻RL2存在电流。在脉动直流电的每个周期之内因为电压必然是从最低值也即谷值上升到最高值也即峰值。由于随着脉动直流电的电压增大导致每个驱动电路100承受的电压压降也跟随着增大，所以在此阶段所述的齐纳二极管ZR会被接通进而导致第二电阻RL2两端的电压增大。这种调压行为相当于将电源输入端VCC与电势参考端GND之间的电压压降予以抬高。

参见图7，在可选的范例中，若电压压降未超过齐纳二极管ZR的临界电压则意味着齐纳二极管ZR截止，结型场效应晶体管JFET与第二电阻RL2没有电流。在脉动直流电的每个周期之内因为电压必然是从最高值也即峰值下降到最低值也即谷值，由于随着脉动直流电的电压降低导致每个驱动电路100承受的电压压降也跟随着下降，所以在此阶段所述的齐纳二极管ZR会被关断进而导致电压调节模块103失去调压功能。相当于在脉动直流电从高向低减小的阶段，电压调节模块103退出对电压压降的抬高控制。

参见图7，若驱动电路100的电压压降足以使齐纳二极管ZR击穿导通，由于结型场效应晶体管JFET的第二端通过钳位电阻R3耦合到电势参考端GND，电流从该结型场效应晶体管JFET的第二端流向钳位电阻R3。钳位电阻R3两端的正向电压视为结型场效应晶体管JFET的源栅电压或漏栅电压。注意钳位电阻R3两端的正向电压和结型场效应晶体管的栅源电压或栅漏电压符号相反。流经钳位电阻R3电流变化至钳位电阻两端的电压恰好等于结型场效应晶体管的夹断电压时，结型场效应晶体管JFET会近乎进入夹断状态并提供少量的漏电流来维持钳位电阻R3两端的电压等于夹断电压。

参见图7，在可选的范例中，在脉动直流电的每个周期的增大阶段，由于随着脉动直流电的增大导致每个驱动电路的齐纳二极管ZR所承受的电压值也增大，所以在此阶段该齐纳二极管ZR接通而导致电压调节模块103开始控制自身的电压压降。这种调压控制相当于在脉动直流电之电压增大阶段启用电压调节模块103。可以认为在脉动直流电的电压从低向高增大的阶段，例如当脉动直流电的电压超过一个预设电压值时，串联结构中的驱动电路的电压调节模块会被启用而进一步控制自身的电压压降予以抬高。脉动直流电的电压超过该预设电压值足以触发每个驱动电路的齐纳二极管ZR接通。驱动电路的电压调节模块控制自身电压压降予以抬高的时间节点，可能发生在脉动直流电VDC的电压从低向高增大的这一阶段的任意时刻，该时间节点即齐纳二极管ZR被接通的时间点。

参见图7，在可选的范例中，在脉动直流电的每个周期的降低阶段，由于随着脉动直流电的降低导致每个驱动电路的齐纳二极管ZR所承受的电压值也降低，所以在此阶段该齐纳二极管ZR截止而使电压调节模块103开始退出对电压压降的控制。这种调压行为可能会将电源输入端VCC与电势参考端GND之间的电压压降予以拉低，因为某些场合该齐纳二极管ZR截止使第二电阻RL2断流、第二电阻RL2的压降陡降。脉动直流电的电压从高向低减小的阶段，例如脉动直流电的电压低于前述预设电压值时，串联结构中的驱动电路的电压调节模块则会退出对自身电压压降的抬高控制。脉动直流电的电压低于该预设电压值足以触发每个驱动电路的齐纳二极管ZR被截止。驱动电路的电压调节模块退出对自身电压压降的抬高控制的退出时间节点，可能发生在脉动直流电VDC的电压从高向低减小的这一阶段的任意时刻，该时间节点即齐纳二极管ZR被关断的时间点。

参见图8，首先必须阐明：在业界如何利用脉宽调制模块生成脉冲宽度调制信号实质上是属于现有技术的范畴，然而鉴于本申请涉及到脉冲宽度调制信号，所以仍然给出了利用灰度数据形成脉冲宽度调制信号的范例，但这并不意味着本申请形成脉冲宽度调制信号的方式只限制于该范例。控制红色发光二极管的第一个脉宽调制模块MOD1配置有数据比较器CMP10和计数模块CNT。计数模块CNT输出计数数据Q[M:0]并且可利用图示的时钟信号CLK来触发计数模块CNT进行计数。第一个脉宽调制模块MOD1将与其配对的第一路发光二极管LED1匹配的灰度数据R[M:0]和计数数据Q[M:0]进行比较从而产生所述的第一路脉宽调制信号PWM₁，是由比较器CMP10来执行数据比较。

参见图8，控制绿色这一基色发光二极管的第二个脉宽调制模块MOD2配置有数据比较器CMP20和计数模块CNT。计数模块CNT输出计数数据Q[M:0]并且可利用图示的时钟信号CLK来触发计数模块CNT进行计数。第二个脉宽调制模块MOD2将与其配对的第二路发光二极管LED2匹配的灰度数据G[M:0]和计数数据Q[M:0]进行比较从而产生所述的第二路脉宽调制信号PWM₂，是由比较器CMP20来执行数据比较。

参见图8，控制蓝色这一基色发光二极管的第三个脉宽调制模块MOD3配置有数据比较器CMP30和计数模块CNT。计数模块CNT输出计数数据Q[M:0]并且可利用图示的时钟信号CLK来触发计数模块CNT进行计数。第三个脉宽调制模块MOD3将与其配对的第三路发光二极管LED3匹配的灰度数据B[M:0]和计数数据Q[M:0]进行比较从而产生所述的第三路脉宽调制信号PWM₃，是由比较器CMP30来执行数据比较。

参见图8，变频模式下时钟信号CLK频率可以改变。如比较器CMP10被启用时触发计数模块CNT计数的时钟信号CLK为第一频率，以及譬如比较器CMP20被启用时触发计数模块CNT计数的时钟信号CLK为第二频率，以及譬如比较器CMP30被启用时触发计数模块CNT计数的时钟信号CLK为第三频率。在非变频模式下第一频率至第三频率是完全相同的而在变频模式下，第一频率至第三频率可以是不同的。

参见图9，驱动电路100中第一路至第三路脉宽调制信号PWM₁-PWM₃共有的每个所谓循环周期T被分割成多个时段例如时段TM1和TM2及TM3。通常情况下脉宽调制信号的信号数目与该循环周期所分割成的时段的数量相同，即有几路脉宽调制信号就将每个循环周期分割成几个时段。例如本范例中脉宽调制信号的信号数目为三所以每个循环周期也分割成图示的三个时段。在可选的实施例中，要求每路脉宽调制信号的有效逻辑值分布在相应的一个时段内：例如第一路脉宽调制信号PWM₁的有效逻辑值如高电平分布在相应的第一个时段TM1内，如第二路脉宽调制信号PWM₂的有效逻辑值如高电平分布在相应的第二个时段TM2内，如第三路脉宽调制信号PWM₃的有效逻辑值如高电平分布在相应的第三个时段TM3内。时段TM1用于布置第一路脉宽调制信号PWM₁的有效逻辑值如高电平，作为对比第二个时段TM2用于布置第二路脉宽调制信号PWM₂的有效逻辑值如高电平，作为对比第三个时段TM3用于布置第三路脉宽调制信号PWM₃的有效逻辑值如高电平。基于以上可选的实施例中，第一路脉宽调制信号PWM₁如果出现高电平则其高电平只分布在第一个时段TM1而非时段TM2和TM3，第一个时段TM1当然允许分布第一路脉宽调制信号PWM₁的低电平。第二路脉宽调制信号PWM₂如果出现高电平则其高电平只分布在第二个时段TM2而非时段TM1和TM3，第二个时段TM2当然允许分布第二路脉宽调制信号PWM₂的低电平。第三路脉宽调制信号PWM₃如果出现高电平则其高电平只分布在第三个时段TM3而非时段TM1和TM2，第三个时段TM3当然允许分布第三路脉宽调制信号PWM₃的低电平。可选的实施例中，每个时段的时间长度由与其相配的时钟信号触发计数器进行计时。任意一路发光二极管所对应的一路脉宽调制信号出现有效逻辑值时，该任意一路发光二极管被点亮并流过恒流单元的恒定电流。

参见图9，前文已记载第一至第三路脉宽调制信号PWM₁至PWM₃执行或非逻辑运算的结果视为控制信号CTL。第一个时段TM1内第一路脉宽调制信号PWM₁的低电平使得控制信号CTL为高电平、第二个时段TM2内第二路脉宽调制信号PWM₂的低电平使得控制信号CTL为高电平、第三个时段TM3内第三路脉宽调制信号PWM₃的低电平使得控制信号CTL为高电平。控制信号CTL出现有效逻辑值时，如出现高电平时会使得前文记载的第四开关S4接通，导致和第四开关S4串联连接的负载如电阻RX中流通有所述恒流单元CC1所提供的恒定电流。负载与多路发光二极管并联，负载亦和恒流单元串联在电源输入端与电势参考端间。控制信号出现有效逻辑值时，恒流单元提供的恒定电流切换到流经负载而此时发光二极管LED1-LED3没有恒定电流流过。考虑到脉动电压的脉动特性会天然的引起电压调节模块103存在无法避免的关断时间，恒定电流切换到流经负载之意义在于避免所述驱动电路100出现近乎电流断流的异常。再者即便是所述的电压调节模块103已被接通，若没有负载如电阻RX这一支路，当前述三路脉宽调制信号均为低电平时流经驱动电流100的实际电流可能不再合乎总电流IS的需求。

参见图8，关于脉宽调制信号共有的每个循环周期被分割成多个时段、每路脉宽调制信号的有效逻辑值只分布在相应的一个时段内的方案有多种。在可选的实施例中例如可以假设计数模块CNT的完整计数数据Q[M+2:0]含指定的高位数据Q[M+2:M+1]和包含指定的低位数据Q[M:0]，该低位计数数据Q[M:0]可以用于与各种颜色所匹配的灰度数据进行比较来产生所谓的脉宽调制信号。高位数据Q[M+2:M+1]则可以用于在多路脉宽调制信号中选择输出哪一路脉宽调制信号。高位数据Q[M+2:M+1]作为通道选择信号或称地址码输入例如当它为00时会触发通道开关MUX1接通，通道开关MUX1允许计数数据和红色发光二极管固态光源所匹配的灰度数据进行比较，此时第一个时段TM1的时间长度由时钟信号来触发计数模块进行计数，第一路脉宽调制信号PWM₁的有效逻辑值自然而然的被布置在第一个时段TM1之内。高位数据Q[M+2:M+1]作为通道选择信号或称地址码输入例如当它为01时会触发通道开关MUX2接通，通道开关MUX2允许计数数据和绿色发光二极管固态光源所匹配的灰度数据进行比较，此时第二个时段TM2的时间长度由时钟信号来触发计数模块进行计数，第二路脉宽调制信号PWM₂的有效逻辑值自然而然的被布置在第二个时段TM2之内。高位数据Q[M+2:M+1]作为通道选择信号或称地址码输入例如当它为10时会触发通道开关MUX3接通，通道开关MUX3允许计数数据和蓝色发光二极管固态光源所匹配的灰度数据进行比较，此时第三个时段TM3的时间长度由时钟信号来触发计数模块进行计数，第三路脉宽调制信号PWM₃的有效逻辑值自然而然的被布置在第三个时段TM3之内。低位计数数据在每个计数阶段计满后会导致高位数据进位一次所以高位数据会自行递增。通道开关MUX1-MUX3可以是数据选择器或多路选择器或者多路选择开关的通道开关，任意一个通道开关导通时其他通道开关关闭。

参见图9，关于脉宽调制信号共有的每个循环周期被分割成多个时段、每路脉宽调制信号的有效逻辑值只分布在相应的一个时段内还有其他替代性的方案。在可选实施例中例如只允许第一个脉宽调制模块MOD1在第一个时段TM1启用，余下的其他两个脉宽调制模块被禁止输出任何脉宽调制信号，将灰度数据R[M:0]和计数数据Q[M:0]进行比较从而产生位于第一个时段TM1内的所述的第一路脉宽调制信号PWM₁。在可选的实施例中例如只允许第二个脉宽调制模块MOD2在第二个时段TM2启用，余下的其他两个脉宽调制模块被禁止输出任何脉宽调制信号，将灰度数据G[M:0]和计数数据Q[M:0]进行比较从而产生位于第二个时段TM2内的所述的第二路脉宽调制信号PWM₂。在可选的实施例中例如只允许第三个脉宽调制模块MOD3在第三个时段TM3启用，余下的其他两个脉宽调制模块被禁止输出任何脉宽调制信号，将灰度数据B[M:0]和计数数据Q[M:0]进行比较从而产生位于第三个时段TM3内的所述的第三路脉宽调制信号PWM₃。第一个时段结束之后紧接着是第二个时段以及第二个时段结束之后紧接着是第三个时段，这三个时段构成单个基本的循环周期以及每个当前的循环周期结束之后立即进入下一个循环周期。

参见图10，在可选范例中，电压调节模块103包括连在电源输入端VCC与所述的电势参考端GND之间的分压器105。如带有分压电阻R1和R2的分压器105在图中对电源输入端VCC与电势参考端GND之间电压压降进行采样，在电阻R1和R2之间的互连节点处获得电压压降的分压值。电压调节模块103包括位于电源输入端VCC与所述的电势参考端GND之间串联的第三电阻RL3和电流源CS2，它们两者的位置实质上可以相互调换并且只要保留它们两者之间的串联关系即可。

参见图10，在可选的范例中，电压调节模块103包括比较器A。比较器A的作用是比较分压器105取得的分压值和阈值电压VTH。分压值和阈值电压VTH被分别输入到该电压比较器A的正相输入端和反相输入端。若分压值超过阈值电压VTH比较结果是高电平而比较器A的输出结果用于控制电流源CS2，电流源CS2接通，以至于此时会产生流经第三电阻RL3与电流源CS2的电流。在脉动直流电的每个周期内电压必然会从最低值也即谷值上升到最高值也即峰值，随着电压增大引起驱动电路的分压器105所侦测到的分压值也增大，所以在此阶段电流源CS2会被接通而直接导致第三电阻RL3两端的电压值亦同步增大，电源输入端VCC与电势参考端GND间的电压压降被抬高。若前述的比较结果是低电平并使得电流源CS2被关断，以至于所述的电流源CS2在此时截止和没有流经第三电阻RL3与该电流源CS2的电流。在脉动直流电的每个周期之内电压必然会从最高值也即峰值下降到最低值也即谷值，随着脉动电压降低引起分压器105所侦测到的分压值也减小，所以在此阶段电流源CS2会被截流而直接诱使第三电阻RL3两端的电压值亦同步减小，导致电压调节模块103失去调压功能。相当于脉动直流电的电压从高向低减小的阶段，电压调节模块103退出对自身电压压降的抬高控制。

参见图10，在可选的范例中，电压调节模块103包括比较器A。比较器A依然是比较该分压器105取得的分压值和阈值电压VTH。分压值和阈值电压VTH可分别输入到该电压比较器A的反相输入端和正相输入端。电流源CS2在本范例中改为在低电平的控制之下被接通而在高电平的控制之下被关断。若分压值超过阈值电压VTH比较结果是低电平而比较器A的输出结果用于控制电流源CS2，电流源CS2接通，该情况往往是随着脉动直流电的增大导致每个驱动电路的分压器105的分压值也增大。当完全相反的结果产生时再来分析电压调节模块的反应。在分压值低于阈值电压VTH时则比较结果是高电平并且比较器A的输出结果依然控制电流源CS2，电流源CS2关断，该情况往往是随着脉动直流电的降低导致每个驱动电路的分压器105的分压值也降低。电流源CS2允许和图中未示意出的开关串联以及比较器A控制此开关的接通或关断，这仍然是比较器决定电流源是否接通的范例，电流源CS2和与其串联的开关视为整体。或电流源CS2自身也允许带有图中未示意的开关及比较器A控制此开关的接通或关断，此开关若被接通意味着让电流源输出恒定电流而此开关被关断意味着电流源无电流输出，这仍然是比较器决定电流源是否接通的范例，电流源CS2连同其带有的开关视为整体。以带有运算放大器和功率管的电压电流转换器(V/I转换器)这类电流源为例：运算放大器的输出端耦合到功率管的控制端且由运算放大器来控制功率管输出的恒定电流的大小，功率管常见的是双极晶体管和场效应管。例如电压电流转换器带有的开关可以设置在运算放大器的输出端和功率管的控制端之间，或者电压电流转换器带有的开关可设置在功率管的电流流入端处或设置在功率管的电流流出端处，比较器A控制此开关的接通或关断，此开关若被接通意味着让电流源输出恒定电流而此开关被关断意味着电流源无电流输出。因此如何利用比较结果等类似的信号来关断或接通电流源CS2可借助于现有技术予以实现。

参见图10，在可选范例中，在脉动直流电的每个周期的增大阶段，由于随着脉动直流电的增大导致每个驱动电路的分压器105所侦测到的分压值也增大，所以在此阶段所述电流源CS2接通而使得电压调节模块103开始控制自身的电压压降。这种调压控制相当于在脉动直流电之电压增大阶段启用电压调节模块103。可以认为在脉动直流电的电压从低向高增大的阶段，例如当脉动直流电的电压超过一个预设电压值时，串联结构中的驱动电路的电压调节模块会被启用而进一步控制自身的电压压降予以抬高。脉动直流电的电压超过该预设电压值足以触发每个驱动电路的电流源CS2接通。注意驱动电路的电压调节模块控制自身电压压降予以抬高的时间节点，可能发生在脉动直流电VDC的电压从低向高增大的这一阶段的任意时刻，该时间节点即电流源CS2被接通的时间点。

参见图10，在可选范例中，在脉动直流电的每个周期的降低阶段，由于随着脉动直流电的降低导致每个驱动电路的分压器105所侦测到的分压值也降低，所以在此阶段所述电流源CS2关断而使电压调节模块103开始退出对电压压降的控制。这种调压行为可能会将电源输入端VCC与电势参考端GND之间的电压压降予以拉低，因为某些场景下电流源CS2关断而使第三电阻RL3断流、第三电阻RL3的压降陡降。脉动直流电的电压从高向低减小的阶段，例如脉动直流电的电压低于前述预设电压值时，串联结构中的驱动电路的电压调节模块则会退出对自身电压压降的抬高控制。脉动直流电的电压低于该预设电压值足以触发每个驱动电路的电流源CS2被关断。驱动电路的电压调节模块退出对自身的电压压降的抬高控制的退出时间节点，可能发生在脉动直流电VDC的电压从高向低减小的这一阶段的任意时刻，该时间节点也即电流源CS2被关断的时间点。

参见图11，在可选范例中，电压调节模块103包括连在电源输入端VCC与所述的电势参考端之间的第四电阻RL4和系列齐纳二极管ZR以及电流源CS3。该三者的位置实质上可以相互调换且只要保持它们三者之间的串联关系即可。齐纳二极管ZR的串接数量可以根据实际需求来设计。通常串接的齐纳二极管ZR的数量越多则意味着反向击穿要求的临界电压相对应的越高，相反串接的齐纳二极管ZR的数量越少则意味着反向击穿要求的临界电压相对应的越低。如齐纳二极管ZR阴极或负极通过第四电阻RL4耦合到电源输入端而电流源CS3设在齐纳二极管ZR阳极或正极与电势参考端间，注意这仅仅是该三者串联的一个可选范例。图7亦可使用数量更多的齐纳二极管ZR。

参见图11，在可选范例中，当驱动电路100的电压压降不低于临界电压并足以使得齐纳二极管ZR被反向击穿时，驱动电路100的电压调节模块103才接通。而相反的情况是当驱动电路100的电压压降低于临界电压，齐纳二极管ZR截止未导通，毫无疑虑在此时该驱动电路100的电压调节模块103是被关断的。事先设计的合理临界电压是决定齐纳二极管ZR是否被接通的前提条件。电压压降超过齐纳二极管ZR的临界电压意味着齐纳二极管ZR接通，齐纳二极管ZR、电流源CS3、第四电阻RL4有电流。在脉动直流电的每个周期之内因为电压必然会从最低值也即谷值上升到最高值也即峰值。由于随着脉动直流电的电压增大导致每个驱动电路100承受的电压压降也跟随着增大，所以在此阶段所述的齐纳二极管ZR会被接通进而导致第四电阻RL4两端的电压增大。电压调节模块及电流源被接通的诱因是脉动直流电之电压上升至电压压降比临界电压高。这种调压行为相当于将电源输入端VCC与电势参考端GND之间的电压压降予以抬高。

参见图11，在可选范例中，若电压压降未超过齐纳二极管ZR的临界电压则意味着齐纳二极管ZR截止，齐纳二极管ZR、电流源CS3、第四电阻RL4无电流。在脉动直流电的每个周期之内因为电压必然会从最高值也即峰值下降到最低值也即谷值，由于随着脉动直流电的电压降低导致每个驱动电路100承受的电压压降也跟随着下降，所以在此阶段所述的齐纳二极管ZR会被关断进而导致电压调节模块103失去调压功能。电压调节模块及电流源被关断的诱因是脉动直流电之电压跌落至电压压降比临界电压低。相当于在脉动直流电从高向低减小的阶段，电压调节模块103退出对电压压降的抬高控制。

参见图11，在可选范例中，在脉动直流电的每个周期的增大阶段，由于随着脉动直流电的增大导致每个驱动电路的齐纳二极管ZR所承受的电压值也增大，所以在此阶段该齐纳二极管ZR会接通而使电压调节模块103开始控制自身的电压压降。这种调压控制相当于在脉动直流电之电压增大阶段启用电压调节模块103。可以认为在脉动直流电的电压从低向高增大的阶段，例如当脉动直流电的电压超过一个预设电压值时，串联结构中的驱动电路的电压调节模块会被启用而进一步控制自身的电压压降予以抬高。脉动直流电的电压超过该预设电压值足以触发每个驱动电路的齐纳二极管ZR接通。驱动电路的电压调节模块控制自身电压压降予以抬高的时间节点，可能发生在脉动直流电VDC的电压从低向高增大的这一阶段的任意时刻，该时间节点即齐纳二极管ZR被接通的时间点。

参见图11，在可选范例中，在脉动直流电的每个周期的降低阶段，由于随着脉动直流电的降低导致每个驱动电路的齐纳二极管ZR所承受的电压值也降低，所以在此阶段该齐纳二极管ZR截止而使电压调节模块103开始退出对电压压降的控制。这种调压行为可能会将电源输入端VCC与电势参考端GND之间的电压压降予以拉低，因为某些场合该齐纳二极管ZR截止使第四电阻RL4断流、第四电阻RL4的压降陡降。脉动直流电的电压从高向低减小的阶段，例如脉动直流电的电压低于前述预设电压值时，串联结构中的驱动电路的电压调节模块则会退出对自身电压压降的抬高控制。脉动直流电的电压低于该预设电压值足以触发每个驱动电路的齐纳二极管ZR被截止。驱动电路的电压调节模块退出对自身电压压降的抬高控制的退出时间节点，可能发生在脉动直流电VDC的电压从高向低减小的这一阶段的任意时刻，该时间节点即齐纳二极管ZR被关断的时间点。

参见图11，恒流单元和电流源又称为恒流源模块(CurrentSource)并将所产生的稳定的基准电流或恒定电流视为驱动电流。负载或光源和恒流源模块串联就能将它们的电流稳住并实现恒流控制之目的。或由电流镜结构来匹配恒流源模块使得流过电流镜的电流要么等于基准电流要么和基准电流成比例关系，电流镜(CurrentMirror)是恒流源模块的特定形式且它的镜像电流与输入的基准电流相等或成比例，特点是流经电流镜的镜像电流是对输入给它的基准电流按一定的比例进行复制或说拷贝。则使镜像电流流过负载或光源也可以对负载或光源实施恒流驱动。在本申请中但凡能产生稳定基准电流或说恒定电流的电路均可归属到恒流单元CC1或电流源CS2-CS3的定义之列，类似于电压电流转换器等恒流源模块都是恒流单元或电流源的可选范例。可知图中所示的产生恒定输出电流的恒流单元或电流源之电路拓扑结构实质上并不唯一而是多样化的。

参见图12，已知源自交流电的脉冲直流电VDC具脉动特性。在脉动直流电的电压从低向高增大的阶段，串联的诸多驱动电路100各自的电压压降被主动调节，设计在此阶段每个驱动电路100的电压调节模块103均控制自身的电压压降予以上调。在串联结构中每个驱动电路100都抬高了自身的电压压降，所以脉冲直流电VDC所增加的电压部分无法再聚集在一个或少数几个驱动电路100处，而是脉冲直流电VDC的电压被均匀的分配给各驱动电路100。阴影部分表示尽管脉动直流电VDC的电压值在增大，但是各个驱动电路的电压压降DIV1、DIV2、……DIVN之间的差异已经很小。脉动直流电的电压从高向低降低的阶段，串联的诸多驱动电路100各自的电压压降依然被调节，设计在此阶段每个驱动电路100的电压调节模块103退出对自身电压压降的上调控制。图中脉冲直流电的阴影部分体现了电压调节模块正在控制自身的电压压降予以上调抬高，图中脉冲直流电的非阴影部分体现电压调节模块退出了对自身电压压降的上调控制。脉动电压在高于预设电压值的阴影部分处使各个驱动电路控制自身的电压压降上调抬高，脉动电压在低于预设电压值的非阴影部分处使各驱动电路退出对自身电压压降的上调控制。

参见图12，描绘了脉冲直流电VDC在数个周期的波形示意图。电流IS的指向图代表流经串联连接的诸多驱动电路100的串级电流。每个驱动电路100的总输入电流和总输出电流均等于电流IS。脉动直流电VDC的电压从低向高增大的阶段，每个驱动电路的电压调节模块103控制自身的电压压降予以抬高，电流IS也随之抬升，原因就在于所述电压调节模块103被激活启用并产生了流经电压调节模块103的电流。串级电流之抬升行为可能发生在脉动直流电的电压从低向高增大的这一阶段的任意时刻。由脉动电压自身的脉动特性，作为对比，脉动直流电VDC的电压从高向低减小的阶段，每个驱动电路的电压调节模块103退出对自身电压压降的抬高控制，电流IS随之降低，原因就在于所述电压调节模块103被休眠禁用并减少了流经电压调节模块103的电流。串级电流之降低行为可能发生在脉动直流电的电压从高向低减小的这一阶段的任意时刻。在适应脉动直流电的系统中从供电和用电的角度来看，系统的输入电流波形基本上跟随脉动电压波形从而输入电流电压近乎是同频同相，能够使从电源吸取到的有功功率最大化，具有较高的功率因数和具有较佳的总谐波失真指标。在某些范例中如果没有引入电压调节模块而让串级电流持续为恒定电流则功率因数将会有所欠缺。更重要的是，由于摒弃了交流电到直流电之间的电压转换器环节所以完美的解决了电磁干扰和电磁兼容的问题。

参见图13，前文描述的驱动电路100以驱动光源为例，可向负载或光源提供恒定电流从而对负载实施恒流驱动。驱动电路通常又以集成电路或芯片的形式出现。前文记载所述负载或光源和恒流单元CC1连在电源输入端VCC与电势参考端GND间。在替代性的范例中可直接将恒流单元CC1连在电源输入端VCC与电势参考端GND间。按照前文所言允许光源和恒流单元串联在电源输入端与电势参考端之间、以及还允许负载和恒流单元串联在电源输入端与电势参考端之间。但是作为与前文完全不同的实施方式，本范例却允许单独存在的恒流单元直接连接在电源输入端与电势参考端之间，因为固态光源可以被移位至与各个驱动电路100串联并且如图所示的发光二极管LED4正是如此。图示的实施例中将发光二极管W如白光等各颜色的发光二极管和恒流单元CC1两者设计成连接在电源输入端VCC与电势参考端GND间。舍去发光二极管W则恒流单元CC1直接连在电源输入端VCC与电势参考端GND间。无论是在保留发光二极管W的实施例之中还是在舍去该发光二极管W的实施例中，驱动电路100可摒弃数据传输模块DAT和摒弃所谓的脉宽调制模块MOD1-MOD3等，因为发光二极管W和发光二极管LED4在本范例中无需采用业界所谓的脉冲调光技术。注意调节电压压降的电压检测模块103在本范例中仍然需要保留因为这属于前提条件。本范例允许发光二极管不受脉宽调制模块的控制并且无需在线撷取灰度数据，所以具有更佳的灵活性和更低的成本优势。

参见图13，串联的诸多驱动电路100还与一个或多个发光二极管LED4如白光二极管予以串联连接。驱动电路100既可以聚集在一起没有被发光二极管LED4打散即没有在诸多驱动电路100之间插入发光二极管LED4，诸多驱动电路100又可以分散在诸多的发光二极管当中即在驱动电路100之间插入发光二极管LED4。例如在串联连接的诸多驱动电路100中，可将后一个驱动电路100的电源输入端VCC直接耦合到前一个所述的驱动电路100的电势参考端GND。后一个驱动电路100的电源输入端VCC亦可通过所述的发光二极管LED4间接耦合前一个驱动电路100的电势参考端GND。既可以在多个驱动电路之间穿插分布有发光二极管LED4，又可以在多个发光二极管LED4之间穿插分布有驱动电路。如前一个驱动电路的电势参考端GND连到发光二极管LED4之阳极而所述的发光二极管LED4之阴极耦合到后一个驱动电路的电源输入端VCC。表征着流经所有驱动电路的总电流IS还流经所有的发光二极管LED4。图中展示了串联连接的诸多驱动电路还与一个或多个发光二极管LED4串接在电源的正负极之间。本范例各驱动电路控制自身的电压压降予以抬高等效于是主动的承揽一部分压降到自身。串接连接的诸多驱动电路之间除了可以连接发光二极管LED4外还可用电阻等负载代替。

参见图13，恒流装置与固态类光源串联存在着弊端。须认识到恒流装置与发光二极管光源串联连接时，一旦利用电源电压为发光二极管和恒流装置之串组供电，发光二极管光源的物理特性却决定了一个无法回避的负面弊病：电源电压之微小波动起伏阶段所增长的电压绝大部分由恒流装置承担。与此同时，电源电压即使有微小波动起伏，发光二极管本身所承担的电压部分之增长程度相对而言几乎可以忽略，易损坏恒流装置。在本申请中驱动电路100与一个或多个发光二极管LED4串联，脉动直流电的电压在脉动起伏阶段所增长的电压绝大部分被施加在驱动电路100处，驱动电路100主动调高自身的电压压降而让脉动直流电的电压增长部分被各驱动电路100所分担。这种调压方案不仅保护了驱动电路100不易损坏，解决了脉动直流电所增加的电压总是聚集在一个或少数几个驱动电路处的弊端，作为主要热源的驱动电路100也被分散开。原本能轻易加速发光二极管类光源老化进程和损害驱动电路本身的高温集聚效应被解除。在脉动电压供电条件下各驱动电路抬高自身的电压压降的同时会兼顾性的上调串级电流，而各驱动电路退出对自身电压压降的抬高控制的同时亦会下调串级电流，串级电流之大小变化近乎是跟随脉动电压之大小变化并使从电源吸取的有功功率最大化。这符合业界提出的提高功率因数和降低对电网的谐波污染之目的，系统接入电网会净化电网，即使没有引入传统有源功率因数校正电路或无源功率因数校正电路，也具备较佳的功率因数值和总谐波失真指标。

参见图13，本实施例和前文记载的各实施例大多是由直流电压源为串联连接的多个驱动电路供电，直流电压源以脉动直流电VDC作为主要的范例进行阐释。实质上非脉动电压形式的稳定电压亦可视为直流电压源，来为串联的多个驱动电路供电。典型的例如由前文记载的电压转换器DC所提供稳定电压来为串联的多个驱动电路供电。注意这里的稳定电压是相对脉动电压而言的，也允许稳定电压之电压值大小可调。譬如电压转换器输出电压大小等级不同的稳定电压给串联的驱动电路供电。但是不像脉动电压，稳定电压的电压大小和方向几乎都不随时间的变换而随之瞬态改变。驱动电路在脉动电压供电模式下的技术特征同样也适用于稳定电压的供电模式。例如在多个驱动电路串联连接的前提下可由稳定电压或脉动电压为多个驱动电路供电：在稳定电压或脉动电压的电压不低于前述预设电压值时会激活启用所述的电压调节模块，以至于每个驱动电路的电压调节模块控制自身的电压压降予以抬高。或者是在稳定电压或脉动电压的电压低于所述的预设电压值时会休眠禁用所述的电压调节模块，此时每个驱动电路的电压检测模块不再对自身的所述电压压降进行抬高上调控制。脉动电压或稳定电压等直流电压可为驱动电路供电。譬如在使用稳定电压作为供电电压的前提之下，调高稳定电压的电压等级相当于直流电压之电压值进入从低向高增大的阶段，仍然是多个驱动电路串联连接，可使得每个驱动电路的电压调节模块控制自身的电压压降予以抬高。调低稳定电压的电压等级相当于直流电压之电压值进入从高向低减小的阶段，仍然是多个驱动电路串联连接，可使得每个驱动电路的电压调节模块退出对自身电压压降的抬高控制。宽电压方案兼顾脉动电压和稳定电压。为了以示区分供电电源即直流电压允许是脉动电压或非脉动电压形式的稳定电压。

以上通过说明和附图的内容，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言阅读上述说明后，各种变化和修正无疑将显而易见。因此所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容都应认为仍属本发明的意图和范围内。

Claims (33)

1.一种支持宽电压输入的系统，其特征在于，包括：

串联连接的多个驱动电路，由直流电压为串联连接的多个所述驱动电路供电；

所述驱动电路包括电源输入端以及电势参考端，在串联连接的多个所述驱动电路中将后一个所述驱动电路的电源输入端耦合到相邻前一个所述驱动电路的电势参考端；

所述驱动电路用于驱动一路或多路发光二极管，每一路发光二极管路均和所述驱动电路的恒流单元串联在电源输入端与电势参考端之间；

所述驱动电路具有设置在电源输入端与电势参考端之间的电压调节模块；

每个所述驱动电路的电源输入端与电势参考端之间存在着电压压降；

在直流电压的电压值从低向高增大的阶段，当直流电压不低于一预设电压值时，每个所述驱动电路的所述电压调节模块控制自身的所述电压压降予以抬高；或者

在直流电压的电压值从高向低减小的阶段，当直流电压低于所述预设电压值时，每个所述驱动电路的所述电压调节模块退出对自身的所述电压压降的抬高控制。

2.根据权利要求1所述的支持宽电压输入的系统，其特征在于：

每个所述驱动电路包括：

多个脉宽调制模块，每个脉宽调制模块根据与其配对的一路发光二极管所匹配的灰度数据来形成相应的一路脉宽调制信号，多路发光二极管对应着多路脉宽调制信号；以及

在每个所述驱动电路中：

多路脉宽调制信号共有的每个循环周期被分割成多个时段，每路脉宽调制信号的有效逻辑值分布在相应的一个时段内；

任意一路发光二极管对应的一路脉宽调制信号出现有效逻辑值时，该任意一路发光二极管被点亮并流过恒流单元提供的恒定电流。

3.根据权利要求2所述的支持宽电压输入的系统，其特征在于：

每个所述驱动电路至少配备有红绿蓝三种基色的三路发光二极管。

4.根据权利要求2所述的支持宽电压输入的系统，其特征在于：

每个所述驱动电路还包括带有解码器的数据传输模块，用于从接收的通讯数据中译码出灰度数据以及用于转发通讯数据；并且

多个所述驱动电路以级联连接的方式接收通讯数据：

每个所述驱动电路收到通讯数据后，提取属于本级的通讯数据和将接收到的余下其他通讯数据转发给与它级联连接的后一级。

5.根据权利要求2所述的支持宽电压输入的系统，其特征在于：

每个所述驱动电路还配备有与多路发光二极管并联的一个负载；

所述负载和所述恒流单元串联在电源输入端与电势参考端之间；

多路脉宽调制信号实施或非逻辑运算得到的结果视为一个控制信号，在控制信号出现有效逻辑值时，将恒流单元提供的恒定电流切换到流经该负载。

6.根据权利要求1所述的支持宽电压输入的系统，其特征在于：

所述电压调节模块包括：

设置在电源输入端与电势参考端之间的分压器，对所述电压压降采样并获得分压值；

在电源输入端与电势参考端之间串联的电阻、开关、稳压二极管；

输出端耦合到所述开关的控制端的比较器，该比较器将所述分压值与一个阈值电压进行比较并且在所述分压值超过所述阈值电压时，接通所述开关并使稳压二极管导通；

在所述分压值低于所述阈值电压时，关断所述开关。

7.根据权利要求1所述的支持宽电压输入的系统，其特征在于：

所述电压调节模块包括：

在电源输入端与电势参考端之间串联的电阻、齐纳二极管、结型场效应晶体管；

齐纳二极管与电阻串接在结型场效应晶体管的第一端与电源输入端之间；

结型场效应晶体管的控制端耦合到电势参考端以及结型场效应晶体管的第二端通过另一钳位电阻耦合到电势参考端。

8.根据权利要求7所述的支持宽电压输入的系统，其特征在于：

任意一个所述驱动电路的电压压降只有在不低于一个临界电压，使得齐纳二极管被反向击穿时，该任意一个所述驱动电路的所述电压调节模块才接通；

任意一个所述驱动电路的电压压降低于临界电压时，齐纳二极管截止，该任意一个所述驱动电路的所述电压调节模块被关断。

9.根据权利要求1所述的支持宽电压输入的系统，其特征在于：

所述电压调节模块包括：

设置在电源输入端与电势参考端之间的分压器，对所述电压压降采样并获得分压值；

在电源输入端与电势参考端之间串联的电阻、电流源；

决定该电流源是否被接通的比较器，该比较器将所述分压值与一个阈值电压进行比较并且在所述分压值超过所述阈值电压时，接通该电流源；

在所述分压值低于所述阈值电压时，关断该电流源。

10.根据权利要求1所述的支持宽电压输入的系统，其特征在于：

所述电压调节模块包括：

在电源输入端与电势参考端之间串联的电阻、齐纳二极管、电流源；

任意一个所述驱动电路的电压压降只有在不低于一个临界电压、使得齐纳二极管被反向击穿而导通时，该电流源才接通，否则该电流源被关断。

11.根据权利要求1所述的支持宽电压输入的系统，其特征在于：

由交流电整流后得到脉动电压形式的所述直流电压。

12.一种支持宽电压输入的方法，其特征在于：

将多个驱动电路予以串联连接；

所述驱动电路包括电源输入端以及电势参考端，在串联连接的多个所述驱动电路中将后一个所述驱动电路的电源输入端耦合到相邻前一个所述驱动电路的电势参考端；

所述驱动电路用于驱动一路或多路发光二极管，每一路发光二极管路均和所述驱动电路的恒流单元串联在电源输入端与电势参考端之间；

所述驱动电路具有设置在电源输入端与电势参考端之间的电压调节模块；

每个所述驱动电路的电源输入端与电势参考端之间存在着电压压降；

所述的方法包括：

将交流电整流后得到的直流电压施加给多个所述驱动电路，以实现供电；

随着直流电压的电压值从低向高增大，当直流电压不低于一预设电压值时，迫使每个所述驱动电路的所述电压调节模块自适应的抬高所述电压压降，直流电压之电压值被均匀分配给各个所述驱动电路；或

随着直流电压的电压值从高向低减小，当直流电压低于所述预设电压值时，迫使每个所述驱动电路的所述电压调节模块自适应的拉低所述电压压降。

13.根据权利要求12所述的方法，其特征在于：

所述电压调节模块包括：

设置在电源输入端与电势参考端之间的分压器，对所述电压压降采样并获得分压值；

在电源输入端与电势参考端之间串联的电阻、开关、稳压二极管；

输出端耦合到所述开关的控制端的比较器，该比较器将所述分压值与一个阈值电压进行比较并且在所述分压值超过所述阈值电压时，接通所述开关并使稳压二极管导通；

在所述分压值低于所述阈值电压时，关断所述开关。

14.根据权利要求12所述的方法，其特征在于：

所述电压调节模块包括：

在电源输入端与电势参考端之间串联的电阻、齐纳二极管、结型场效应晶体管；

齐纳二极管与电阻串接在结型场效应晶体管的第一端与电源输入端之间；

结型场效应晶体管的控制端耦合到电势参考端以及结型场效应晶体管的第二端通过另一钳位电阻耦合到电势参考端。

15.根据权利要求12所述的方法，其特征在于：

所述电压调节模块包括：

设置在电源输入端与电势参考端之间的分压器，对所述电压压降采样并获得分压值；

在电源输入端与电势参考端之间串联的电阻、电流源；

决定该电流源是否被接通的比较器，该比较器将所述分压值与一个阈值电压进行比较并且在所述分压值超过所述阈值电压时，接通该电流源；

在所述分压值低于所述阈值电压时，关闭该电流源。

16.根据权利要求12所述的方法，其特征在于：

所述电压调节模块包括：

在电源输入端与电势参考端之间串联的电阻、齐纳二极管、电流源；

任意一个所述驱动电路的电压压降只有在不低于一个临界电压、使得齐纳二极管被反向击穿而导通时，该电流源才接通，否则该电流源被关断。

17.根据权利要求12所述的方法，其特征在于：

每个所述驱动电路包括：

多个脉宽调制模块，每个脉宽调制模块根据与其配对的一路发光二极管所匹配的灰度数据来形成相应的一路脉宽调制信号，多路发光二极管对应着多路脉宽调制信号；以及

在每个所述驱动电路中：

多路脉宽调制信号共有的每个循环周期被分割成多个时段，每路脉宽调制信号的有效逻辑值分布在相应的一个时段内；

任意一路发光二极管对应的一路脉宽调制信号出现有效逻辑值时，该任意一路发光二极管被点亮并流过恒流单元提供的恒定电流。

18.根据权利要求17所述的方法，其特征在于：

每个所述驱动电路还配备有与多路发光二极管并联的一个负载；

所述负载和所述恒流单元串联在电源输入端与电势参考端之间；

多路脉宽调制信号实施或非逻辑运算得到的结果视为一个控制信号，在控制信号出现有效逻辑值时，将恒流单元提供的恒定电流切换到流经该负载。

19.一种支持宽电压输入的驱动电路，其特征在于，包括：

电源输入端以及电势参考端；

恒流单元，受所述驱动电路所驱动的一路或多路发光二极管和所述恒流单元串联连接在电源输入端与电势参考端之间；

设置在电源输入端与电势参考端之间的电压调节模块；

在多个驱动电路串联连接的前提下，由直流电压为多个所述驱动电路供电；

每个所述驱动电路的电源输入端与电势参考端之间存在着电压压降；

在直流电压的电压值从低向高增大的阶段，当直流电压不低于一预设电压值时，每个所述驱动电路的所述电压调节模块控制自身的所述电压压降予以抬高；或者

在直流电压的电压值从高向低减小的阶段，当直流电压低于所述预设电压值时，每个所述驱动电路的所述电压调节模块退出对自身的所述电压压降的抬高控制。

20.根据权利要求19所述的支持宽电压输入的驱动电路，其特征在于：

所述电压调节模块包括：

设置在电源输入端与电势参考端之间的分压器，对所述电压压降采样并获得分压值；

在电源输入端与电势参考端之间串联的电阻、开关、稳压二极管；

输出端耦合到所述开关的控制端的比较器，该比较器将所述分压值与一个阈值电压进行比较并且在所述分压值超过所述阈值电压时，接通所述开关并使稳压二极管导通；

在所述分压值低于所述阈值电压时，关断所述开关。

21.根据权利要求19所述的支持宽电压输入的驱动电路，其特征在于：

所述电压调节模块包括：

在电源输入端与电势参考端之间串联的电阻、齐纳二极管、结型场效应晶体管；

齐纳二极管与电阻串接在结型场效应晶体管的第一端与电源输入端之间；

结型场效应晶体管的控制端耦合到电势参考端以及结型场效应晶体管的第二端通过另一钳位电阻耦合到电势参考端。

22.根据权利要求19所述的支持宽电压输入的驱动电路，其特征在于：

所述电压调节模块包括：

设置在电源输入端与电势参考端之间的分压器，对所述电压压降采样并获得分压值；

在电源输入端与电势参考端之间串联的电阻、电流源；

决定该电流源是否被接通的比较器，该比较器将所述分压值与一个阈值电压进行比较并且在所述分压值超过所述阈值电压时，接通该电流源；

在所述分压值低于所述阈值电压时，关断该电流源。

23.根据权利要求19所述的支持宽电压输入的驱动电路，其特征在于：

所述电压调节模块包括：

在电源输入端与电势参考端之间串联的电阻、齐纳二极管、电流源；

任意一个所述驱动电路的电压压降只有在不低于一个临界电压、使得齐纳二极管反向击穿而导通时，该电流源才被接通，否则该电流源被关断。

24.根据权利要求19所述的支持宽电压输入的驱动电路，其特征在于：

每个所述驱动电路包括：

多个脉宽调制模块，每个脉宽调制模块根据与其配对的一路发光二极管所匹配的灰度数据来形成相应的一路脉宽调制信号，多路发光二极管对应着多路脉宽调制信号；以及

在每个所述驱动电路中：

多路脉宽调制信号共有的每个循环周期被分割成多个时段，每路脉宽调制信号的有效逻辑值分布在相应的一个时段内；

任意一路发光二极管对应的一路脉宽调制信号出现有效逻辑值时，该任意一路发光二极管被点亮并流过恒流单元提供的恒定电流。

25.根据权利要求24所述的支持宽电压输入的驱动电路，其特征在于：

每个所述驱动电路配备有红绿蓝三种基色的发光二极管。

26.根据权利要求24所述的支持宽电压输入的驱动电路，其特征在于：

每个所述驱动电路还包括带有解码器的数据传输模块，用于从接收的通讯数据中译码出灰度数据以及用于转发通讯数据；并且

多个所述驱动电路以级联连接的方式接收通讯数据：

每个所述驱动电路收到通讯数据后，提取属于本级的通讯数据和将接收到的余下其他通讯数据转发给与它级联连接的后一级。

27.根据权利要求24所述的支持宽电压输入的驱动电路，其特征在于：

每个所述驱动电路还配备有与多路发光二极管并联的一个负载；

所述负载和所述恒流单元串联在电源输入端与电势参考端之间；

多路脉宽调制信号实施或非逻辑运算得到的结果视为一个控制信号，在控制信号出现有效逻辑值时，将恒流单元提供的恒定电流切换到流经该负载。

28.根据权利要求19所述的支持宽电压输入的驱动电路，其特征在于：

由交流电整流后得到脉动电压形式的所述直流电压。

29.一种支持宽电压输入的驱动芯片，其特征在于，包括如权利要求19至28之中的任意一项所述的支持宽电压输入的驱动电路。

30.一种支持宽电压输入的驱动电路，其特征在于，包括：

电源输入端以及电势参考端；

恒流单元，受所述驱动电路所驱动的一路或多路发光二极管和所述恒流单元串联连接在电源输入端与电势参考端之间；

设置在电源输入端与电势参考端之间的电压调节模块；

每个所述驱动电路的电源输入端与电势参考端之间存在着电压压降；

所述电压调节模块包括：

设置在电源输入端与电势参考端之间的分压器，对所述电压压降采样并获得分压值；

在电源输入端与电势参考端之间串联的电阻、开关、稳压二极管；

输出端耦合到所述开关的控制端的比较器，该比较器将所述分压值与一个阈值电压进行比较并且在所述分压值超过所述阈值电压时，接通所述开关并使稳压二极管导通；

在所述分压值低于所述阈值电压时，关断所述开关。

31.一种支持宽电压输入的驱动电路，其特征在于，包括：

电源输入端以及电势参考端；

恒流单元，受所述驱动电路所驱动的一路或多路发光二极管和所述恒流单元串联连接在电源输入端与电势参考端之间；

设置在电源输入端与电势参考端之间的电压调节模块；

每个所述驱动电路的电源输入端与电势参考端之间存在着电压压降；

所述电压调节模块包括：

在电源输入端与电势参考端之间串联的电阻、齐纳二极管、结型场效应晶体管；

齐纳二极管与电阻串接在结型场效应晶体管的第一端与电源输入端之间；

结型场效应晶体管的控制端耦合到电势参考端以及结型场效应晶体管的第二端通过另一钳位电阻耦合到电势参考端。

32.一种支持宽电压输入的驱动电路，其特征在于，包括：

电源输入端以及电势参考端；

恒流单元，受所述驱动电路所驱动的一路或多路发光二极管和所述恒流单元串联连接在电源输入端与电势参考端之间；

设置在电源输入端与电势参考端之间的电压调节模块；

每个所述驱动电路的电源输入端与电势参考端之间存在着电压压降；

所述电压调节模块包括：

设置在电源输入端与电势参考端之间的分压器，对所述电压压降采样并获得分压值；

在电源输入端与电势参考端之间串联的电阻、电流源；

决定该电流源是否被接通的比较器，该比较器将所述分压值与一个阈值电压进行比较并且在所述分压值超过所述阈值电压时，接通该电流源；

在所述分压值低于所述阈值电压时，关断该电流源。

33.一种支持宽电压输入的驱动电路，其特征在于，包括：

电源输入端以及电势参考端；

恒流单元，受所述驱动电路所驱动的一路或多路发光二极管和所述恒流单元串联连接在电源输入端与电势参考端之间；

设置在电源输入端与电势参考端之间的电压调节模块；

每个所述驱动电路的电源输入端与电势参考端之间存在着电压压降；

所述电压调节模块包括：

在电源输入端与电势参考端之间串联的电阻、齐纳二极管、电流源；

任意一个所述驱动电路的电压压降只有在不低于一个临界电压、使得齐纳二极管反向击穿而导通时，该电流源才被接通，否则该电流源被关断。